KR101034844B1 - 칩안착블록 조립체 및 이를 갖는 로타리 인덱스 유닛 - Google Patents

칩안착블록 조립체 및 이를 갖는 로타리 인덱스 유닛 Download PDF

Info

Publication number
KR101034844B1
KR101034844B1 KR1020100125706A KR20100125706A KR101034844B1 KR 101034844 B1 KR101034844 B1 KR 101034844B1 KR 1020100125706 A KR1020100125706 A KR 1020100125706A KR 20100125706 A KR20100125706 A KR 20100125706A KR 101034844 B1 KR101034844 B1 KR 101034844B1
Authority
KR
South Korea
Prior art keywords
chip
block
cylinder
pin
elevating
Prior art date
Application number
KR1020100125706A
Other languages
English (en)
Inventor
정병호
Original Assignee
주식회사 이노비즈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 이노비즈 filed Critical 주식회사 이노비즈
Priority to KR1020100125706A priority Critical patent/KR101034844B1/ko
Application granted granted Critical
Publication of KR101034844B1 publication Critical patent/KR101034844B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrates to be conveyed not being semiconductor wafers or large planar substrates, e.g. chips, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명은 엘이디 칩을 안착하여 이송하는 칩안착블록 조립체에 관한 것으로서, 상하 관통된 실린더가이드공이 형성되어 있는 승강가이드와; 상기 실린더가이드공에 승강 가능하게 결합되는 관상체의 승강실린더와; 상기 승강가이드 상부에서 상기 승강실린더에 결합되어 승강하며, 상기 엘이디 칩이 안착되는 상면으로부터 상기 승강실린더 내경 측으로 핀홀이 관통되어 있는 칩안착블록과; 상기 승강실린더 내에 승강 가능하게 결합되며 상단부가 상기 핀홀을 통해 승강 출입하는 칩분리핀과; 상기 승강가이드 하부에서 상기 승강실린더에 결합되며, 외력을 상기 승강실린더와 칩분리핀 중 어느 하나의 승강력으로 전달하는 승강작용블록과; 상기 승강실린더와 상기 칩분리핀을 탄성적으로 하향 가압하는 탄성부재를 갖는 것을 특징으로 한다.
이에 의해, 엘이디 칩이 원활하게 분리되어 언로딩 불량이 발생하지 않으며, 엘이디 칩 제조 공정의 흐름이 원활하게 유지될 수 있는 칩안착블록 조립체 및 이를 갖는 로타리 인덱스 유닛이 제공된다.

Description

칩안착블록 조립체 및 이를 갖는 로타리 인덱스 유닛{Chip reception block Assy and Rotary index unit having the same}
본 발명은 칩안착블록 조립체 및 이를 갖는 로타리 인덱스 유닛에 관한 것으로서, 보다 상세하게는 엘이디 칩이 원활하게 분리되어 언로딩 불량이 발생하지 않으며, 엘이디 칩 제조 공정의 흐름이 원활하게 유지될 수 있는 칩안착블록 조립체 및 이를 갖는 로타리 인덱스 유닛이 제공된다.
엘이디(LED : Light Emitting diode)는 전원공급에 의해 발광하는 발광소자의 일종으로서 발광다이오드(Luminescent diode)라고 칭하기도 한다.
이 엘이디는 소형이면서 수명이 길고, 소비전력이 적을 뿐 만 아니라 고속응답의 장점을 가지고 있기 때문에, 최근에는 광원을 필요로 하는 각종 디스플레이 기기의 백라이트유닛과 소형전등 및 각종 계기류의 광원으로 널리 이용되고 있다.
이러한 엘이디는 반도체 공정을 이용하여 소형의 칩 형태로 제조되는데, 일반적인 엘이디 칩의 제조공정은 기초 소재인 기판 상에 에피 웨이퍼를 마련하는 에피공정(EPI)과, 웨이퍼를 다수의 엘이디 칩으로 제조하는 칩공정(Fabrication) 및 칩공정에서 제조된 엘이디 칩을 패키징하는 패키지공정(Package)과, 패키지공정을 거친 엘이디 칩을 검사하여 양품과 불량품으로 분류하고 분류된 양품을 등급별로 분류 적재하는 측정공정으로 이루어진다.
이와 같은, 엘이디 칩의 제조공정에서는 기초소재인 기판 상에 접착테이프 등의 접착물질을 이용하여 웨이퍼 부착면을 마련하고, 이 부착면에 엘이디 칩의 원판인 웨이퍼를 부착시킨 상태에서 소잉작업(Sawing)을 통해 다수의 엘이디 칩으로 절단시킨 후, 소잉된 엘이디 칩을 다음 공정으로 이동시킨다.
한편, 전술한 엘이디 칩의 제조공정 중 측정공정에 대응하는 엘이디 칩 검사장치는 패키지공정으로부터 공급되는 웨이퍼를 적재하여 웨이퍼 상의 엘이디 칩을 다음 검사공정으로 공급하는 공급부와, 공급부에서 공급되는 엘이디 칩의 특성을 측정하는 측정부와, 측정부에서 특성이 측정된 엘이디 칩을 등급별로 분류하는 소팅부와, 소팅부에서 등급별로 분류된 엘이디 칩들을 등급별로 적재하는 적재부로 구성되어 있다.
이 중 측정부에는 공급부로부터 전달되는 엘이디 칩에 전류를 인가하는 프로브카드와, 프로브카드에서 인가되는 전류에 의해 발광하는 엘이디 칩의 광특성과 전류특성을 측정하는 광측정유닛과 전류측정유닛이 마련되어 있다.
이때, 측정부에는 공급부로부터 개별적으로 전달되는 엘이디 칩들을 측정부의 프로브카드 컨텍 위치와 소팅부를 향해 연속적으로 이동시키는 로타리 인덱스 유닛이 마련된다.
로타리 인덱스 유닛(201)은 도 1에 도시된 바와 같이, 회전체(210)와, 회전체(210)의 둘레영역에 방사상으로 등간격을 두고 결합된 복수의 칩안착블록(230)과, 회전체(210)를 회전시키는 회전구동기(220)를 구비한다.
공급부로부터 전달되는 엘이디 칩은 로타리 인덱스 유닛(201)의 칩안착블록(230) 상면에 마련된 칩안착부(231)에 안착된 상태에서 로타리 인덱스 유닛(201)의 회전구동에 의해 측정부의 프로브카드 측으로 이동하여 광특성 및 전류특성이 측정된다.
그런 다음, 로타리 인덱스 유닛(201)의 회전구동에 의해서 칩안착블록(230)에 안착된 엘이디 칩은 측정부에서 다음 공정(예컨대, 소팅부)으로 이동한다.
다음 공정으로 이동된 엘이디 칩은 픽커유닛(미도시)에 의해 칩안착블록(230)의 칩안착부(231)로부터 분리되어 다음 공정으로 전달된다.
그런데, 이러한 종래 엘이디 칩 검사장치의 로타리 인덱스 유닛의 칩안착블록에 있어서는 전 공정에서 전달된 엘이디 칩이 칩안착부에 안착되었다가 다음 공정으로 전달되어 분리될 때, 엘이디 칩에 남아 있는 잔여 접착물질에 의해 엘이디 칩이 칩안착부로부터 분리되지 않는 문제점이 빈번하게 발생하였다.
즉, 웨이퍼에 접착물질에 의해 부착되어 있던 엘이디 칩이 칩안착블록의 칩안착부에 전달될 때, 엘이디 칩에 남아 있는 잔여 접착물질에 의해 엘이디 칩이 칩안착블록에 부착된 상태에서 측정부와 소팅부로 이동하고, 소팅부에서 픽커유닛에 의해 엘이디 칩이 칩안착블록의 칩안착부로부터 분리되는 과정에서 잔여 접착물질에 의해 분리되지 않는 엘이디 칩 언로딩 불량 상황이 발생하는 것이다.
이에 의해, 엘이디 칩 제조공정 전체를 정지하게 되는 심각한 문제점이 발생한다.
따라서, 본 발명의 목적은, 엘이디 칩이 원활하게 분리되도록 하여 언로딩 불량을 방지함과 동시에, 엘이디 칩 제조 공정의 흐름이 원활하게 유지될 수 있는 칩안착블록 조립체 및 이를 갖는 로타리 인덱스 유닛을 제공하는 것이다.
상기 목적은 본 발명에 따라서, 엘이디 칩을 안착하여 이송하는 칩안착블록 조립체에 있어서, 상하 관통된 실린더가이드공이 형성되어 있는 승강가이드; 상기 실린더가이드공에 승강 가능하게 결합되는 관상체의 승강실린더; 상기 승강가이드 상부에서 상기 승강실린더에 결합되어 승강하며, 상기 엘이디 칩이 안착되는 상면으로부터 상기 승강실린더 내경 측으로 핀홀이 관통되어 있는 칩안착블록; 상기 승강실린더 내에 승강 가능하게 결합되며 상단부가 상기 핀홀을 통해 승강 출입하는 칩분리핀; 상기 승강가이드 하부에서 상기 승강실린더에 결합되며, 외력을 상기 승강실린더와 칩분리핀 중 어느 하나의 승강력으로 전달하는 승강작용블록; 상기 승강실린더와 상기 칩분리핀을 탄성적으로 하향 가압하는 탄성부재를 갖는 것을 특징으로 하는 칩안착블록 조립체에 의해 달성된다.
여기서, 승강가이드의 실린더가이드공 내주면과 승강실린더의 외주면 중 어느 일측에는 상하 방향을 따라 가이드슬롯이 형성되어 있고 타측에는 상기 가이드 슬롯에 대해 상대 이동 가능하게 결합되는 가이드리브가 형성되어 있는 것이 바람직하다.
그리고, 칩분리핀의 상단부 영역에는 엘이디 핀을 가압하는 칩가압부가 형성되어 있으며, 칩분리핀의 하단부 영역에는 외력을 전달받는 구동접촉부가 형성되어 있는 것이 효과적이다.
이때, 칩가압부는 상단으로 갈수록 점진적으로 외경이 축소되는 것이 보다 바람직하다.
한편, 승강작용블록은 승강실린더 하단부 영역에 결합되는 실린더가압블록과; 상기 실린더가압블록의 하부에 결합되어 외력을 상기 실린더가압블록의 상승력으로 전달하는 승강기접촉블록을 갖는 것이 보다 효과적이다.
이때, 실린더가압블록의 내측에는 승강실린더 내측과 연통된 진공흡입공간이 형성되어 있고, 실린더가압블록의 일측에는 상기 진공흡입공간과 연통된 진공라인연결구가 형성되어 있는 것이 바람직하다.
또한, 실린더가압블록의 내측 하부영역에는 칩분리핀의 하부 영역이 지지되는 핀지지공이 형성되어 있으며, 상기 실린더가압블록과 실린더접촉블록 사이에는 상기 핀지지공과 칩분리핀의 사이를 씰링하는 씰링부재가 결합되어 있는 것이 효과적이다.
또한, 승강기접촉블록의 내측에는 칩분리핀의 구동접촉부가 승강가능하게 수용되는 분리핀유동공간이 형성되어 있고, 상기 승강기접촉블록의 하단부에는 외력이 상기 구동접촉부로 전달되도록 핀가압공이 하향 관통되어 있는 것이 보다 바람직하다.
그리고, 탄성부재는 승강가이드와 승강작용블록 사이에 개재되어 승강작용블록을 탄성적으로 하향 가압하는 실린더복귀스프링과, 승강작용블록 내에 수용되어 칩분리핀을 탄성적으로 하향 가압하는 핀복귀스프링을 갖는 것이 보다 효과적이다.
한편, 상기 목적은 본 발명의 다른 형태에 따라서, 회전체와, 상기 회전체의 둘레 영역에 방사상으로 상호 등간격을 두고 결합되는 복수의 칩안착블록 조립체와, 상기 회전체를 상기 등간격에 대응하는 각도로 회전시키는 회전구동기를 갖는 로타리 인덱스 유닛에 있어서, 상기 칩안착블록 조립체는 전술한 칩안착블록 조립체인 것을 특징으로 하는 로타리 인덱스 유닛에 의해서도 달성된다.
본 발명에 따르면, 엘이디 칩이 원활하게 분리되어 언로딩 불량이 발생하지 않으며, 엘이디 칩 제조 공정의 흐름이 원활하게 유지될 수 있는 칩안착블록 조립체 및 이를 갖는 로타리 인덱스 유닛이 제공된다.
도 1은 종래 칩안착블록을 갖는 로타리 인덱스 유닛의 사시도,
도 2는 본 발명에 따른 칩안착블록 조립체의 사시도,
도 3은 도 2의 칩안착블록 조립체의 분해사시도,
도 4 및 도 6은 도 2의 Ⅳ-Ⅳ선에 따른 칩안착블록 조립체의 작동 상태를 나타낸 단면도,
도 7은 도 2 내지 도 6의 칩안착블록 조립체를 갖는 로타리 인덱스 유닛의 사시도,
이하에서는 첨부된 도면을 참고하여 본 발명에 대해 상세하게 설명한다.
도 2는 본 발명에 따른 칩안착블록 조립체의 사시도이고, 도 3은 도 2의 칩안착블록 조립체의 분해사시도이며, 도 4 및 도 6은 도 2의 Ⅳ-Ⅳ선에 따른 칩안착블록 조립체의 작동 상태를 나타낸 단면도이다.
상기 도면들에 도시된 바와 같이, 본 발명에 따른 칩안착블록 조립체(1)는 로타리 인덱스 유닛(101)의 회전체(110) 둘레에 결합 지지되는 블록지지부재(10)와, 블록지지부재(10) 상부에 배치되어 엘이디 칩 안착 영역을 제공하는 칩안착블록(20)과, 블록지지부재(10)에 대해 승강 가능하게 결합되어 칩안착블록(20)을 승강시키는 승강실린더(30)와, 승강실린더(30) 내에 승강 가능하게 수용되어 칩안착블록(20) 상에 안착된 엘이디 칩을 상향 가압하는 칩분리핀(40)과, 외부로부터 전달되는 가압력을 승강실린더(30)와 칩분리핀(40)에 상승 작용력으로 전달하는 승강작용블록(50)과, 승강실린더(30)와 칩안착블록(20) 및 칩분리핀(40)을 탄성적으로 하향 가압하는 탄성부재(60)를 포함한다.
블록지지부재(10)는 로타리 인덱스 유닛(101)의 회전체(110)에 결합되어 칩안착블록 조립체(1)의 지지 역할을 수행하는 지지체(11)와, 지지체(11)에 결합되어 승강실린더(30)의 승강을 안내하는 승강가이드(15)를 갖는다.
이 중 지지체(11)는 그 일측에 로타리 인덱스 유닛(101)의 회전체(110)와의 결합을 위한 회전체결합부(12)가 형성되어 있고, 타측에 상하방향으로 관통된 가이드결합구(13)가 형성되어 있는 구조를 가지고 있다.
그리고, 승강가이드(15)는 지지체(11)의 가이드결합구(13)에 삽입된 형태로 고정 결합되며, 그 중앙에는 승강실린더(30)가 승강 가능하게 부분적으로 수용되는 실린더가이드공(16)이 상하 관통되어 있다.
이때, 승강가이드(15)의 내주면 양측에는 상하 방향으로 가이드리브(17)가 형성되어 있는 것이 바람직하다. 이 가이드리브(17)는 후술할 승강실린더(30) 외주면에 형성된 가이드슬롯(39)과 상호 슬라이딩 가능하게 맞물린다. 이 가이드리브(17)와 가이드슬롯(39)은 승강실린더(30)의 승강을 가이드함과 동시에, 승강실린더(30)의 임의 회전에 의한 칩분리핀(40)의 유동을 방지하는 역할을 할 수 있다.
여기서, 지지체(11)와 승강실린더(30)는 별개의 부품으로 구비되어 상호 결합되어 블록지지부재(10)를 구성하고 있지만, 경우에 따라서 블록지지부재(10)는 회전체결합부(12)와 실린더가이드공(16)이 형성되어 있는 단일의 부품으로 마련될 수도 있다.
칩안착블록(20)은 엘이디 칩(A)이 안착되는 안착블록본체(21)와, 안착블록본체(21)를 지지하면서 승강실린더(30)의 승강 작용에 의해 안착블록본체(21)와 함께 승강하는 안착블록지지림(25)을 가지고 있다.
안착블록본체(21)는 그 상부면이 엘이디 칩이 안착되는 칩안착부(22)로 형성되며, 내측 중앙에 승강실린더(30)와의 결합을 위한 실린더결합구(23)가 형성되어 있는 구조를 가지고 있다.
또한, 안착블록본체(21)의 내측 상부 영역에는 칩안착부(22)로부터 실린더결합구(23) 측으로 관통된 핀홀(24)이 형성되어 있는데, 이 핀홀(24)을 통해 후술할 칩분리핀(40)의 상단이 승강 출입함과 동시에, 엘이디 칩의 흡착을 위해 후술할 진공라인의 흡입작용에 의해 외부 공기가 흡입된다.
그리고, 안착블록지지림(25)은 안착블록본체(21)의 하부에서 그 중앙에 형성된 승강실린더걸림구(26)가 승강실린더(30) 상부 영역 둘레에 걸쳐지도록 결합되어 승강실린더(30)의 승강 작용시 안착블록본체(21)와 함께 승강한다.
여기서, 칩안착블록(20)은 안착블록본체(21)와 안착블록지지림(25)이 일체로 형성된 단일부품으로 마련될 수 있음은 물론이다.
승강실린더(30)는 그 중심에 칩분리핀(40)이 승강 가능하게 수용되는 분리핀승강공(31)이 관통 형성되어 있는 중공 관상체로 마련되며, 전술한 승강가이드(15)의 실린더가이드공(16)에 승강 가능 결합된다.
이때, 승강실린더(30)는 그 상부 영역이 승강가이드(15)의 실린더가이드공(16)을 통과하여 칩안착블록(20)과 결합되며, 그 하부 영역이 실린더가이드공(16)을 통과한 상태에서 하향 연장되어 승강작용블록(50)과 결합된다.
이를 위해서 승강실린더(30)의 상단부 영역 외주면에는 안착블록본체(21)의 실린더결합구(23)에 결합되는 안착블록결합부(33)와 안착블록지지림(25)의 승강실린거걸림구에 걸쳐지는 지지림걸림턱(35)이 형성되어 있다. 또한, 승강실린더(30)의 하단부 영역 외주면에는 승강작용블록(50)과의 결합을 위한 승강블록결합부(37)가 형성되어 있다.
그리고, 이 승강실린더(30)의 외주면 양측에는 전술한 승강가이드(15)의 가이드리브(17)에 대응하는 가이드슬롯(39)이 축선 방향에 평행하게 형성되어 있다. 여기서, 가이드리브(17)와 가이드슬롯(39)의 형성 위치는 상호 반대 위치에 형성될 수 있으며, 가이드리브(17)와 가이드슬롯(39)의 수량은 여건에 따라 변경될 수 있다.
칩분리핀(40)은 승강실린더(30)에 비해 큰 길이를 가지고 있으며, 승강실린더(30)의 분리핀승강공(31) 내에 승강 가능하게 수용된다.
이 칩분리핀(40)의 상단부 영역에는 안착블록본체(21)의 핀홀(24)을 통해 외부로 승강 출입하여 안착블록본체(21)의 칩안착부(22)에 안착되어 있는 엘이디 칩을 상향 가압하는 칩가압부(41)가 형성되어 있다. 이 칩가압부(41)는 칩분리핀(40)의 상단부 영역이 상단으로 갈수록 그 외경이 점진적으로 축소되는 형태로 형성되거나, 칩분리핀(40) 상단부 영역에서 핀홀(24)을 통과할 수 있는 외경을 갖도록 축경 단차진 형태로 형성될 수도 있다.
또한, 이 칩분리핀(40)의 하단부 영역에는 외부의 칩분리핀 승강구동기(140)로부터 승강 가압력을 전달받는 구동접촉부(43)가 칩분리핀(40)의 외경보다 큰 외경으로 확경된 형태로 형성되어 있으며, 이 구동접촉부(43)의 둘레영역에는 후술할 승강기접촉블록(55)의 핀가압공(55b)에 걸리는 이탈방지턱(45)이 형성되어 있다.
한편, 승강작용블록(50)은 승강실린더(30)의 하단부 영역에 결합되면서 그 내부에 승강실린더(30)의 분리핀승강공(31)과 연결되는 진공흡입공간(51b)을 형성하는 실린더가압블록(51)과, 실린더가압블록(51) 일측에 결합되어 실린더가압블록(51)의 진공흡입공간(51b)과 외부의 진공펌프(미도시)로부터 연장되는 진공라인을 연결하는 진공라인연결블록(53)과, 실린더가압블록(51) 하부에 결합되어 칩분리핀(40)을 이탈불가능하게 지지하면서 외부의 칩블록 승강구동기(130)로부터 전달되는 가압력을 승강실린더(30)에 전달하는 승강기접촉블록(55)으로 구성된다.
실린더가압블록(51)은 그 내측에 상향 개구된 실린더하단결합부(51a)가 형성되어 있고, 실린더하단결합부(51a) 하부에 진공흡입공간(51b)이 형성되어 있는 구조를 가지고 있다. 그리고, 실린더가압블록(51) 일측에는 진공흡입공간(51b)과 연통된 진공라인연결구(51c)가 형성되어 있다. 이 진공라인연결구(51c)에 진공라인연결블록(53)이 결합된다.
또한, 실린더가압블록(51)의 내측 중앙 하부영역에는 칩분리핀(40)의 하단부 영역이 지지되는 핀지지공(51d)이 형성되어 있으며, 핀지지공(51d)의 하부에는 내경이 확경된 씰링스페이서수용공간(51e)이 형성되어 있다. 이 씰링스페이서수용공간(51e)에는 칩분리핀(40)과 핀지지공(51d) 사이를 씰링하는 씰링부재(51f)와, 씰링부재(51f)를 지지하면서 칩분리핀(40)의 승강을 가이드하는 가이드스페이서(51g)가 결합 수용되어 있다. 칩분리핀(40)의 구동접촉부(43)는 씰링스페이서수용공간(51e) 하부에서 실린더가압블록(51) 외측 하단부에 접근 및 이격되도록 위치한다.
진공라인연결블록(53)은 실린더가압블록(51)의 진공라인연결구(51c)에 결합되며, 그 내측에 실린더가압블록(51)의 진공흡입공간(51b)과 연통되는 진공연결라인(53a)을 가지고 있다. 이 진공연결라인(53a)은 외부의 진공펌프(미도시)로부터 연장된 진공라인과 연결된다.
여기서, 진공라인연결블록(53)과 실린더가압블록(51)은 일체로 형성된 단일부품으로 마련될 수 있다. 또는, 실린더가압블록(51)의 진공라인연결구(51c)에 외부의 진공펌프(미도시)로부터 연장된 진공라인을 직접 연결할 수도 있는데, 이 경우 진공라인연결블록(53)은 승강작용블록(50)의 구성에서 생략될 수 있다.
승강기접촉블록(55)은 실린더가압블록(51)의 하단부에 결합되며 그 내측 중앙영역에 칩분리핀(40)의 구동접촉부(43)가 승강가능하게 수용되는 분리핀유동공간(55a)이 형성되어 있는 구조를 가지고 있다. 그리고, 승강기접촉블록(55)의 하부 중앙에는 분리핀유동공간(55a)에 비해 작은 내경으로 단차진 핀가압공(55b)이 외부를 향해 하향 관통되어 있다. 분리핀유동공간(55a)과 핀가압공(55b) 간의 단차는 전술한 칩분리핀(40)의 구동접촉부(43)에 형성된 이탈방지턱(45)이 걸리는 구조로 형성되어 칩분리핀(40)의 외부 이탈을 방지한다.
한편, 탄성부재(60)는 블록지지부재(10)의 승강가이드(15) 하단부와 승강작용블록(50)의 실린더가압블록(51) 사이에서 승강실린더(30)를 둘러싸는 형태로 배치되어 승강작용블록(50)을 탄성적으로 하향 가압하는 실린더복귀스프링(61)과, 승강기접촉블록(55)의 분리핀유동공간(55a)에 수용되어 칩분리핀(40)의 구동접촉부(43)를 탄성적으로 하향 가압하여 칩분리핀(40)을 하강시키는 핀복귀스프링(63)으로 구비된다.
이러한 구성을 갖는 본 발명에 따른 본 발명에 따른 칩안착블록 조립체(1)의 구동 과정을 도 3 내지 도 6 및 도 7을 참고하여 살펴본다.
먼저, 본 발명에 따른 칩안착블록 조립체(1)는 도 7과 같이, 로타리 인덱스 유닛(101)의 회전체(110) 둘레영역에 상호 등간격을 두고 방사상으로 결합되며, 로타리 인덱스 유닛(101)의 회전구동기(120) 구동에 의한 회전체(110)의 회전에 의해 각 칩안착블록 조립체(1)가 엘이디 칩 검사공정의 공급부와 측정부 및 소팅부 영역으로 회전 이동하게 된다.
이때, 측정부에는 칩블록 승강구동기(130)가 마련되어 있는데, 이 칩블록 승강구동기(130)는 도 5와 같이, 칩안착블록 조립체(1)가 프로브카드(150) 하부로 이동되면 칩안착블록 조립체(1)의 승강작용블록(50) 하단부를 상향 가압하여 칩안착블록(20)을 상승시켜서 엘이디 칩을 프로브카드(150)에 컨텍 시킨다.
또한, 소팅부에는 측정부를 거쳐 소팅부로 이동된 칩안착블록 조립체(1)의 칩분리핀(40) 하단부를 도 6과 같이, 상향 가압하여 칩안착블록(20)으로부터 엘이디 칩을 분리시키는 칩분리핀 승강구동기(140)가 마련된다.
공급부로부터 전달된 엘이디 칩(A)이 안착되어 있는 칩안착블록 조립체(1)가 측정부의 프로브카드(150) 하부로 이동하면, 도 5와 같이, 칩블록 승강구동기(130)의 가압부재가 승강작용블록(50)의 하단부 즉, 승강기접촉블록(55)의 하단부를 상향 가압한다.
그러면, 승강작용블록(50)이 상승하면서 승강실린더(30)를 상향 가압하여 칩안착블록(20)을 상승시킨다. 이때, 칩분리핀(40)의 상단 칩가압부(41)는 칩안착블록(20)의 핀홀(24) 내부에 수용되어 있는 상태를 유지함으로써, 칩분리핀(40)이 엘이디 칩을 칩안착부(22)로부터 분리시키지 않는다. 또한, 진공연결라인(53a)을 통해 외부의 진공펌프로부터 전달되는 흡입력은 칩안착블록(20)의 핀홀(24)과 승강실린더(30)로 공기를 흡입함으로써, 엘이디 칩이 칩안착블록(20)의 칩안착부(22)에 흡착된다. 그리고, 탄성부재(60)는 탄성적으로 압축된다.
칩안착블록(20)이 상승되면 엘이디 칩(A)은 프로브카드(150)에 컨텍되어 전류를 인가받아 발광하게 되며, 측정부에 마련된 광측정유닛과 전류측정유닛은 발광하는 엘이디 칩의 광특성과 전류특성을 측정하게 된다.
그런 다음, 측정부에서 광특성과 전류특성의 측정이 완료되면, 칩블록 승강구동기(130)는 가압부재를 하강시켜서 승강작용블록(50)에 대한 상향 가압을 해제한다.
그러면, 탄성부재(60)의 탄성력에 의해 승강작용블록(50)이 하강하면서 승강실린더(30)를 도 4와 같이, 하강시킨다. 이에 의해, 엘이디 칩이 안착되어 있는 칩안착블록(20) 역시 하강한다.
한편, 측정부에서 광특성과 전류특성 측정이 완료되면, 측정 완료된 엘이디 칩이 안착된 칩안착블록 조립체(1)는 로타리 인덱스 유닛(101)의 회전 구동에 의해 다음 공정인 소팅부로 이동한다. 이때, 진공연결라인(53a)은 외부의 진공펌프와 진공 연결이 해제되어 칩안착블록(20)에 안착된 엘이디 칩의 흡착 상태가 해제된다.
칩안착블록 조립체(1)가 소팅부로 이동되면, 도 6과 같이, 칩분리핀 승강구동기(140)의 핀가압부재가 승강기접촉블록(55)의 핀가압공(55b)을 통해 칩분리핀(40)의 구동접촉부(43)를 상향 가압한다.
그러면, 칩분리핀(40)이 상승하면서 칩분리핀(40) 상단의 칩가압부(41)가 칩안착블록(20)의 핀홀(24)을 통해 상승하여 엘이디 칩(A)을 상향 가압한다. 이에 의해, 엘이디 칩(A)이 칩안착블록(20) 상면의 칩안착부(22)로부터 간단하게 분리된다.
이렇게 분리된 엘이디 칩은 픽커유닛(160)에 의해 언로딩 픽업되어 다음 공정으로 이동할 수 있다.
엘이디 칩이 칩안착블록(20)으로부터 분리되면 칩분리핀 승강구동기(140)는 하강 구동한다. 그러면, 칩분리핀(40)은 핀복귀스프링(63)의 탄성력에 의해 도 4와 같이, 하강하고, 이에 의해 핀홀(24) 내부로 칩분리핀(40)의 칩가압부(41)가 수용된다.
이와 같이, 본 발명에 따른 칩안착블록 조립체 및 이를 갖는 로타리 인덱스 유닛은 엘이디 칩에 남아 있는 잔여 접착물질에 의해 엘이디 칩이 칩안착블록에 부착되어 있더라도 언로딩 위치에서 칩분리핀이 엘이디 칩을 상향 가압함으로써, 칩안착블록에서 엘이디 칩이 간단하게 분리된다.
이에 의해, 엘이디 칩의 언로딩 불량이 발생하지 않으며, 엘이디 칩 제조 공정의 흐름이 원활하게 유지된다.
10 : 블록지지부재 15 : 승강가이드
20 : 칩안착블록 22 : 칩안착부
30 : 승강실린더 31 : 분리핀승강공
40 : 칩분리핀 41 : 칩가압부
43 : 구동접촉부 50 : 승강작용블록
61 : 실린더복귀스프링 63 : 핀복귀스프링
101 : 로타리 인덱스 유닛 110 : 회전체
130 : 칩블록 승강구동기 140 : 칩분리핀 승강구동기

Claims (10)

  1. 엘이디 칩을 안착하여 이송하는 칩안착블록 조립체에 있어서,
    상하 관통된 실린더가이드공이 형성되어 있는 승강가이드;
    상기 실린더가이드공에 승강 가능하게 결합되는 관상체의 승강실린더;
    상기 승강가이드 상부에서 상기 승강실린더에 결합되어 승강하며, 상기 엘이디 칩이 안착되는 상면으로부터 상기 승강실린더 내경 측으로 핀홀이 관통되어 있는 칩안착블록;
    상기 승강실린더 내에 승강 가능하게 결합되며 상단부가 상기 핀홀을 통해 승강 출입하는 칩분리핀;
    상기 승강가이드 하부에서 상기 승강실린더에 결합되며, 외력을 상기 승강실린더와 칩분리핀 중 어느 하나의 승강력으로 전달하는 승강작용블록;
    상기 승강실린더와 상기 칩분리핀을 탄성적으로 하향 가압하는 탄성부재를 갖는 것을 특징으로 하는 칩안착블록 조립체.
  2. 제1항에 있어서,
    승강가이드의 실린더가이드공 내주면과 승강실린더의 외주면 중 어느 일측에는 상하 방향을 따라 가이드슬롯이 형성되어 있고 타측에는 상기 가이드 슬롯에 대해 상대 이동 가능하게 결합되는 가이드리브가 형성되어 있는 것을 특징으로 하는 칩안착블록 조립체.
  3. 제1항에 있어서,
    칩분리핀의 상단부 영역에는 엘이디 핀을 가압하는 칩가압부가 형성되어 있으며, 칩분리핀의 하단부 영역에는 외력을 전달받는 구동접촉부가 형성되어 있는 것을 특징으로 하는 칩안착블록 조립체.
  4. 제3항에 있어서,
    칩가압부는 상단으로 갈수록 점진적으로 외경이 축소되는 것을 특징으로 하는 칩안착블록 조립체.
  5. 제3항에 있어서,
    승강작용블록은
    승강실린더 하단부 영역에 결합되는 실린더가압블록과;
    상기 실린더가압블록의 하부에 결합되어 외력을 상기 실린더가압블록의 상승력으로 전달하는 승강기접촉블록을 갖는 것을 특징으로 하는 칩안착블록 조립체.
  6. 제5항에 있어서,
    실린더가압블록의 내측에는 승강실린더 내측과 연통된 진공흡입공간이 형성되어 있고,
    상기 실린더가압블록의 일측에는 상기 진공흡입공간과 연통된 진공라인연결구가 형성되어 있는 것을 특징으로 하는 칩안착블록 조립체.
  7. 제6항에 있어서,
    실린더가압블록의 내측 하부영역에는 칩분리핀의 하부 영역이 지지되는 핀지지공이 형성되어 있으며,
    상기 실린더가압블록과 실린더접촉블록 사이에는 상기 핀지지공과 칩분리핀의 사이를 씰링하는 씰링부재가 결합되어 있는 것을 특징으로 하는 칩안착블록 조립체.
  8. 제7항에 있어서,
    승강기접촉블록의 내측에는 칩분리핀의 구동접촉부가 승강가능하게 수용되는 분리핀유동공간이 형성되어 있고,
    상기 승강기접촉블록의 하단부에는 외력이 상기 구동접촉부로 전달되도록 핀가압공이 하향 관통되어 있는 것을 특징으로 하는 칩안착블록 조립체.
  9. 제1항에 있어서,
    탄성부재는
    승강가이드와 승강작용블록 사이에 개재되어 승강작용블록을 탄성적으로 하향 가압하는 실린더복귀스프링과,
    승강작용블록 내에 수용되어 칩분리핀을 탄성적으로 하향 가압하는 핀복귀스프링을 갖는 것을 특징으로 하는 칩안착블록 조립체.
  10. 회전체와, 상기 회전체의 둘레 영역에 방사상으로 상호 등간격을 두고 결합되는 복수의 칩안착블록 조립체와, 상기 회전체를 상기 등간격에 대응하는 각도로 회전시키는 회전구동기를 갖는 로타리 인덱스 유닛에 있어서,
    상기 칩안착블록 조립체는 청구항 제1항 내지 제9항 중 어느 한 항의 칩안착블록 조립체인 것을 특징으로 하는 로타리 인덱스 유닛.

KR1020100125706A 2010-12-09 2010-12-09 칩안착블록 조립체 및 이를 갖는 로타리 인덱스 유닛 KR101034844B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100125706A KR101034844B1 (ko) 2010-12-09 2010-12-09 칩안착블록 조립체 및 이를 갖는 로타리 인덱스 유닛

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100125706A KR101034844B1 (ko) 2010-12-09 2010-12-09 칩안착블록 조립체 및 이를 갖는 로타리 인덱스 유닛

Publications (1)

Publication Number Publication Date
KR101034844B1 true KR101034844B1 (ko) 2011-05-17

Family

ID=44366087

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100125706A KR101034844B1 (ko) 2010-12-09 2010-12-09 칩안착블록 조립체 및 이를 갖는 로타리 인덱스 유닛

Country Status (1)

Country Link
KR (1) KR101034844B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101508909B1 (ko) 2014-10-27 2015-04-07 주식회사 케이앤에스 칩안착블록 구조

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020071584A (ko) * 2001-03-07 2002-09-13 삼성전자 주식회사 반도체 칩 분리용 이형핀 어셈블리

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020071584A (ko) * 2001-03-07 2002-09-13 삼성전자 주식회사 반도체 칩 분리용 이형핀 어셈블리

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101508909B1 (ko) 2014-10-27 2015-04-07 주식회사 케이앤에스 칩안착블록 구조

Similar Documents

Publication Publication Date Title
KR100931323B1 (ko) 엘이디 칩 분류장치
CN107919313B (zh) 真空吸取装置
KR100931322B1 (ko) 엘이디 칩 테스트장치 및 이를 이용한 테스트방법
CN102472790B (zh) 拾取设备以及具有该拾取设备的发光二极管芯片分选设备
TWI459005B (zh) 發光二極體晶片測試器
KR101034844B1 (ko) 칩안착블록 조립체 및 이를 갖는 로타리 인덱스 유닛
KR20110013107A (ko) 엘이디 칩 분류장치
KR100935706B1 (ko) 엘이디 칩 테스트장치 및 그 전달부재
KR101515181B1 (ko) 홀더를 갖는 웨이퍼 본더 및 웨이퍼 본딩 방법
KR101189176B1 (ko) 엘이디소자핸들러
KR101640533B1 (ko) 반도체칩 픽업 시스템
KR101184683B1 (ko) 엘이디 칩 검사장치
KR100986281B1 (ko) 엘이디 검사장비의 웨이퍼 로딩유닛
KR101074532B1 (ko) 엘이디 칩 분류장치 및 그 제거유닛
KR102068358B1 (ko) 반도체 다이 분리장치
KR101050941B1 (ko) 반도체 칩의 테스트 장치 및 방법과, 이를 이용한 반도체 칩의 분류 장치 및 방법
KR101111952B1 (ko) 엘이디소자다이본더
CN109037420B (zh) 一种倒装芯片固晶装置及方法
KR101070834B1 (ko) 엘이디 칩 테스트장치 및 엘이디 칩 분류장치
KR20120106494A (ko) 엘이디소자검사장치
KR101477245B1 (ko) 칩안착블록 및 이를 갖는 엘이디 칩 검사장치
KR101477243B1 (ko) 프로브유닛 및 이를 갖는 엘이디 칩 검사장치
KR20120106493A (ko) 소자정렬장치 및 그를 가지는 엘이디소자검사장치
KR102380971B1 (ko) 발광다이오드 모듈 제조 장치 및 방법
KR100952896B1 (ko) 엘이디 검사장비의 웨이퍼 스테이지의 그립퍼

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140424

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150501

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160504

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170502

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180502

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190507

Year of fee payment: 9