KR101028117B1 - 유리를 코팅한 금속 분말을 사용한 적층형 세라믹 제조방법 - Google Patents

유리를 코팅한 금속 분말을 사용한 적층형 세라믹 제조방법 Download PDF

Info

Publication number
KR101028117B1
KR101028117B1 KR1020090003736A KR20090003736A KR101028117B1 KR 101028117 B1 KR101028117 B1 KR 101028117B1 KR 1020090003736 A KR1020090003736 A KR 1020090003736A KR 20090003736 A KR20090003736 A KR 20090003736A KR 101028117 B1 KR101028117 B1 KR 101028117B1
Authority
KR
South Korea
Prior art keywords
glass
metal powder
ceramic
electrode
coated
Prior art date
Application number
KR1020090003736A
Other languages
English (en)
Other versions
KR20100084314A (ko
Inventor
정순종
김민수
김인성
송재성
이대수
Original Assignee
한국전기연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전기연구원 filed Critical 한국전기연구원
Priority to KR1020090003736A priority Critical patent/KR101028117B1/ko
Publication of KR20100084314A publication Critical patent/KR20100084314A/ko
Application granted granted Critical
Publication of KR101028117B1 publication Critical patent/KR101028117B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1272Semiconductive ceramic capacitors
    • H01G4/1281Semiconductive ceramic capacitors with grain boundary layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Capacitors (AREA)
  • Laminated Bodies (AREA)

Abstract

본 발명은 유리를 코팅한 금속 분말을 사용한 적층형 세라믹 제조방법에 관한 것으로 전극을 이루게 될 금속 분말의 표면에 유리를 코팅하는 코팅단계와; 세라믹 막의 표면에 상기 코팅단계에서 유리가 코팅된 금속 분말을 내부 전극의 위치에 도포한 후 상기 세라믹 막을 다수개 적층하는 적층단계와; 상기 적층단계에서 적층이 세라믹 막을 고온에서 열처리하여 세라믹 재료를 경화시키고, 유리를 녹여 상기 금속 분말이 노출되도록 하여 내부 전극을 형성하는 열처리단계;를 포함하여 구성되는 것을 특징으로 하는 유리를 코팅한 금속 분말을 사용한 적층형 세라믹 제조방법을 기술적 요지로 하게 되어 저가의 금속으로 전극을 형성할 수 있어 경제적이라는 효과가 있다.
적층형, 세라믹, 코팅, 유리, 열처리, 산화, 환원

Description

유리를 코팅한 금속 분말을 사용한 적층형 세라믹 제조방법{MANUFACTURING METHOD OF MULTILAYER CERAMIC ELECTRONIC DEVICE USING THE METALLIC POWDER COATED GLASS}
본 발명은 적층형 세라믹 소자의 제조 방법에 관한 것으로 보다 상세하게는 전극을 이루는 금속 분말의 표면에 유리를 코팅한 후 세라믹 막 표면의 전극 위치에 위치시키고 상기 세라믹 막을 다수개 적층한 후 열을 가하여 세라믹 막의 세라믹 소재를 경화시킴과 동시에 유리를 녹여 금속분말이 노출되어 내부 전극이 되도록 하는 유리를 코팅한 금속 분말을 사용한 적층형 세라믹 제조방법에 관한 것이다.
세라믹 소자는 빠른 응답성, 정밀성, 높은 발생력을 가지며 소형경량화가 가능하여 미소변위 제어장치, 밸브, 펌프 등에 응용성이 확대되고 있는 추세이다. 그러나 이들 세라믹 소자는 전기식 소자 보다 변위가 작아 한계성을 보이고 있는데, 이를 극복하기 위해서 내부 전극을 포함한 얇은 세라믹 막을 여러 층 겹쳐서 제조되는 적층형 세라믹 소자가 개발되고 있다.
상기 적층형 세라믹 소자를 제조하기 위해서는 먼저 금속산화물인 세라믹 재료를 얇은 막 형태로 만든 후 상기 세라믹 막의 표면에 전도체인 물질로 전극을 형성하고 상기 전극이 형성된 세라믹 막을 다수 개 적층하게 된다.
이때 상기 적층된 세라믹 막은 강도가 약하므로 열처리를 통하여 단단하게 경화시키게 된다.
그런데 상기와 같이 세라믹 막을 열처리할 경우 온도가 수백도씨 이상 되므로 전극을 이루는 물질이 산화될 우려가 있다. 이를 방지하기 위해서 환원분위기에서 열처리할 경우 전극의 산화는 방지할 수 있으나 반대로 산화물로 이루어진 세라믹 재료가 환원된다는 문제점이 있다.
따라서 종래의 적층형 반도체 소자의 제조시에는 전극을 이루는 물질의 산화를 방지하기 위하여 반응성이 극히 낮은 은이나 은과 팔라듐의 합금 등을 사용하고 있다. 그러나 상기 은 또는 은과 팔라듐의 합금은 고가이므로 제조비용이 증가한다는 문제점이 있다.
본 발명은 상기의 문제점을 해결하기 위하여 발명된 것으로 가격이 저렴한 구리나 니켈 등을 적층형 세라믹 소자의 전극으로 사용할 수 있는 적층형 세라믹 소자의 제조 방법을 제공하는 것을 주 목적으로 한다.
본 발명은 상기의 목적을 달성하기 위하여 전극을 이루게 될 금속 분말의 표면에 유리를 코팅하는 코팅단계와; 세라믹 막의 표면에 상기 코팅단계에서 유리가 코팅된 금속 분말을 내부 전극의 위치에 도포한 후 상기 세라믹 막을 다수개 적층하는 적층단계와; 상기 적층단계에서 적층이 세라믹 막을 고온에서 열처리하여 세라믹 재료를 경화시키고, 유리를 녹여 상기 금속 분말이 노출되도록 하여 내부 전극을 형성하는 열처리단계;를 포함하되, 상기 코팅단계는, 금속분말과 글래스 졸 용액을 혼합하는 혼합단계와; 혼합단계에서 혼합된 혼합물에 전극을 삽입하고 전류를 흘려 유리가 코팅된 금속 분말을 (+)극으로 이동시키는 분리단계와; 상기 유리가 코팅된 금속 분말을 건조시키는 건조단계;로 구성되는 것을 특징으로 하는 유리를 코팅한 금속 분말을 사용한 적층형 세라믹 제조방법을 기술적 요지로 한다.
삭제
바람직한 실시예에 따르면 상기 혼합단계는 산성염이 더 혼합되는 것을 특징으로 한다.
바람직한 실시예에 따르면 상기 글래스 졸은 붕산계 유리인 것을 특징으로 한다.
바람직한 실시예에 따르면 상기 금속 분말은 구리 또는 니켈인 것을 특징으로 한다.
상술한 바와 같이 본 발명의 적층형 세라믹 소자의 제조 방법에 의하면 상대적으로 가격이 저렴한 구리나 니켈 등의 소재로 전극을 형성할 수 있어 경제적이라는 효과가 있다.
본 발명의 적층형 세라믹 소자의 제조 방법은 크게 코팅단계와 적층단계와 열처리단계로 구성된다.
먼저 코팅단계에 대해 살펴보기로 한다. 상기 코팅단계는 도1에 나타난 것과 같은 과정을 거쳐 전극으로 형성할 금속 분말의 표면에 유리를 코팅하는 단계이다.
본 발명의 실시예에서는 금속 분말로 구리(Cu)를 미세하게 분쇄하여 0.5 내지 1.5㎛ 정도의 분말로 만들어 사용하게 된다.
그리고 상기 금속 분말의 표면에 코팅하기 위하여 유리를 글라스 졸 용액으로 만들게 된다. 본 발명의 실시예에서 상기 글라스 졸은 붕산계를 사용하고 있다. 상기 글라스졸을 제조하는 방법은 도2에 도시된 것과 같다. 먼저 TEOS (tetraethyl orthosilicate) 약 11.45g과 EtOH(에탄올) 0.93g을 혼합하여 15분간 저은 후 물 4.65을 혼합하여 30분간 가수분해 하고 TBB(tributyl borate)를 2.97g 혼합하여 30분간 2차 가수분해하여 최종적으로 20g의 SiO2:B2O3을 형성하였다.
그러나 상기 비율로 한정하는 것은 아니다. 상기 성분 중 주요 성분인 B2와 Si의 몰 비(B2/Si)를 0.2내지 1.2의 범위 내에서 변화시키는 것도 무방하다.
이후 상기 글라스졸 용액에 구리 금속 분말을 혼합하게 된다. 상기와 같이 글라스졸과 구리 금속 분말을 혼합하게 되면 코팅이 이루어진다. 이때 상기 구리 금속 분말에 분산제로서 탄산마그네슘등 산성염을 소량 첨가하여 금속 분말이 글라스졸 용액 내에서 보다 잘 혼합될 수 있도록 하는 것도 고려할 수 있다.
여기서 코팅된 금속 분말을 용이하게 추출하기 위하여 상기 글라스졸용액과 금속분말의 혼합물을 전기분해 처리를 하게 된다.
즉 상기 혼합물의 내부에 전극을 삽입한 후 전류를 흘려보내게 되면 상기 도3에 도시된 것과 같이 유리가 코팅된 금속 분말이 (+)극 방향으로 이동하여 부착되므로 일정시간 전기분해를 시행한 후 (+)극을 꺼내어 표면의 유리가 코팅된 금속분말을 분리할 수 있다.
이에 따라 도3의 일측에 나타나 있는 단면을 가진 금속 분말을 얻을 수 있다.
다음으로 적층단계에 대해 설명하기로 한다. 상기 적층단계는 산화티타 늄(TiO2) 등으로 이루어진 세라믹 필름의 표면의 전극이 형성될 곳에 상기 유리가 코팅된 금속분말로 전극패턴을 따라 도포하고 다시 그 위에 세라믹 필름을 적층하는 과정을 반복하여 도4과 같은 세라믹 적층체를 구성하게 된다. 상기와 같이 세라믹 필름을 적층하여 세라믹 적층체를 형성하는 것은 당업자에게는 주지관용의 기술이므로 상세한 설명은 생략하기로 한다.
다음으로 열처리단계에 대해 설명하기로 한다. 상기와 같이 적층단계에서 적층된 세라믹 적층체는 열처리를 하여 세라믹 필름의 세라믹 분말이 단단히 결합되도록 한다. 본 발명의 실시예에서는 약 700도씨로 가열하여 열처리하게 된다. 상기와 같이 세라믹 적층체를 700도씨 이상에서 가열하게 됨에 따라 녹는점이 낮은 유리는 녹아 유동성을 가지게 되어 금속 분말과 분리된다. 이에 따라 유리가 분리된 금속 분말은 서로 연결되어 전극을 이루게 된다.
이때 상기 유리가 금속 분말을 감싸고 있어 금속 분말과 산소의 결합을 방지하게 되므로 열처리시 발생할 수 있는 금속 분말의 산화를 방지하여 금속 분말이 계속 전극으로서의 역할을 할 수 있도록 한다.
이는 X-Ray 회절 시험 결과에서 확인할 수 있다.
도5는 500도씨에서 1시간 경과 후의 구리(즉 산화된 구리)의 X-Ray 회절 시 험 결과와 실온에서의 구리(산화되지 않은 구리)의 X-Ray 회절 시험 결과를 나타내고 있다. 상기 도5에 의하면 산화된 구리와 산화되지 않은 구리의 X-Ray 회절 결과가 전혀 다름을 알 수 있다.
도6는 본 발명의 실시예에 따른 유리 코팅이 된 구리를 각각 500, 600, 700 도씨에서 1시간 둔 것과 산화되지 않은 구리의 X-Ray 회절 사진이다. 이에 따르면 유리 코팅이 된 구리를 열처리한 경우는 실온에서 보관한 산화되지 않은 구리의 X-Ray 회절 결과와 매우 유사함을 알 수 있다. 즉 본 발명의 실시예와 같이 유리 코팅이 된 구리 분말의 경우 열처리시에도 산화가 일어나지 않음을 알 수 있다.
또한 도7a의 그래프에 의하면 구리는 200도씨에서 산소와 반응하게 되므로 무게가 증가하고 있으나 도7b 의 그래프에 나타난 것과 같이 유리를 코팅한 구리의 경우에는 약 800도씨 이상이 되어야 무게가 증가하면서 산화 반응이 일어남을 알 수 있다. 즉 본원 발명의 실시예에 따른 유리 코팅이 된 구리를 사용할 경우 800도씨 이하로 열처리 할 경우에는 구리가 거의 산화되지 않음을 알 수 있다.
본 발명의 실시예에서는 상기 금속 분말로 구리(Cu)를 사용하고 있으나 구리대신 니켈(Ni)를 사용하는 것도 무방하며 유리질의 경우에도 붕산계 외에 따른 계열의 유리를 사용하는 것도 무방하다.
도1 : 본 발명의 실시예에 따른 유리를 코팅한 금속 분말을 사용한 적층형 세라믹 제조방법의 코팅단계의 간략한 흐름도
도2 : 글라스졸의 제조 과정을 나타낸 도
도3 : 유리를 코팅한 후 전기분해하는 상태를 나타낸 개념도
도4 : 세라믹 적층체의 간략한 구조를 나타낸 측면도
도5 : 산화된 구리와 산화되지 않은 구리의 X-Ray 회절 결과
도6 : 유리를 코팅한 후 열처리를 한 경우와 산화되지 않은 구리의 X-Ray 회절 결과
도7a : 구리 분말에 열을 가했을 때 온도에 따른 무게 변화
도7b : 유리를 코팅한 구리 분말에 열을 가했을 때 온도에 따른 무게 변화

Claims (5)

  1. 전극을 이루게 될 금속 분말의 표면에 유리를 코팅하는 코팅단계와;
    세라믹 막의 표면에 상기 코팅단계에서 유리가 코팅된 금속 분말을 내부 전극의 위치에 도포한 후 상기 세라믹 막을 다수개 적층하는 적층단계와;
    상기 적층단계에서 적층이 세라믹 막을 고온에서 열처리하여 세라믹 재료를 경화시키고, 유리를 녹여 상기 금속 분말이 노출되도록 하여 내부 전극을 형성하는 열처리단계;를 포함하되,
    상기 코팅단계는,
    금속분말과 글래스 졸 용액을 혼합하는 혼합단계와;
    혼합단계에서 혼합된 혼합물에 전극을 삽입하고 전류를 흘려 유리가 코팅된 금속 분말을 (+)극으로 이동시키는 분리단계와;
    상기 유리가 코팅된 금속 분말을 건조시키는 건조단계;로 구성되는 것을 특징으로 하는 유리를 코팅한 금속 분말을 사용한 적층형 세라믹 제조방법.
  2. 삭제
  3. 제1항에 있어서,
    상기 혼합단계는 산성염이 더 혼합되는 것을 특징으로 하는 유리를 코팅한 금속 분말을 사용한 적층형 세라믹 제조방법.
  4. 제1항에 있어서,
    상기 글래스 졸은 붕산계 유리인 것을 특징으로 하는 유리를 코팅한 금속 분말을 사용한 적층형 세라믹 제조방법.
  5. 제1항에 있어서,
    상기 금속 분말은 구리 또는 니켈인 것을 특징으로 하는 유리를 코팅한 금속 분말을 사용한 적층형 세라믹 제조방법.
KR1020090003736A 2009-01-16 2009-01-16 유리를 코팅한 금속 분말을 사용한 적층형 세라믹 제조방법 KR101028117B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090003736A KR101028117B1 (ko) 2009-01-16 2009-01-16 유리를 코팅한 금속 분말을 사용한 적층형 세라믹 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090003736A KR101028117B1 (ko) 2009-01-16 2009-01-16 유리를 코팅한 금속 분말을 사용한 적층형 세라믹 제조방법

Publications (2)

Publication Number Publication Date
KR20100084314A KR20100084314A (ko) 2010-07-26
KR101028117B1 true KR101028117B1 (ko) 2011-04-08

Family

ID=42643749

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090003736A KR101028117B1 (ko) 2009-01-16 2009-01-16 유리를 코팅한 금속 분말을 사용한 적층형 세라믹 제조방법

Country Status (1)

Country Link
KR (1) KR101028117B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190018183A (ko) 2017-08-14 2019-02-22 한국전기연구원 내부 전극을 적용한 압전 세라믹 소자 및 그 제작방법
KR20200033167A (ko) 2018-09-19 2020-03-27 한국전기연구원 금속산화물을 이용한 세라믹소자 및 이의 제조방법
KR20230066859A (ko) 2021-11-08 2023-05-16 한국전기연구원 구리 복합 화합물의 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06283369A (ja) * 1993-03-29 1994-10-07 Saietsukusu Kk 誘電粉体積層コンデンサの製造法
KR19990006250A (ko) * 1997-06-02 1999-01-25 에이이치 아사다 금속분말 및 그 제조방법
JP2001307944A (ja) * 2000-04-26 2001-11-02 Taiyo Yuden Co Ltd 積層セラミックコンデンサの製造方法及び外部電極用ペースト
JP2007527324A (ja) 2003-07-10 2007-09-27 ザ ユニバーシティ オブ ノース カロライナ アット チャペル ヒル ナノ構造材料の成膜方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06283369A (ja) * 1993-03-29 1994-10-07 Saietsukusu Kk 誘電粉体積層コンデンサの製造法
KR19990006250A (ko) * 1997-06-02 1999-01-25 에이이치 아사다 금속분말 및 그 제조방법
JP2001307944A (ja) * 2000-04-26 2001-11-02 Taiyo Yuden Co Ltd 積層セラミックコンデンサの製造方法及び外部電極用ペースト
JP2007527324A (ja) 2003-07-10 2007-09-27 ザ ユニバーシティ オブ ノース カロライナ アット チャペル ヒル ナノ構造材料の成膜方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190018183A (ko) 2017-08-14 2019-02-22 한국전기연구원 내부 전극을 적용한 압전 세라믹 소자 및 그 제작방법
KR20200033167A (ko) 2018-09-19 2020-03-27 한국전기연구원 금속산화물을 이용한 세라믹소자 및 이의 제조방법
KR20230066859A (ko) 2021-11-08 2023-05-16 한국전기연구원 구리 복합 화합물의 제조방법

Also Published As

Publication number Publication date
KR20100084314A (ko) 2010-07-26

Similar Documents

Publication Publication Date Title
KR101996356B1 (ko) 세라믹 전자부품
JP6015779B2 (ja) セラミック電子部品およびその製造方法
KR101721627B1 (ko) 세라믹 전자 부품 및 그 제조 방법
CN105304239B (zh) 陶瓷电子部件以及其制造方法
JP2014078558A5 (ko)
JP2013118358A (ja) セラミック電子部品及びその製造方法
JP2016201466A (ja) 表面実装インダクタおよびその製造方法
KR20140020505A (ko) 인덕터 소자 및 이의 제조 방법
JP2015109410A (ja) セラミック電子部品及びセラミック電子部品の製造方法
JP2009277972A (ja) コイル部品およびその製造方法
KR101028117B1 (ko) 유리를 코팅한 금속 분말을 사용한 적층형 세라믹 제조방법
JP2017183574A (ja) 電子部品及び電子部品内蔵型基板
KR20200033167A (ko) 금속산화물을 이용한 세라믹소자 및 이의 제조방법
JP2016065234A5 (ko)
JP2008311362A (ja) セラミック電子部品
JP2012169334A (ja) チップ部品およびその製造方法
KR102349759B1 (ko) 내부 전극을 적용한 압전 세라믹 소자 제작방법
JP5349007B2 (ja) 配線基板およびその製造方法
JP4881192B2 (ja) 電子部品の製造方法
JP2007273799A (ja) 積層構造体及びその製造方法
JP6306698B2 (ja) 多層デバイスおよび多層デバイスを製造するための方法
JP6338011B2 (ja) 基板埋め込み用ntcサーミスタおよびその製造方法
JP2009267114A (ja) 積層型圧電セラミックス素子およびその製造方法
JP6562322B2 (ja) 圧電デバイス、及び圧電デバイスの製造方法
JP2007096205A (ja) チップ型ntc素子

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140122

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160401

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170403

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee