KR101027342B1 - 입출력 패드로부터 고전류 유입을 방지하는 반도체 장치 및그의 고전류 유입 방지 회로 - Google Patents

Abstract

본 발명은 정전기에 의하여 입출력 패드로부터 고전류가 유입되는 것을 방지하기 위한 고전류 유입 방지 회로 및 그를 채용한 반도체 장치를 개시하며, 본 발명의 반도체 장치에 입출력 패드와 입력 회로 간의 고전류 입력 완충을 위하여 구성되는 고전류 유입 방지 회로는, 상기 입출력 패드의 하부에 형성된 다수의 도전성 더미 패턴을 포함하며, 하나 이상의 도전성 더미 패턴이 상기 입출력 패드와 제 1 컨택을 통하여 전기적으로 연결되는 물리적 버퍼; 상기 다수의 도전성 더미 패턴 중 둘 이상의 도전성 더미 패턴들과 교차되고, 교차되는 상기 도전성 더미 패턴들과 다른 레이어에 형성되면서 제 2 컨택을 통하여 전기적으로 연결되는 하나 이상의 연결 라인; 및 상기 다수의 도전성 더미 패턴 중 하나 이상의 패턴과 제 3 컨택을 통하여 연결되며, 상기 입력 회로의 입력단으로 연장되는 입력 라인;을 구비하며, 상기 입출력 패드와 상기 입력 라인 사이에 상기 하나 이상의 연결 라인과 상기 물리적 버퍼에 포함되는 도전성 더미 패턴들 전체 또는 일부가 전기적으로 연결됨으로써 보호 저항을 이룬다.

Description

입출력 패드로부터 고전류 유입을 방지하는 반도체 장치 및 그의 고전류 유입 방지 회로{semiconductor device for protecting a high current from an input/output pad and circuit therefor}

본 발명은 반도체 장치에 관한 것으로서, 특히 정전기에 의하여 입출력 패드로부터 고전류가 유입되는 것을 방지하기 위한 고전류 유입 방지 회로 및 그를 채용한 반도체 장치에 관한 것이다.

대부분의 반도체 장치는 정전기로 인한 손상으로부터 내부 회로를 보호하기 위하여 입출력 패드와 내부 회로 사이에 정전기를 방전하는 회로를 구비한다.

그리고, 정전기로 인하여 순간적으로 고전류가 유입되는 것을 방지하기 위하여 보호 저항이 입출력 패드와 내부 회로 사이에 구현되기도 한다.

그 일예로 도 1의 일반적인 반도체 장치가 예시될 수 있다. 도 1을 참조하면, 입출력 패드(10)에 대하여 정전기 방전 회로(5)가 구성되며, 입출력 패드(10)와 내부 회로(20) 사이에 보호 저항이 구성된다. 여기에서 내부 회로(20)의 일예로 입력 버퍼가 제시될 수 있다.

보호 저항으로써 입출력 패드(10)와 연결된 배선(12)과 내부 회로(20)에 연 결된 배선(14) 사이에 복수 개의 도전성 라인(13)이 구성될 수 있고, 각 도전성 라인(13)은 폴리실리콘 재질로 형성되며, 양단의 컨택(12b, 14b)를 통하여 각 단부에서 교차되는 배선(12) 또는 배선(14)와 전기적인 접속을 이룬다.

한편, 반도체 장치는 입출력 패드(10)가 패키지 본딩 공정에서 발생될 수 있는 물리적인 손상을 완충하기 위하여, 입출력 패드(10)의 하부 층에 형성된 금속 라인들(11)을 갖는다. 금속 라인들(11)와 입출력 패드(10)의 사이에는 통상 전기적 절연을 위한 층간 절연막(도시되지 않음)이 형성된다.

상술한 금속 라인들(11)은 패키지 본딩 공정에서 입출력 패드(10)가 상부에 본딩에 의하여 뜯겨지는 현상을 방지하기 위한 것이다. 구체적으로, 입출력 패드(10)는 본딩 단계에서 상부에서 일정한 방향으로 압력을 전달받으며, 본딩 종료 시점에 상부에 본딩되는 물질에 의한 압력이 해제되면서 상부로 당겨지는 힘을 전달받는다. 이때 입출력 패드(10)는 상부로 당겨지는 힘에 의하여 뜯겨지는 현상이 발생할 수 있으며, 금속 라인들(11)은 이러한 뜯김 현상을 방지하기 위한 완충재로 이용되는 것이다.

한편, 도 1과 같이 구성되는 반도체 장치는 정전기 방전 회로에 의하여 정전기를 방전하며, 도전성 라인(13)을 포함하는 보호 저항에 의하여 정전기에 의한 고전류가 유입되는 것이 방지될 수 있다.

그러나, 도 1과 같은 일반적인 반도체 장치는 보호 저항을 형성하기 위하여 특별한 공간을 할애해야 하며, 보호 저항은 모든 입출력 패드에 적용해야 한다. 그러므로, 반도체 장치에서 보호 저항이 차지하는 면적이 전체 면적의 상당한 부분을 차지하 게 된다. 그러므로 보호 저항은 반도체 장치의 전체 면적을 줄이는데 장애 물로 작용하는 문제점이 있다.

본 발명은 정전기에 의한 고전류의 유입을 방지하는 보호 저항의 형성에 필요한 면적을 줄이는 반도체 장치를 제공한다.

본 발명은 입출력 패드 하부에 물리적 완충 용도로 이용되는 금속 라인을 정전기에 의한 고전류가 입출력 패드로부터 유입되는 것을 방지하는 보호 저항으로 이용함으로써 전체 면적을 줄일 수 있는 반도체 장치를 제공한다.

본 발명에 따른 반도체 장치는, 입출력 패드; 내부 회로의 입력 라인; 및 상기 입출력 패드의 하부에 상기 입출력 패드의 평면적 영역과 중첩되는 버퍼 영역을 갖도록 형성된 다수의 금속 라인;을 구비하며,상기 버퍼 영역에 포함된 다수의 금속라인들에 대한 전체 또는 일부로써 상기 입출력 패드와 상기 입력 라인 간을 연결하는 보호 저항을 이룸을 특징으로 한다.

여기에서, 상기 보호 저항을 형성하기 위한 상기 금속라인들은 상기 버퍼 영역 외부에 상기 금속 라인들과 다른 층에 형성되는 연결 라인에 의하여 전기적으로 연결되며, 상기 연결 라인은 상기 금속라인들의 상기 버퍼 영역 외부로 연장되는 부분과 컨택됨이 바람직하ㄷ.

그리고, 상기 금속 라인들은 바 패턴을 가지며, 상기 보호 저항을 형성하기 위한 상기 금속 라인들은 바 패턴의 연장 단부가 상기 연결 라인과 컨택됨이 바람직하다.

그리고, 상기 보호 저항을 형성하기 위한 상기 금속라인들은 상기 연결 라인과 더불어 사행형상의 패턴을 가질 수 있다.

그리고, 상기 보호 저항은 상기 금속라인들과 상기 연결 라인이 직렬로 연결되어 형성될 수 있다.

본 발명에 따른 입출력 패드와 입력 회로 간의 고전류 입력 완충을 위한 고전류 유입 방지 회로는, 상기 입출력 패드의 하부에 형성된 다수의 도전성 더미 패턴을 포함하며, 하나 이상의 도전성 더미 패턴이 상기 입출력 패드와 제 1 컨택을 통하여 전기적으로 연결되는 물리적 버퍼; 상기 다수의 도전성 더미 패턴 중 둘 이상의 도전성 더미 패턴들과 교차되고, 교차되는 상기 도전성 더미 패턴들과 다른 레이어에 형성되면서 제 2 컨택을 통하여 전기적으로 연결되는 하나 이상의 연결 라인; 및 상기 다수의 도전성 더미 패턴 중 하나 이상의 패턴과 제 3 컨택을 통하여 연결되며, 상기 입력 회로의 입력단으로 연장되는 입력 라인;을 구비하며, 상기 입출력 패드와 상기 입력 라인 사이에 상기 하나 이상의 연결 라인과 상기 물리적 버퍼에 포함되는 도전성 더미 패턴들 전체 또는 일부가 전기적으로 연결됨으로써 보호 저항을 이룸을 특징으로 한다.

여기에서, 상기 물리적 버퍼의 상기 다수의 도전성 더미 패턴은 바 패턴으로 형성될 수 있다.

그리고, 상기 물리적 버퍼는 하나의 층으로 형성되며, 상기 물리적 버퍼에 포함된 각각에 상기 도전성 더미 패턴의 양단부는 상기 입출력 패드가 형성된 평면적 영역의 외부로 연장되고, 상기 연결 라인은 상기 입출력 패드의 평면적 영역 외부에 형성될 수 있다.

여기에서, 상기 도전성 더미 패턴은 금속성 패턴으로 형성될 수 있다.

그리고, 상기 연결 라인은 상기 입력 패드와 상기 입력 라인 중 어느 하나와 동일 층에 형성될 수 있다.

또한, 상기 물리적 버퍼는 둘 이상의 중첩된 상기 도전성 더미 패턴들로 형성되며, 상기 물리적 버퍼에 포함된 각각에 상기 도전성 더미 패턴의 양단부는 상기 입출력 패드가 형성된 평면적 영역의 외부로 연장되고, 상기 연결 라인은 상기 입출력 패드의 평면적 영역 외부에 형성될 수 있다.

여기에서, 상기 도전성 더미 패턴은 금속성 패턴으로 형성될 수 있다.

그리고, 상기 연결 라인은 상기 입력 패드와 상기 입력 라인 중 어느 하나와 동일 층에 형성될 수 있다.

그리고, 상기 보호 저항은 하나 이상의 연결 라인과 하나 이상의 도전성 더미 패턴이 직렬로 연결되어 형성될 수 있다.

본 발명에 의하면, 입출력 패드로부터 유입되는 정전기에 의한 고전류를 차단하는 보호 저항을 형성하는데 필요한 면적을 줄임으로써 반도체 장치의 소형화를 도모할 수 있는 효과가 있다.

또한, 본딩 공정에서 발생될 수 있는 물리적 손상으로부터 입출력 패드를 보 호하기 위하여 완충용으로 형성되는 도전성 더미 패턴을 활용하여 입출력 패드로부터 유입되는 정전기에 의한 고전류를 차단하는 보호 저항을 형성함으로써 보호 저항을 형성하는데 필요한 면적을 줄일 수 있고, 보다 다양한 스케일로 보호 저항을 설계할 수 있는 이점이 있다.

본 발명에 따른 반도체 장치는 정전기에 의하여 고전류가 유입되면 이를 차단하기 위한 보호 저항을 구비하는 고전류 유입 방지 회로를 채용하고 있으며, 상기 보호 저항은 물리적 버퍼 역할을 위하여 입출력 패드 하부에 형성되는 도전성 더미 라인들을 갖는 패턴을 이용하여 형성함으로써 최소한의 영역으로 형성할 수 있다.

본 발명의 실시예로 이용되는 도전성 더미 라인들은 상술한 바와 같이 본딩 공정에서 발생할 수 있는 입출력 패드의 물리적 손상을 방지하기 위한 것이다.

도 2를 참조하면, 본 발명에 따른 반도체 장치는 고전류 유입 방지 회로로서 입출력 패드(100)로부터 내부 회로(300) 간에 정전기에 의한 고전류의 유입을 방지하기 위한 보호 저항을 형성한 것이다.

입출력 패드(100)의 주변에는 입출력 패드(100)로부터 유입되는 정전기를 방전하기 위한 정전기 방전 회로(105)가 구성되며, 정전기 방전 회로(105)는 도시되지 않았으나 입출력 패드(100)와 연결되어서 입출력 패드(100)로부터 유입된 정전기를 방전하기 위한 회로를 갖는다.

한편, 입출력 패드(100)의 하부에는 층간 절연막(도시되지 않음)이 형성되 고, 층간 절연막의 하부에 바 패턴의 금속 라인 즉 금속 재질의 균일한 바 패턴을 갖는 다수의 도전성 더미 패턴(200)이 형성되며, 다수의 도전성 더미 패턴(200)은 입출력 패드(100)의 본딩 공정에서 발생할 수 있는 물리적 손상을 방지하기 위한 물리적 버퍼이다.

다수의 도전성 더미 패턴(200)은 상부의 입출력 패드(100)와 평면적으로 중첩되는 영역이 입출력 패드(100)의 물리적 손상을 방지하기 위한 버퍼 영역이 된다. 그리고, 버퍼 영역 즉 입출력 패드(100)와 평면적으로 중첩되는 영역의 외부로 다수의 도전성 더미 패턴(200)의 양단이 연장된다.

다수의 도전성 더미 패턴(200) 중 하나 이상(203)이 입출력 패드(100)와 컨택(203a)을 통하여 전기적 연결을 이루고, 컨택(203a)은 설계자의 의도에 따라 그 수가 결정될 수 있다.

그리고, 다수의 도전성 더미 패턴(200) 중 전체 또는 일부의 도전성 더미 패턴(도 2에서 201, 202, 203이 예시됨)은 연결 라인(210, 220)에 의하여 인접한 것끼리 전기적으로 연결될 수 있으며, 도전성 더미 패턴(201, 202, 203)과 연결 라인(210, 220) 간의 전기적 연결은 컨택(210a, 210b, 220a, 220b)를 통하여 이루어진다. 연결 라인(210, 220)은 다수의 도전성 더미 패턴(200) 입출력 패드(100)와 평면적으로 중첩되는 영역의 외부로 연장된 단부와 해당 컨택을 통하여 접속될 수 있다.

연결 라인(210, 220)과 이들에 의하여 연결된 도전성 더미 패턴(201, 202, 203)은 보호 저항을 이루며, 도 2의 실시예에서 보호 저항은 도전성 더미 패 턴(201, 202, 203)과 연결 라인(210, 220)들이 직렬로 연결된 사행 형상을 갖는 것으로 예시된다.

그리고, 보호 저항에 포함되는 도전성 더미 패턴들(201, 202, 203)들 중 도전성 더미 패턴(201)은 입력 라인(230)과 콘택을 통하여 접속되며, 입력 라인(230)은 입력 회로(300)의 입력단(도시되지 않음)에 전기적으로 연결된다.

그리고, 상술한 구성에 있어서 다수의 도전성 더미 패턴들(201, 202, 203)은 두 층 이상으로 형성될 수 있으며, 각 층의 도전성 더미 패턴들(201, 202, 203)은 서로 동일, 대칭 또는 이형으로 형성될 수 있고, 서로 다른 층의 도전성 더미 패턴들이 연결 라인에 의하여 연결됨으로써 보호 저항을 이룰 수 있다.

그리고, 연결 라인(210, 220)은 입출력 패드(100) 또는 입력 라인(230) 중 적어도 어느 하나와 동일 층에 형성할 수 있고, 둘 이상 층에 형성된 도전성 더미 패턴들을 연결하는 경우 연결 라인(210, 220)은 서로 다른 층에 형성될 수 있다.

상술한 구성에 의하여 본 발명에 따른 입출력 패드(100)의 하부에 형성되는 다수의 도전성 금속 라인(200)은 물리적 버퍼로 역할하는 한편 일부 또는 전체가 정전기에 대한 보호 저항으로 이용된다.

즉, 입출력 패드(100)에 정전기가 인가되어 고전류가 발생되면, 보호 저항은 순간적인 고전류가 입력 회로(300)로 유입되는 것을 차단한다.

보호 저항은 다수의 도전성 더미 패턴(200)의 재질이나 길이 또는 폭을 조절하거나 또는 다수의 도전성 더미 패턴(200) 중 선택되는 패턴의 수를 조절함으로써 저항값이 조절될 수 있다. 그러므로, 보호 저항은 저항값의 스케일을 조정하기 위 한 설계 변경이 쉽다.

이상과 같이 본 발명에 따른 반도체 장치는 입력 회로(300)와 입출력 패드(100) 사이에 정전기에 의한 고전류를 차단하기 위하여 보호 저항을 형성하며, 보호 저항은 입출력 패드(100)의 하부의 물리적 버퍼를 전체 또는 일부를 이용하여 형성함으로써 입출력 패드마다 보호 저항을 형성하기 위한 영역을 별도로 할애할 필요가 없다. 그러모르 본 발명은 반도체 장치의 소형화를 도모할 수 있는 효과가 있다.

또한, 본 발명에 의하여 정전기에 의한 고전류를 차단하기 위한 보호 저항이 다수의 도전성 더미 패턴으로 형성됨으로써 보호 저항의 저항값이 도전성 더미 패턴의 재질 및 크기 또는 선택된 수로써 조절될 수 있다. 그러므로, 본 발명은 보다 다양한 스케일을 갖는 보호 저항을 제공할 수 있는 이점이 있다.

도 1은 종래 기술에 따른 입출력 패드와 입력단의 구성을 나타낸 레이아웃.

도 2는 본 발명에 따른 고전류 유입 방지 회로가 반도체 장치에 구현된 예를 나타내는 레이아웃.

Claims (14)

1. 입출력 패드;

   내부 회로의 입력 라인; 및

   상기 입출력 패드의 하부에 상기 입출력 패드의 평면적 영역과 중첩되는 버퍼 영역을 갖도록 형성된 다수의 금속 라인;을 구비하며,

   상기 버퍼 영역에 포함된 다수의 금속라인들에 대한 전체 또는 일부로써 상기 입출력 패드와 상기 입력 라인 간을 연결하는 보호 저항을 이루는 반도체 장치.
2. 제 1 항에 있어서, 상기 보호 저항을 형성하기 위한 상기 금속라인들은 상기 버퍼 영역 외부에 상기 금속 라인들과 다른 층에 형성되는 연결 라인에 의하여 전기적으로 연결되며, 상기 연결 라인은 상기 금속라인들의 상기 버퍼 영역 외부로 연장되는 부분과 컨택되는 반도체 장치.
3. 제 2 항에 있어서,

   상기 금속 라인들은 바 패턴을 가지며, 상기 보호 저항을 형성하기 위한 상기 금속 라인들은 바 패턴의 연장 단부가 상기 연결 라인과 컨택되는 반도체 장치.
4. 제 3 항에 있어서,

   상기 보호 저항을 형성하기 위한 상기 금속라인들은 상기 연결 라인과 더불 어 사행형상의 패턴을 갖는 반도체 장치.
5. 제 1 항에 있어서,

   상기 보호 저항은 상기 금속라인들과 상기 연결 라인이 직렬로 연결되어 형성되는 반도체 장치.
6. 입출력 패드와 입력 회로 간의 비정상 전류 입력 완충을 위한 비정상 전류 유입 방지 회로에 있어서,

   상기 입출력 패드의 하부에 형성된 다수의 도전성 더미 패턴을 포함하며, 하나 이상의 도전성 더미 패턴이 상기 입출력 패드와 제 1 컨택을 통하여 전기적으로 연결되는 물리적 버퍼;

   상기 다수의 도전성 더미 패턴 중 둘 이상의 도전성 더미 패턴들과 교차되고, 교차되는 상기 도전성 더미 패턴들과 다른 레이어에 형성되면서 제 2 컨택을 통하여 전기적으로 연결되는 하나 이상의 연결 라인; 및

   상기 다수의 도전성 더미 패턴 중 하나 이상의 패턴과 제 3 컨택을 통하여 연결되며, 상기 입력 회로의 입력단으로 연장되는 입력 라인;을 구비하며,

   상기 입출력 패드와 상기 입력 라인 사이에 상기 하나 이상의 연결 라인과 상기 물리적 버퍼에 포함되는 도전성 더미 패턴들 전체 또는 일부가 전기적으로 연결됨으로써 보호 저항을 이루는 비정상 전류 유입 방지 회로.
7. 제 6 항에 있어서,

   상기 물리적 버퍼의 상기 다수의 도전성 더미 패턴은 바 패턴으로 형성되는 비정상 전류 유입 방지 회로.
8. 제 6 항에 있어서,

   상기 물리적 버퍼는 하나의 층으로 형성되며, 상기 물리적 버퍼에 포함된 각각에 상기 도전성 더미 패턴의 양단부는 상기 입출력 패드가 형성된 평면적 영역의 외부로 연장되고, 상기 연결 라인은 상기 입출력 패드의 평면적 영역 외부에 형성되는 비정상 전류 유입 방지 회로.
9. 제 8 항에 있어서,

   상기 도전성 더미 패턴은 금속성 패턴인 비정상 전류 유입 방지 회로.
10. 제 8 항에 있어서,

    상기 연결 라인은 상기 입력 패드와 상기 입력 라인 중 어느 하나와 동일 층에 형성되는 비정상 전류 유입 방지 회로.
11. 제 6 항에 있어서,

    상기 물리적 버퍼는 둘 이상의 중첩된 상기 도전성 더미 패턴들로 형성되며, 상기 물리적 버퍼에 포함된 각각에 상기 도전성 더미 패턴의 양단부는 상기 입출력 패드가 형성된 평면적 영역의 외부로 연장되고, 상기 연결 라인은 상기 입출력 패드의 평면적 영역 외부에 형성되는 고전류 유입 방지 회로.
12. 제 11 항에 있어서,

    상기 도전성 더미 패턴은 금속성 패턴인 비정상 전류 유입 방지 회로.
13. 제 11 항에 있어서,

    상기 연결 라인은 상기 입력 패드와 상기 입력 라인 중 어느 하나와 동일 층에 형성되는 비정상 전류 유입 방지 회로.
14. 제 6 항에 있어서,

    상기 보호 저항은 하나 이상의 연결 라인과 하나 이상의 도전성 더미 패턴이 직렬로 연결되어 형성되는 비정상 전류 유입 방지 회로.

Images