KR101025730B1 - Method for isolation in semiconductor device - Google Patents

Method for isolation in semiconductor device Download PDF

Info

Publication number
KR101025730B1
KR101025730B1 KR1020040060535A KR20040060535A KR101025730B1 KR 101025730 B1 KR101025730 B1 KR 101025730B1 KR 1020040060535 A KR1020040060535 A KR 1020040060535A KR 20040060535 A KR20040060535 A KR 20040060535A KR 101025730 B1 KR101025730 B1 KR 101025730B1
Authority
KR
South Korea
Prior art keywords
oxide film
trench
sidewall
film
sidewall oxide
Prior art date
Application number
KR1020040060535A
Other languages
Korean (ko)
Other versions
KR20060011611A (en
Inventor
정성웅
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040060535A priority Critical patent/KR101025730B1/en
Publication of KR20060011611A publication Critical patent/KR20060011611A/en
Application granted granted Critical
Publication of KR101025730B1 publication Critical patent/KR101025730B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Abstract

본 발명은 활성영역의 손실을 최소화하면서 트렌치 측벽과 라이너질화막간의 측벽산화막 두께를 충분히 얻을 수 있고, 열산화 공정과 화학기상증착 공정을 이용하여 두 층의 측벽산화막을 형성할 때 발생하는 트랜지스터 특성 열화를 방지할 수 있는 반도체소자의 소자분리 방법을 제공하기 위한 것으로, 본 발명의 소자분리 방법은 반도체 기판을 소정 깊이로 식각하여 트렌치를 형성하는 단계, 상기 트렌치를 포함한 상기 반도체 기판 상부에 화학기상증착방식을 이용하여 제1측벽산화막을 형성하는 단계, 상기 제1측벽산화막과 상기 트렌치 사이의 계면에 측벽산화공정을 이용하여 제2측벽산화막을 형성하는 단계, 상기 제1측벽산화막 상에 라이너질화막을 형성하는 단계, 및 상기 라이너질화막 상에 상기 트렌치를 매립하도록 갭필절연막을 형성하는 단계를 포함한다.The present invention can sufficiently obtain the thickness of the sidewall oxide layer between the trench sidewall and the liner nitride layer while minimizing the loss of the active region, and deteriorates the transistor characteristics generated when the two sidewall oxide layers are formed using the thermal oxidation process and the chemical vapor deposition process. In order to provide a device isolation method of a semiconductor device that can prevent the, The device isolation method of the present invention to form a trench by etching the semiconductor substrate to a predetermined depth, chemical vapor deposition on the semiconductor substrate including the trench Forming a first sidewall oxide film using a method, forming a second sidewall oxide film at a boundary between the first sidewall oxide film and the trench using a sidewall oxidation process, and forming a liner nitride film on the first sidewall oxide film Forming a gap fill insulating film so as to fill the trench on the liner nitride film; And a step.

소자분리, 트렌치, 측벽산화막, 열산화, 화학기상증착Device isolation, trench, sidewall oxide, thermal oxidation, chemical vapor deposition

Description

반도체 소자의 소자분리 방법{METHOD FOR ISOLATION IN SEMICONDUCTOR DEVICE} Device Separation Method for Semiconductor Devices {METHOD FOR ISOLATION IN SEMICONDUCTOR DEVICE}             

도 1은 종래기술의 일예에 따른 반도체소자의 소자분리 방법을 개략적으로 도시한 도면,1 is a view schematically showing a device isolation method of a semiconductor device according to an example of the prior art,

도 2는 종래기술에의 다른 예에 따른 반도체소자이 소자분리 방법을 개략적으로 도시한 도면,2 is a view schematically illustrating a device isolation method of a semiconductor device according to another example of the related art;

도 3a 내지 도 3e는 본 발명의 실시예에 따른 반도체소자의 소자분리 방법을 도시한 공정 단면도.
3A to 3E are cross-sectional views illustrating a device isolation method of a semiconductor device in accordance with an embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

31 : 반도체 기판 32 : 패드산화막31 semiconductor substrate 32 pad oxide film

33 : 패드질화막 34 : 트렌치33: pad nitride film 34: trench

35a : 제1측벽산화막 35b : 제2측벽산화막35a: first sidewall oxide film 35b: second sidewall oxide film

36 : 라이너질화막 37 : 갭필절연막
36: liner nitride film 37: gap fill insulating film

본 발명은 반도체 제조 기술에 관한 것으로, 특히 반도체소자의 소자분리 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor manufacturing techniques, and more particularly, to a device isolation method for semiconductor devices.

반도체 기술의 진보와 더불어 더 나아가서는 반도체 소자의 고속화, 고집적화가 진행되고 있다. 이에 수반해서 패턴에 대한 미세화의 필요성이 점점 높아지고 있으며, 패턴의 치수도 고정밀화가 요구되고 있다. 이는 반도체 소자에 있어서, 넓은 영역을 차지하는 소자 분리 영역에도 적용된다.In addition to the advancement of semiconductor technology, high speed and high integration of semiconductor devices is progressing. In connection with this, the necessity of refinement | miniaturization with respect to a pattern becomes increasingly high, and the dimension of a pattern is also required for high precision. This also applies to device isolation regions that occupy a wide area in semiconductor devices.

반도체 소자의 소자분리 공정으로는 로코스(LOCOS) 공정이 대부분 이용되었다. 그러나, 로코스 방식의 소자 분리 공정은 그 가장자리 부분에 새부리 형상의 버즈빅이 발생하여, 활성영역의 면적을 감소시키면서 누설전류를 발생시키는 단점을 갖는다.The LOCOS process is mostly used as a device isolation process of a semiconductor device. However, the LOCOS device separation process has a drawback in that a bird-shaped bird's beak is generated at an edge thereof, thereby generating a leakage current while reducing the area of the active region.

현재에는 좁은 폭을 가지면서, 우수한 소자 분리 특성을 갖는 STI(shallow trench isolation) 공정이 제안되었으며, 이러한 STI 공정시 접합누설(Junction leakage) 및 GIDL(Gate Induced Drain Leakage)를 감소시키기 위해, 즉 리프레시 특성을 개선시키기 위해 라이너질화막(Liner nitride)을 도입하고 있다.At present, a shallow trench isolation (STI) process having a narrow width and excellent device isolation characteristics has been proposed, and in order to reduce junction leakage and gate induced drain leakage (GIDL) during the STI process, that is, refreshing. In order to improve the characteristics, a liner nitride film is introduced.

도 1은 종래기술의 일예에 따른 반도체소자의 소자분리 방법을 개략적으로 도시한 도면이다.1 is a view schematically showing a device isolation method of a semiconductor device according to an example of the prior art.

도 1에 도시된 바와 같이, 반도체 기판(11) 상부에 패드산화막(12)과 패드질화막(13)의 순서로 적층된 패드패턴을 형성한 후, 패드질화막(13)을 하드마스크로 반도체 기판(11)을 소정 깊이로 식각하여 트렌치(14)를 형성한다.As shown in FIG. 1, after forming a pad pattern stacked in the order of the pad oxide film 12 and the pad nitride film 13 on the semiconductor substrate 11, the pad nitride film 13 is formed as a hard mask. 11) is etched to a predetermined depth to form the trench 14.

이어서, 트렌치(14) 표면에 열산화(Thermal oxidation) 공정을 통해 측벽산화막(Wall oxide, 15)을 성장시키고, 측벽산화막(15)을 포함한 전면에 라이너질화막(16)을 형성한다.Subsequently, the sidewall oxide layer 15 is grown on the surface of the trench 14 through a thermal oxidation process, and the liner nitride layer 16 is formed on the entire surface including the sidewall oxide layer 15.

그리고 나서, 라이너질화막(16) 상에 트렌치(14)를 갭필할 때까지 갭필절연막(17)을 증착한다.Then, the gap fill insulating film 17 is deposited on the liner nitride film 16 until the trench 14 is gap filled.

도시되지 않았지만, 후속 공정으로, 패드질화막(13)을 연마정지막으로 이용한 CMP 공정을 이용하여 갭필절연막(17)을 평탄화시킨 다음, 패드질화막(13)과 패드산화막(12)을 선택적으로 제거하여 STI 공정을 완료한다.Although not shown, the gap fill insulating film 17 is planarized by a CMP process using the pad nitride film 13 as a polishing stop film, and then the pad nitride film 13 and the pad oxide film 12 are selectively removed. Complete the STI process.

위와 같이, 종래기술은 트렌치(14) 표면에 열산화 공정을 통해 측벽산화막(15)을 형성하고, 측벽산화막(15)과 갭필절연막(17) 사이에 라이너질화막(16)을 형성해주고 있다.As described above, the sidewall oxide film 15 is formed on the surface of the trench 14 through a thermal oxidation process, and the liner nitride film 16 is formed between the sidewall oxide film 15 and the gap fill insulating film 17.

그러나, 최근에 반도체소자의 집적도가 증가하면서 STI 공정을 통해서 얻을 수 있는 활성영역의 면적이 점점 감소하게 되는 것을 피할 수 없고, 이러한 활성영역 면적 감소는 안정적으로 채널 영역의 온/오프(on/off) 특성을 얻는 것을 어렵게 한다.However, in recent years, as the integration of semiconductor devices increases, the area of the active area that can be obtained through the STI process is inevitably reduced, and such an area reduction of the active area is stably on / off of the channel area. ) Makes it difficult to obtain characteristics.

또한, 리프레시 특성 개선을 위해 라이너질화막(16)을 도입하는 경우, 스트레스 완화를 위해 측벽산화막(15)이 반드시 필요한데, 이때 측벽산화막(15)의 두께가 일정 수준 이하인 경우-트렌치 측벽과 라이너질화막간 거리가 짧은 경우-에는 숏채널 PMOS 에서의 핫캐리어(Hot carrier) 열화가 발생하여 오프(Off) 상태에서의 누설전류가 증가하는 문제가 있다. 반대로, 측벽산화막(15)의 두께가 일정 수준 이상인 경우에는 활성영역의 손실이 심해져 활성영역의 폭을 충분히 확보하기가 어려워진다.In addition, when the liner nitride layer 16 is introduced to improve the refresh characteristics, the sidewall oxide layer 15 is necessary to relieve stress. In this case, when the thickness of the sidewall oxide layer 15 is less than or equal to a predetermined level—between the trench sidewall and the liner nitride layer If the distance is short-there is a problem that hot carrier degradation occurs in the short channel PMOS to increase the leakage current in the off state. On the contrary, when the thickness of the sidewall oxide film 15 is greater than or equal to a predetermined level, the loss of the active region is severe and it is difficult to sufficiently secure the width of the active region.

위와 같은 핫캐리어 열화 및 활성영역의 손실을 동시에 방지하기 위해 열산화공정을 통해 측벽산화막을 형성한 이후에 화학기상증착(CVD) 방식을 이용하여 측벽산화막을 추가로 형성하는 방법이 제안되었다.In order to simultaneously prevent hot carrier degradation and loss of the active region, a method of forming a sidewall oxide layer using a chemical vapor deposition (CVD) method after the sidewall oxide layer is formed through a thermal oxidation process has been proposed.

도 2는 종래기술에의 다른 예에 따른 반도체소자의 소자분리 방법을 개략적으로 도시한 도면이다.2 is a view schematically showing a device isolation method of a semiconductor device according to another example of the prior art.

도 2를 참조하면, 반도체 기판(21) 상부에 패드산화막(22)과 패드질화막(23)의 순서로 적층된 패드패턴을 형성한 후, 패드질화막(23)을 하드마스크로 반도체 기판(21)을 소정 깊이로 식각하여 트렌치(24)를 형성한다.Referring to FIG. 2, after the pad patterns stacked in the order of the pad oxide layer 22 and the pad nitride layer 23 are formed on the semiconductor substrate 21, the pad nitride layer 23 is formed using the hard mask as the semiconductor substrate 21. Is etched to a predetermined depth to form the trench 24.

이어서, 트렌치(24) 표면에 열산화(Thermal oxidation) 공정을 통해 제1측벽산화막(25a)을 성장시키고, 제1측벽산화막(25a)을 포함한 전면에 화학기상증착(CVD) 방식을 이용한 제2측벽산화막(25b)을 증착한다.Subsequently, a first side wall oxide layer 25a is grown on the surface of the trench 24 through a thermal oxidation process, and a second chemical vapor deposition (CVD) method is formed on the entire surface including the first side wall oxide layer 25a. The sidewall oxide film 25b is deposited.

계속해서, 제2측벽산화막(25b) 상에 라이너질화막(26)을 형성한 후, 라이너질화막(26) 상에 트렌치(24)를 갭필할 때까지 갭필절연막(27)을 증착한다.Subsequently, after the liner nitride film 26 is formed on the second side wall oxide film 25b, the gap fill insulating film 27 is deposited until the trench 24 is gap filled on the liner nitride film 26.

도시되지 않았지만, 후속 공정으로 CMP 공정, 패드질화막 및 패드산화막 제거 공정을 진행한다.Although not shown, a CMP process, a pad nitride film, and a pad oxide film removing process may be performed in a subsequent process.

도 2와 같은 종래기술은 열산화 공정을 통해 형성한 제1측벽산화막(25a) 이후에 추가로 화학기상증착 방식을 이용하여 제2측벽산화막(25b)을 형성해주면, 활 성영역의 폭 손실을 줄이면서 라이너질화막(26)과 트렌치(24) 측벽간 거리를 멀게 할 수 있다.In the prior art as shown in FIG. 2, after the first side wall oxide film 25a formed through the thermal oxidation process is formed, the second side wall oxide film 25b is further formed by chemical vapor deposition. The distance between the sidewalls of the liner nitride layer 26 and the trench 24 can be increased while being reduced.

그러나, 열산화 공정을 통해 형성한 제1측벽산화막(25a)과 화학기상증착방식을 통해 형성한 제2측벽산화막(25b) 사이의 막 밀도 차이로 인해 후속 불산(HF)과 같은 습식케미컬에서의 세정 공정시 제2측벽산화막(25b)의 식각손실이 심해져 활성영역의 인버젼(inversion) 시작 전압의 균일도가 떨어지고, 바디효과(body effect) 변화 등 트랜지스터 특성의 열화를 초래하는 문제가 있다. 즉, 식각손실이 심해진 부분은 활성영역의 가장자리에 해당되는 곳이며, 이 부분의 경우 가운데 부분에 비해 보론의 농도가 떨어지는 부분이다. 식각손실이 심할수록 활성영역 가장자리부분이 미치는 영향이 커지는데 이부분이 커질수록 인버젼 문턱전압이 감소되어 트랜지스터의 누설전류 특성을 악화시킨다.
However, due to the difference in film density between the first sidewall oxide film 25a formed through the thermal oxidation process and the second sidewall oxide film 25b formed through the chemical vapor deposition method, the wet chemicals such as hydrofluoric acid (HF) may be used. In the cleaning process, the etching loss of the second sidewall oxide layer 25b is increased, so that the uniformity of the inversion starting voltage of the active region is decreased, and the transistor characteristics such as a body effect change are deteriorated. That is, the portion where the etch loss is severe is the edge of the active region, and in this case, the concentration of boron is lower than that of the center portion. The greater the etch loss, the greater the influence of the edges of the active region. As the etch loss increases, the inversion threshold voltage decreases, worsening the leakage current characteristics of the transistor.

본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로, 활성영역의 손실을 최소화하면서 트렌치 측벽과 라이너질화막간의 측벽산화막 두께를 충분히 얻을 수 있는 반도체소자의 소자분리 방법을 제공하는데 그 목적이 있다.The present invention has been proposed to solve the above problems of the prior art, and provides a device isolation method of a semiconductor device capable of sufficiently obtaining the sidewall oxide film thickness between the trench sidewall and the liner nitride film while minimizing the loss of the active region. have.

또한, 본 발명의 다른 목적은 열산화 공정과 화학기상증착 공정을 이용하여 두 층의 측벽산화막을 형성할 때 발생하는 트랜지스터 특성 열화를 방지할 수 있는 반도체소자의 소자분리 방법을 제공하는데 있다.
In addition, another object of the present invention is to provide a device isolation method of a semiconductor device capable of preventing the deterioration of transistor characteristics generated when forming the two sidewall oxide film using a thermal oxidation process and a chemical vapor deposition process.

상기 목적을 달성하기 위한 본 발명의 소자분리 방법은 반도체 기판을 소정 깊이로 식각하여 트렌치를 형성하는 단계, 상기 트렌치를 포함한 상기 반도체 기판 상부에 화학기상증착방식을 이용하여 제1측벽산화막을 형성하는 단계, 상기 제1측벽산화막과 상기 트렌치 사이의 계면에 측벽산화공정을 이용하여 제2측벽산화막을 형성하는 단계, 상기 제1측벽산화막 상에 라이너질화막을 형성하는 단계, 및 상기 라이너질화막 상에 상기 트렌치를 매립하도록 갭필절연막을 형성하는 단계를 포함하는 것을 특징으로 하며, 상기 제1측벽산화막은 화학기상증착방식으로 형성하고 상기 제2측벽산화막은 열산화 방식으로 형성하는 것을 특징으로 하고, 상기 제2측벽산화막은 O2, H2 또는 H2O를 포함하는 분위기에서 기판온도를 650℃∼1000℃으로 유지하여 10초∼500분동안 열처리하여 형성하는 것을 특징으로 하며, 상기 제1측벽산화막은 300℃∼800℃의 기판 온도와 0.1torr∼800torr의 압력하에서 에틸기, 메틸기, 부틸기 또는 프로필기 중에서 선택된 하나와 실리콘을 포함하는 유기화합물, SiH4 또는 Si2H6를 소스물질로 사용하여 형성하는 것을 특징으로 한다.The device isolation method of the present invention for achieving the above object is to form a trench by etching a semiconductor substrate to a predetermined depth, forming a first side wall oxide film using a chemical vapor deposition method on the semiconductor substrate including the trench Forming a second sidewall oxide film at an interface between the first sidewall oxide film and the trench by using a sidewall oxidation process, forming a liner nitride film on the first sidewall oxide film, and on the liner nitride film And forming a gap fill insulating film to fill the trench, wherein the first side wall oxide film is formed by chemical vapor deposition and the second side wall oxide film is formed by thermal oxidation. The two-sided wall oxide film is maintained at a substrate temperature of 650 ° C. to 1000 ° C. in an atmosphere containing O 2 , H 2 or H 2 O, for 10 seconds to 5 seconds. The first side wall oxide film includes one selected from ethyl, methyl, butyl or propyl groups at a substrate temperature of 300 ° C. to 800 ° C. and a pressure of 0.1 tor to 800 tor, and silicon. It is characterized in that formed using an organic compound, SiH 4 or Si 2 H 6 as a source material.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.Hereinafter, the preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. .

도 3a 내지 도 3e는 본 발명의 실시예에 따른 반도체소자의 소자분리 방법을 도시한 공정 단면도이다. 3A through 3E are cross-sectional views illustrating a device isolation method of a semiconductor device in accordance with an embodiment of the present invention.                     

도 3a에 도시된 바와 같이, 반도체기판(31)의 상부에 패드산화막(32)과 패드질화막(33)을 순차적으로 형성한다. 이때, 패드산화막(32)은 패드질화막(33) 증착시 반도체 기판(31)이 받는 스트레스를 완충시켜주기 위한 것으로 100Å∼150Å 두께로 형성하고, 패드질화막(33)은 후속 갭필절연막의 CMP 공정시 연마정지막 역할을 수행함과 동시에 트렌치 형성시 하드마스크 역할을 수행하는 것으로, 500Å∼1000Å 두께로 형성한다. As shown in FIG. 3A, a pad oxide film 32 and a pad nitride film 33 are sequentially formed on the semiconductor substrate 31. In this case, the pad oxide film 32 is formed to have a thickness of 100 kPa to 150 kPa to buffer the stress applied to the semiconductor substrate 31 when the pad nitride film 33 is deposited, and the pad nitride film 33 is formed during the subsequent CMP process of the gap fill insulating film. At the same time to serve as a polishing stop film and to serve as a hard mask when forming the trench, it is formed to a thickness of 500 ~ 1000Å.

다음으로, 패드질화막(33) 상에 감광막을 도포하고 노광 및 현상으로 패터닝하여 소자분리마스크(도시 생략)를 형성하고, 소자분리마스크를 식각배리어로 패드질화막(33)과 패드산화막(32)을 차례로 식각하여 소자분리영역인 트렌치가 형성될 반도체 기판(31) 표면을 노출시킨다. 이어서, 소자분리마스크를 스트립하는데, 이때, 소자분리마스크는 잘 알려진 바와 같이 산소플라즈마를 이용하여 스트립한다.Next, a photoresist film is coated on the pad nitride film 33 and patterned by exposure and development to form a device isolation mask (not shown), and the pad nitride film 33 and the pad oxide film 32 are formed by etching the device isolation mask. Etching is sequentially performed to expose the surface of the semiconductor substrate 31 on which the trench, which is an isolation region, is to be formed. The device isolation mask is then stripped, wherein the device isolation mask is stripped using oxygen plasma, as is well known.

다음으로, 패드질화막(33)을 하드마스크로 이용하여 노출된 반도체 기판(31) 을 소정 깊이로 식각하여 트렌치(34)를 형성한다. Next, the trench 34 is formed by etching the exposed semiconductor substrate 31 to a predetermined depth by using the pad nitride film 33 as a hard mask.

도 3b에 도시된 바와 같이, 트렌치(34)를 포함한 전면에 화학기상증착방식, 바람직하게는 LPCVD(Low Pressure Chemical Vapor Deposition) 방식을 이용하여 제1측벽산화막(35a)을 증착한다.As shown in FIG. 3B, the first sidewall oxide layer 35a is deposited on the entire surface including the trench 34 by using a chemical vapor deposition method, preferably a low pressure chemical vapor deposition (LPCVD) method.

이때, 제1측벽산화막(35a)은 300℃∼900℃의 기판 온도와 0.1torr∼800torr의 압력하에서 에틸기(Ethyl), 메틸기(Methyl), 부틸기(Buthyl), 프로필기(Prophyl) 중에서 선택된 하나와 실리콘을 포함하는 유기화합물(통상적으로 '프리 커서'라고 약칭함), SiH4, Si2H6 또는 SiCl2H2를 소스물질로 사용하여 10Å∼50Å 두께로 증착한다.At this time, the first side wall oxide film 35a is one selected from ethyl, methyl, butyl and propyl under a substrate temperature of 300 ° C. to 900 ° C. and a pressure of 0.1 tor to 800 tor. Organic compounds containing silicon and silicon (commonly abbreviated as 'free cursor'), SiH 4 , Si 2 H 6 or SiCl 2 H 2 are deposited to a thickness of 10Å to 50Å using a source material.

한편, 제1측벽산화막(35a)을 증착하기 전에 트렌치(34) 표면을 불산(HF)을 포함하는 케미컬로 세정처리하여 제1측벽산화막(35a)의 증착 특성을 좋게 한다.On the other hand, before depositing the first sidewall oxide film 35a, the surface of the trench 34 is cleaned with a chemical containing hydrofluoric acid (HF) to improve the deposition characteristics of the first sidewall oxide film 35a.

도 3c에 도시된 바와 같이, 스팀(Steam) 분위기에서 열산화 공정을 진행하여 트렌치(34) 표면을 산화시킨다. 즉, 열처리를 통해 제1측벽산화막(35a) 중의 산소확산을 유도하여 트렌치(34) 표면을 산화시킨다.As shown in FIG. 3C, the surface of the trench 34 is oxidized by performing a thermal oxidation process in a steam atmosphere. That is, the surface of the trench 34 is oxidized by inducing oxygen diffusion in the first sidewall oxide film 35a through heat treatment.

이와 같은 열산화 공정을 통해 트렌치(34)와 제1측벽산화막(35a) 사이의 계면에 제2측벽산화막(35b)이 형성된다.Through the thermal oxidation process, the second side wall oxide film 35b is formed at the interface between the trench 34 and the first side wall oxide film 35a.

위와 같은 제2측벽산화막(35b)을 형성하기 위한 스팀 분위기의 열산화 공정은 제1측벽산화막(35a)과 트렌치(34) 표면 사이의 계면을 재산화(Reoxidation)시켜 계면 결함을 제거한다. 특히, 스팀 분위기로 인해 막밀도가 낮은 제1측벽산화막(35a)의 막질이 치밀해져 제2측벽산화막(35b)과 동일 수준으로 개선된다.The thermal oxidation process of the steam atmosphere for forming the second sidewall oxide film 35b as described above reoxidizes the interface between the first sidewall oxide film 35a and the surface of the trench 34 to remove the interface defect. In particular, due to the steam atmosphere, the film quality of the first sidewall oxide film 35a having a low film density is dense and improved to the same level as the second sidewall oxide film 35b.

상기 제2측벽산화막(35b)을 형성하기 위한 열산화 공정은, H2O 단독 또는 O2와 H2 의 혼합가스 분위기에서 기판온도를 650℃∼1000℃으로 유지하여 10초∼500분동안 열처리한다. 여기서, O2와 H2 의 혼합가스는 O2 사용시 산화분위기의 선택성을 요구하는 경우로서, H2O 단독을 사용하는 경우와 효과가 동일하다.In the thermal oxidation process for forming the second sidewall oxide film 35b, the heat treatment is performed for 10 seconds to 500 minutes while maintaining the substrate temperature at 650 ° C. to 1000 ° C. in H 2 O alone or a mixed gas atmosphere of O 2 and H 2 . do. Here, the mixed gas of O 2 and H 2 requires the selectivity of the oxidation atmosphere when using O 2 , and the effect is the same as using H 2 O alone.

한편, 리프레시 특성 개선을 위해 라이너질화막이 도입되므로 제1측벽산화막 (35a)과 제2측벽산화막(35b)의 총 두께는 20Å∼50Å 범위가 바람직하다.On the other hand, since the liner nitride film is introduced to improve the refresh characteristics, the total thickness of the first side wall oxide film 35a and the second side wall oxide film 35b is preferably in the range of 20 kPa to 50 kPa.

전술한 바와 같이, 제1측벽산화막(35a) 아래에 제2측벽산화막(35b)을 형성해주므로 열산화 공정을 통해 형성되는 제2측벽산화막(35b)의 두께를 두껍게 하지 않고서도 충분히 요구되는 측벽산화막 두께를 확보할 수 있다. 또한, 제2측벽산화막(35b)을 형성하기 위한 열산화 공정시에 제1측벽산화막(35a)의 치밀화를 동시에 구현하므로 제1측벽산화막(35a)의 치밀화를 위한 별도의 열처리 공정을 생략할 수 있다.As described above, since the second side wall oxide film 35b is formed under the first side wall oxide film 35a, the side wall oxide film sufficiently required without thickening the thickness of the second side wall oxide film 35b formed through the thermal oxidation process. The thickness can be secured. In addition, since the densification of the first side wall oxide layer 35a is simultaneously realized during the thermal oxidation process for forming the second side wall oxide layer 35b, a separate heat treatment process for densification of the first side wall oxide layer 35a can be omitted. have.

도 3d에 도시된 바와 같이, 제1측벽산화막(35a) 상에 라이너질화막(36)을 형성한다. 이때, 라이너질화막(36)은 화학기상증착(CVD) 방식을 이용하여 증착한다.As shown in FIG. 3D, a liner nitride film 36 is formed on the first side wall oxide film 35a. At this time, the liner nitride film 36 is deposited using chemical vapor deposition (CVD).

다음으로, 라이너질화막(36) 상에 트렌치(34)를 갭필할 때까지 갭필절연막(37)을 형성한다. 이때, 갭필절연막(37)은 고밀도플라즈마 방식을 이용한 실리콘산화막으로 증착한다. Next, the gap fill insulating film 37 is formed on the liner nitride film 36 until the trench 34 is gap filled. At this time, the gap fill insulating film 37 is deposited by a silicon oxide film using a high density plasma method.

갭필절연막(37)의 증착 공정에 대해 자세히 살펴보기로 한다. 일반적으로, 고밀도플라즈마 방식의 증착 공정은 웨이퍼 로딩스텝, 플라즈마 히팅 스텝, 증착스텝 및 웨이퍼 언로딩 스텝의 순서로 진행된다.The deposition process of the gap fill insulating layer 37 will be described in detail. In general, the high density plasma deposition process proceeds in the order of a wafer loading step, a plasma heating step, a deposition step and a wafer unloading step.

먼저, 라이너질화막(36)이 형성된 웨이퍼를 챔버 내부로 로딩시킨 후, 플라즈마히팅스텝을 진행한다. 여기서, 플라즈마히팅스텝은 막이 갭필될 예정 온도로 웨이퍼의 온도를 가열시키기 위한 것이며, 이와 같이 웨이퍼를 플라즈마를 이용하여 가열시켜주므로써 갭필산화막의 우수한 갭필능력을 구현할 수 있는 증착온도를 확보한다. First, the wafer on which the liner nitride film 36 is formed is loaded into the chamber, and then a plasma heating step is performed. Here, the plasma heating step is for heating the temperature of the wafer to a predetermined temperature at which the film is to be gap-filled, and thus, by heating the wafer using plasma, a deposition temperature capable of realizing an excellent gap fill capability of the gap-fill oxide film is ensured.                     

상기한 플라즈마 히팅스텝은 N2 또는 NH3 중에서 선택된 질소를 포함하는 가스분위기를 이용한 플라즈마를 발생시켜 진행하는데, 히팅시간은 10초∼200초 범위로 하고, N2 또는 NH3 유량은 1sccm∼1000sccm으로 하며, 플라즈마 생성 및 유지를 위해 ICP 또는 TCP 소스에 1kHz∼10GHz의 주파수를 가지는 1000W∼10000W의 소스파워를 이용하고, 웨이퍼에 인가되는 바이어스 파워를 0W∼5000W 범위로 사용한다.The plasma heating step proceeds by generating a plasma using a gas atmosphere containing nitrogen selected from N 2 or NH 3 , and the heating time is in the range of 10 seconds to 200 seconds, and the N 2 or NH 3 flow rate is 1 sccm to 1000 sccm. In order to generate and maintain a plasma, a source power of 1000 W to 10000 W having a frequency of 1 kHz to 10 GHz is used for an ICP or TCP source, and a bias power applied to a wafer is used in a range of 0 W to 5000 W.

위와 같이, 질소를 포함하는 가스분위기를 이용한 플라즈마로 히팅스텝을 진행하면, 산소플라즈마를 이용하는 경우에 비해 라이너질화막(36)이 손상되는 것을 방지할 수 있고, 라이너질화막(36) 위에 라이너산화막을 도입하지 않아도 된다.As described above, when the heating step is performed in a plasma using a gas atmosphere containing nitrogen, the liner nitride film 36 can be prevented from being damaged as compared with the case of using an oxygen plasma, and a liner oxide film is introduced on the liner nitride film 36. You do not have to do.

다음으로, 상기한 플라즈마히팅스텝후에, 갭필절연막의 증착스텝을 진행한다. 갭필절연막은 실리콘산화막(Silicon oxide)으로 증착하는데, 고밀도플라즈마 방식을 이용한 실리콘산화막의 증착스텝은 잘 알려진 바와 같이 스퍼터링스텝(sputtering step)과 증착스텝(deposition step)으로 구성된다.Next, after the plasma heating step described above, the deposition step of the gap fill insulating film is performed. The gap fill insulating film is deposited using a silicon oxide film. The deposition step of the silicon oxide film using a high density plasma method is composed of a sputtering step and a deposition step, as is well known.

예컨대, 챔버 내부의 압력을 0.001mtorr∼100mtorr로 유지하고, 1㎑∼10㎓의 범위로 발생시킨 플라즈마를 이용하여 스퍼터링스텝을 진행하고, 1㎑∼10㎓의 범위를 갖는 바이어스 파워를 공급하여 시스전압(sheath voltage)을 조절하여 스퍼터링을 조절한 후, 실란(SiH4) 또는 TEOS 중에서 선택된 실리콘소스가스와 O2, O3 , N2O 또는 NO2 중에서 선택된 산소 소스가스를 주입하여 실리콘산화막(Silicon oxide)을 증착한다.For example, the pressure inside the chamber is maintained at 0.001 mtorr to 100 mtorr, the sputtering step is performed using a plasma generated in the range of 1 kPa to 10 kPa, and a bias power having a range of 1 kPa to 10 kPa is supplied to the system. After controlling the sputtering by controlling the voltage (sheath voltage), a silicon oxide film (SiH 4 ) or a silicon source gas selected from TEOS and an oxygen source gas selected from O 2 , O 3 , N 2 O or NO 2 are injected. Silicon oxide).

상기한 바와 같이 일련의 공정에 의해 갭필절연막(37)을 증착한 후에, 웨이 퍼를 챔버 밖으로 빼내는 웨이퍼 언로딩 스텝을 진행한다.As described above, after the gap fill insulating film 37 is deposited by a series of steps, the wafer unloading step of removing the wafer out of the chamber is performed.

위와 같이, 갭필절연막(37)을 증착한 후에는, 갭필절연막(37)의 치밀화를 위해 열처리 공정을 진행한다. 이때, 열처리 공정은 O2, N2, O3, N2 O 또는 H2/O2의 혼합가스 분위기에서 퍼니스열처리(furnace annealing)하거나 급속열처리(Rapid Thermal Process)한다. 예컨대, 퍼니스열처리는 300℃∼1200℃로 5분∼10분동안 진행하고, 급속열처리는 600 ℃∼1000℃의 온도로 1초∼10초동안 진행한다.As described above, after the gap fill insulating film 37 is deposited, a heat treatment process is performed to densify the gap fill insulating film 37. At this time, the heat treatment process is furnace annealing or rapid thermal treatment in a mixed gas atmosphere of O 2 , N 2 , O 3 , N 2 O or H 2 / O 2 . For example, the furnace heat treatment proceeds for 5 minutes to 10 minutes at 300 ° C to 1200 ° C, and the rapid heat treatment proceeds for 1 second to 10 seconds at a temperature of 600 ° C to 1000 ° C.

도 3e에 도시된 바와 같이, 패드질화막(33)을 연마정지막으로 이용한 CMP 공정을 진행하여 갭필절연막(37)을 평탄화시킨 후, 패드질화막(33)과 패드산화막(32)을 선택적으로 제거하여 STI 공정을 완료한다.As shown in FIG. 3E, after the CMP process using the pad nitride film 33 as the polishing stop film to planarize the gap fill insulating film 37, the pad nitride film 33 and the pad oxide film 32 are selectively removed. Complete the STI process.

여기서, 패드질화막(33)은 인산(H3PO4) 용액을 이용하여 제거하고, 패드산화막(32)을 불산(HF) 용액을 이용하여 제거한다.Here, the pad nitride film 33 is removed using a phosphoric acid (H 3 PO 4 ) solution, and the pad oxide film 32 is removed using a hydrofluoric acid (HF) solution.

위와 같은 패드산화막(32) 제거시에, 제1측벽산화막(35a) 및 갭필절연막(37)이 동시에 제거되는데, 이때, 제1측벽산화막(35a)의 막밀도가 주변의 제1측벽산화막(35a), 패드산화막(32) 및 갭필절연막(37)과 동일 수준을 갖기 때문에 식각속도가 동일하다. 따라서, LPCVD 방식으로 증착한 제1측벽산화막(35a)의 식각손실이 최소화된다.At the time of removing the pad oxide film 32 as described above, the first side wall oxide film 35a and the gap fill insulating film 37 are simultaneously removed, wherein the film density of the first side wall oxide film 35a is around the first side wall oxide film 35a. ), Since the pad oxide film 32 and the gap fill insulating film 37 have the same level, the etching speed is the same. Therefore, the etching loss of the first side wall oxide film 35a deposited by the LPCVD method is minimized.

전술한 실시예에 따르면, 측벽산화공정에 의한 제2측벽산화막(35b)과 화학기상증착방식에 의한 제1측벽산화막(35a)으로 형성해주어 트렌치(34)와 라이너질화막(36)간 거리를 충분히 확보할 수 있으므로, 핫캐리어 열화 및 활성영역의 손실을 동시에 방지할 수 있다. 이로써 동일 디자인룰에서의 활성영역의 폭을 확보하기가 용이하다.According to the above-described embodiment, the second side wall oxide film 35b by the sidewall oxidation process and the first side wall oxide film 35a by the chemical vapor deposition method are formed to sufficiently space the distance between the trench 34 and the liner nitride film 36. Since it can ensure, deterioration of a hot carrier and a loss of an active area can be prevented simultaneously. This makes it easy to secure the width of the active area in the same design rule.

그리고, 제2측벽산화막(35b)을 형성하기 위한 열산화 공정을 통해 화학기상증착방식에 의한 제1측벽산화막(35a)의 치밀화를 동시에 얻을 수 있다. 즉, 열산화 공정을 통해 형성한 제2측벽산화막(35b)과 화학기상증착방식을 통해 형성한 제1측벽산화막(35a) 사이의 막 밀도를 동일하게 해주어, 후속 습식케미컬에서의 세정 공정시 제1측벽산화막(35a)의 식각손실을 최소화시킬 수 있다.Further, densification of the first sidewall oxide film 35a by chemical vapor deposition can be simultaneously performed through a thermal oxidation process for forming the second sidewall oxide film 35b. That is, the film density between the second side wall oxide film 35b formed through the thermal oxidation process and the first side wall oxide film 35a formed through the chemical vapor deposition method is equalized, so that the cleaning process is performed in the subsequent wet chemical process. The etching loss of the one side wall oxide layer 35a can be minimized.

그리고, 화학기상증착방식에 의한 제1측벽산화막(35a)을 형성한 후에 열산화공정을 통해 제2측벽산화막(35b)을 형성하므로써, 열산화 공정시에 웨이퍼의 전영역에서 측벽산화막의 두께가 서로 다르게 형성되는 로딩효과(Loading effect)를 감소시킨다.After the first sidewall oxide film 35a is formed by the chemical vapor deposition method, the second sidewall oxide film 35b is formed through the thermal oxidation process, so that the thickness of the sidewall oxide film is increased in the entire region of the wafer during the thermal oxidation process. It reduces the loading effect that is formed differently.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, it will be understood by those of ordinary skill in the art that various embodiments are possible within the scope of the technical idea of the present invention.

상술한 본 발명은 화학기상증착방식과 열산화 방식을 이용하여 측벽산화막을 형성하므로써 활성영역의 폭을 확보하기 위한 패터닝 마진을 증가시킬 수 있는 효과가 있다. The present invention described above has the effect of increasing the patterning margin for securing the width of the active region by forming the sidewall oxide film using the chemical vapor deposition method and the thermal oxidation method.                     

또한, 본 발명은 열산화 공정을 통해 형성한 측벽산화막과 화학기상증착방식을 통해 형성한 제1측벽산화막 사이의 막 밀도를 동일하게 해주므로써, 인버젼 시작 전압의 균일도 저하 및 바디효과 변화를 방지하여 트랜지스터의 특성을 향상시킬 수 있는 효과가 있다.In addition, the present invention by equalizing the film density between the side wall oxide film formed through the thermal oxidation process and the first side wall oxide film formed through the chemical vapor deposition method, thereby preventing the uniformity of the inversion start voltage and the body effect change Therefore, there is an effect of improving the characteristics of the transistor.

Claims (6)

반도체 기판을 소정 깊이로 식각하여 트렌치를 형성하는 단계;Etching the semiconductor substrate to a predetermined depth to form a trench; 상기 트렌치를 포함한 상기 반도체 기판 상부에 화학기상증착방식을 이용하여 제1측벽산화막을 형성하는 단계;Forming a first sidewall oxide layer on the semiconductor substrate including the trench by using a chemical vapor deposition method; 상기 제1측벽산화막과 상기 트렌치 사이의 계면에 측벽산화공정을 이용하여 제2측벽산화막을 형성하는 단계;Forming a second sidewall oxide film at an interface between the first sidewall oxide film and the trench by using a sidewall oxidation process; 상기 제1측벽산화막 상에 라이너질화막을 형성하는 단계; 및Forming a liner nitride film on the first sidewall oxide film; And 상기 라이너질화막 상에 상기 트렌치를 매립하도록 갭필절연막을 형성하는 단계Forming a gap fill insulating layer to fill the trench on the liner nitride layer 를 포함하는 반도체소자의 소자분리 방법.Device isolation method of a semiconductor device comprising a. 제1항에 있어서,The method of claim 1, 상기 화학기상증착방식은 LPCVD 방식을 포함하고, 상기 측벽산화공정은 열산화 방식을 포함하는 것을 특징으로 하는 반도체소자의 소자분리 방법.The chemical vapor deposition method includes an LPCVD method, and the sidewall oxidation process comprises a thermal oxidation method. 제2항에 있어서,The method of claim 2, 상기 제2측벽산화막은,The second side wall oxide film, O2와 H2의 혼합가스 또는 H2O를 포함하는 분위기에서 기판온도를 650℃∼1000℃으로 유지하여 10초∼500분동안 열처리하여 형성하는 것을 특징으로 하는 반도체소자의 소자분리 방법.A device isolation method for a semiconductor device, characterized in that the substrate is maintained at 650 ° C to 1000 ° C for 10 seconds to 500 minutes in an atmosphere containing a mixed gas of O 2 and H 2 or H 2 O. 제2항에 있어서,The method of claim 2, 상기 제1측벽산화막은,The first side wall oxide film, 300℃∼900℃의 기판 온도와 0.1torr∼800torr의 압력하에서 에틸기, 메틸기, 부틸기 또는 프로필기 중에서 선택된 하나와 실리콘을 포함하는 유기화합물, SiH4, Si2H6 또는 SiCl2H2를 소스물질로 사용하여 형성하는 것을 특징으로 하는 반도체소자의 소자분리 방법.Source of SiH 4 , Si 2 H 6 or SiCl 2 H 2 containing silicon and one selected from ethyl, methyl, butyl or propyl groups at a substrate temperature of 300 ° C. to 900 ° C. and a pressure of 0.1 tor to 800 tor. Device separation method of a semiconductor device, characterized in that formed using a material. 제1항에 있어서,The method of claim 1, 상기 제1측벽산화막을 형성하기 전에,Before forming the first side wall oxide film, 불산을 포함하는 케미컬로 세정처리하는 것을 특징으로 하는 반도체소자의 소자분리 방법.A device separation method for a semiconductor device, characterized in that the cleaning treatment with a chemical containing hydrofluoric acid. 제1항에 있어서,The method of claim 1, 상기 제1측벽산화막은, 10Å∼50Å 두께로 형성하는 것을 특징으로 하는 반도체소자의 소자분리 방법.And the first sidewall oxide film is formed in a thickness of 10 GPa to 50 GPa.
KR1020040060535A 2004-07-30 2004-07-30 Method for isolation in semiconductor device KR101025730B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040060535A KR101025730B1 (en) 2004-07-30 2004-07-30 Method for isolation in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040060535A KR101025730B1 (en) 2004-07-30 2004-07-30 Method for isolation in semiconductor device

Publications (2)

Publication Number Publication Date
KR20060011611A KR20060011611A (en) 2006-02-03
KR101025730B1 true KR101025730B1 (en) 2011-04-04

Family

ID=37121634

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040060535A KR101025730B1 (en) 2004-07-30 2004-07-30 Method for isolation in semiconductor device

Country Status (1)

Country Link
KR (1) KR101025730B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100932133B1 (en) * 2007-12-27 2009-12-16 주식회사 동부하이텍 Manufacturing Method of Semiconductor Device
KR102001597B1 (en) * 2012-12-11 2019-07-19 에스케이하이닉스 주식회사 Semiconductor device and method for fabricating the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040051305A (en) * 2002-12-12 2004-06-18 주식회사 하이닉스반도체 Method of forming an isolation layer in a semiconductor device
KR20040057615A (en) * 2002-12-26 2004-07-02 주식회사 하이닉스반도체 Method for forming isolation layer of semiconductor device
KR20040059427A (en) * 2002-12-30 2004-07-05 주식회사 하이닉스반도체 Method for fabricating transistor
KR20040065030A (en) * 2003-01-13 2004-07-21 주식회사 하이닉스반도체 Method for forming Shallow Trench Isolation in semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040051305A (en) * 2002-12-12 2004-06-18 주식회사 하이닉스반도체 Method of forming an isolation layer in a semiconductor device
KR20040057615A (en) * 2002-12-26 2004-07-02 주식회사 하이닉스반도체 Method for forming isolation layer of semiconductor device
KR20040059427A (en) * 2002-12-30 2004-07-05 주식회사 하이닉스반도체 Method for fabricating transistor
KR20040065030A (en) * 2003-01-13 2004-07-21 주식회사 하이닉스반도체 Method for forming Shallow Trench Isolation in semiconductor device

Also Published As

Publication number Publication date
KR20060011611A (en) 2006-02-03

Similar Documents

Publication Publication Date Title
US6261921B1 (en) Method of forming shallow trench isolation structure
KR20010058498A (en) Method of forming trench type isolation layer in semiconductor device
KR100541680B1 (en) Method for forming isolation layer of semiconductor device
US7018905B1 (en) Method of forming isolation film in semiconductor device
KR100599437B1 (en) Method for isolation in semiconductor device
KR101025730B1 (en) Method for isolation in semiconductor device
US20120220130A1 (en) Method for fabricating semiconductor device
KR100842749B1 (en) Method for fabricating trench isolation in semicondutor device
KR100792354B1 (en) A method of forming trench isolation layer in semiconductor device
KR20040036858A (en) Method for forming isolation layer in semiconductor device
KR100533966B1 (en) Isolation by trench type and method for manufacturing the same
KR100363699B1 (en) Method for forming semiconductor device
KR20040059445A (en) Method for forming trench type isolation layer in semiconductor device
KR100691016B1 (en) Method for forming isolation layer of semiconductor device
KR100905997B1 (en) Method for forming trench type isolation layer in semiconductor device
KR100678481B1 (en) Trench isolation method of semiconductor device
KR100376875B1 (en) Method for forming isolation layer in semiconductor device
KR100924544B1 (en) Method for forming isolation layer of semiconductor device
KR100842904B1 (en) Method for forming isolation layer of semiconductor device
KR100876874B1 (en) Device Separating Method of Semiconductor Device
KR20050003009A (en) Method for forming trench type isolation layer in semiconductor device
KR100548573B1 (en) Method for forming element isolating layer by partial oxidation process
KR20040059439A (en) Method for forming trench type isolation layer in semiconductor device
KR20000044881A (en) Method for forming shallow trench isolation of semiconductor device
KR100619395B1 (en) Method for fabricating the semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee