KR100363699B1 - Method for forming semiconductor device - Google Patents
Method for forming semiconductor device Download PDFInfo
- Publication number
- KR100363699B1 KR100363699B1 KR1019990068092A KR19990068092A KR100363699B1 KR 100363699 B1 KR100363699 B1 KR 100363699B1 KR 1019990068092 A KR1019990068092 A KR 1019990068092A KR 19990068092 A KR19990068092 A KR 19990068092A KR 100363699 B1 KR100363699 B1 KR 100363699B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- manufacturing
- semiconductor device
- trench
- oxygen
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
- H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
- H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
- H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
Abstract
본 발명은 반도체장치의 제조방법에 관한 것으로서, 특히 이 방법은 급속 열처리 방식을 이용하여 급속 승온에 의한 고온과 저압 분위기에서 산소와 수소 가스를 동시에 주입하여 실리콘 표면을 균일하게 산화시킬 수 있으며 이 방법을 트렌치 소자분리막 제조 방법에 적용하면, 트렌치 측벽의 식각 손상된 실리콘을 제거하기 위한 희생 산화막 및 라이너 산화막 제조 공정시 트렌치 측벽과 바닥의 산화막 두께를 균일하게 함으로써 활성 영역의 손실을 최소화하여 소자의 동작 마진을 확보할 수 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and in particular, this method can inject oxygen and hydrogen gas simultaneously in a high temperature and low pressure atmosphere by rapid temperature increase using a rapid heat treatment method to uniformly oxidize a silicon surface. Is applied to the trench isolation layer manufacturing method, sacrificial oxide and liner oxide to remove the etch damaged silicon of the trench sidewalls during the manufacturing process to uniform thickness of the trench sidewalls and the bottom oxide layer to minimize the loss of the active region device operation margin Can be secured.
Description
본 발명은 반도체장치의 제조방법에 관한 것으로서, 특히 고온 건식산화 공정과 저온 습식 산화 공정에 의해 발생되는 불균일한 산화막에 의한 반도체소자의 수율 저하를 개선시킬 수 있는 기술이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and in particular, a technique capable of improving the yield reduction of a semiconductor device due to a nonuniform oxide film generated by a high temperature dry oxidation process and a low temperature wet oxidation process.
최근 반도체장치의 제조기술의 발달과 메모리소자의 응용분야가 확장되어 감에 따라 대용량의 메모리소자의 개발이 진척되고 있는데, 이러한 메모리소자의 대용량화는 각 세대마다 2배로 진행하는 미세공정기술을 기본으로 한 메모리셀 연구에 의해 추진되어 오고 있다. 특히 소자간을 분리하는 소자분리막의 축소는 메모리소자의 미세화 기술에 있어서 중요한 항목중의 하나로 대두되고 있다.Recently, as the development of semiconductor device manufacturing technology and the application of memory devices have been expanded, the development of large-capacity memory devices has been progressed. It has been promoted by a memory cell study. In particular, the reduction of the device isolation film that separates the devices has emerged as one of the important items in the technology of miniaturization of memory devices.
종래의 소자분리기술로는 반도체기판상에 두꺼운 산화막을 선택적으로 성장시켜 소자분리막을 형성하는 로커스(LOCal Oxidation of Silicon: 이하 LOCOS라 함) 기술이 최근까지 주종을 이루었다. 그러나, 상기 LOCOS 기술은 소자분리막의 측면확산 및 버즈비크(bird's beak)에 의해 소자분리영역의 폭을 감소시킬 수 없었다. 따라서, 소자설계치수가 서브미크론(submicron) 이하로 줄어드는 대용량의 메모리소자에 있어서는 LOCOS 기술의 적용이 불가능하기 때문에 새로운 소자분리 기술이 필요하게 되었다.Conventional device isolation technology has mainly been a LOCal Oxidation of Silicon (LOCOS) technology to selectively grow a thick oxide film on the semiconductor substrate to form a device isolation film. However, the LOCOS technique cannot reduce the width of the device isolation region due to side diffusion and bird's beak of the device isolation layer. Therefore, the LOCOS technology cannot be applied to a large-capacity memory device whose device design dimension is reduced to submicron or less, so a new device isolation technology is required.
이에 따라, 새로운 소자분리기술의 필요성과 식각(etching) 기술의 발달로 반도체기판에 폭 0.2㎛이하, 깊이가 수천 내지 수만 Å 정도의 트렌치를 형성하여소자간을 전기적으로 분리할 수 있는 트렌치(trench) 구조의 소자분리 기술이 나오게 되었다. 이 트렌치를 이용한 소자분리기술은 종래의 LOCOS 기술에 비해 80%에 가까운 소자분리영역의 축소가 가능해졌다.Accordingly, a trench capable of electrically separating devices by forming trenches having a width of 0.2 μm or less and a depth of several thousand to tens of thousands in the semiconductor substrate due to the necessity of a new device isolation technology and the development of etching technology. Device isolation technology with The device isolation technology using this trench can reduce the device isolation region by nearly 80% compared to the conventional LOCOS technology.
더욱이, 최근에는 웨이퍼기판에 가해지는 스트레스를 크게 줄이면서 트렌치 소자분리막의 문제점을 개선한 STI(Shallow Trench Isolation) 공정이 등장하게 되었다. 즉, STI 공정은 반도체기판에 일정한 깊이를 갖는 트렌치를 형성하고 이 트렌치에 화학기상증착법으로 산화막을 증착하고서 화학적기계적연마(Chemical Mechanical Polishing) 공정으로 불필요한 산화막을 식각하여 소자분리막을 형성하는 기술이다.Moreover, recently, the STI (Shallow Trench Isolation) process, which greatly reduces the stress applied to the wafer substrate and improves the problem of the trench isolation layer, has emerged. In other words, the STI process is a technique of forming a device isolation film by forming a trench having a predetermined depth in the semiconductor substrate, depositing an oxide film on the trench by chemical vapor deposition, and etching an unnecessary oxide film by a chemical mechanical polishing process.
그러나, STI 공정은 접합 누설 전류 특성이 양호해지도록 트렌치 내부면에 존재하는 식각 손상을 제거해야만 한다. 기판내의 트렌치 식각시 발생되는 손상을 보상하면서 안정적인 식각 표면과 소자 분리막간 계면의 프로파일을 얻기 위해서는 대개 두 번의 고온 산화 공정을 실시하게 한다. 즉, 1차로 산화 공정을 실시하여 기판의 트렌치에 희생 산화막을 형성하고 이를 제거한 후에 다시 2차로 산화 공정을 실시하여 측벽 산화막을 형성하여 트렌치 내부의 기판 표면에 있는 식각 손상을 보상해준다.However, the STI process must remove the etch damage present on the inner surface of the trench to improve the junction leakage current characteristics. In order to compensate for the damage generated during the trench etching in the substrate and to obtain a profile of the interface between the etching surface and the device isolation layer, two high temperature oxidation processes are usually performed. That is, the sacrificial oxide film is formed in the trench of the substrate by first oxidizing and removing the sacrificial oxide film, and then the second oxidation process is performed again to form the sidewall oxide film to compensate for the etching damage on the substrate surface inside the trench.
도 1은 종래 기술에 의한 STI형 소자분리막 구조를 나타낸 단면도로서, 이를 참조하면 종래 STI형 소자분리막 제조 공정은 다음과 같다.1 is a cross-sectional view illustrating a structure of an STI type isolation layer according to the prior art. Referring to this, a conventional STI type isolation layer manufacturing process is as follows.
반도체기판으로서 실리콘기판(10) 상부에 패드산화막(12)을 형성하고, 그 위에 패드 질화막(14)을 적층한다. 소자분리 마스크를 이용한 사진 및 식각 공정으로 패드 질화막(14) 및 패드 산화막(12)을 패터닝하고 패터닝된 막에 의해 노출된 기판을 선택 식각하여 소정 깊이까지 트렌치를 형성한다. 그리고, 상술한 바와 같이, 트렌치 식각 손상을 보상하기 위하여 희생 산화막(16)을 150∼200Å정도 성장시킨 후에 성장된 희생 산화막을 제거한다. 그 다음, 다시 산화 공정을 실시하여 트렌치 내부에 라이너 산화막(18)을 150∼200Å정도 성장시킨다. 그리고, 트렌치 내부를 갭필 산화막(20)으로 완전히 매립하고 패드 질화막을 식각 정지막으로 삼아 화학적 기계적 연마공정으로 갭필 산화막(20)을 평탄화한 후에 남아 있는 질화막(14)을 제거하여 STI형 소자분리막을 형성한다.The pad oxide film 12 is formed on the silicon substrate 10 as a semiconductor substrate, and the pad nitride film 14 is laminated thereon. The pad nitride layer 14 and the pad oxide layer 12 are patterned by a photolithography and an etching process using a device isolation mask, and the substrate exposed by the patterned layer is selectively etched to form trenches up to a predetermined depth. As described above, in order to compensate for the trench etch damage, the sacrificial oxide film 16 is grown by about 150 to 200 microseconds and then the grown sacrificial oxide film is removed. Then, an oxidation process is performed again to grow the liner oxide film 18 in the trench at about 150 to 200 kPa. Then, the trench is completely filled with the gapfill oxide film 20, and the pad nitride film is used as an etch stop film, and the nitride film 14 remaining after the planarization of the gapfill oxide film 20 is removed by a chemical mechanical polishing process to remove the STI device isolation film. Form.
도 2a 및 도 2b는 통상의 STI 소자분리막 제조 공정시 발생되는 트렌치 부위의 불량을 나타낸 단면도들로서, 도 1의 A는 트렌치 모서리 부분을 확대한 것이다.2A and 2B are cross-sectional views illustrating defects in trench portions generated in a conventional STI device manufacturing process, and FIG. 1A is an enlarged view of a trench corner portion.
STI 소자분리막에 자주 이용되고 있는 희생 산화막과 라이너 산화막은 그 산화 공정 조건에 따라 트렌치 불량 또는 불균일한 성장을 하게 된다. 대개 희생 산화막과 라이너 산화막은 퍼니스에서 산소 분자(O)에 의한 건식 산화 또는 수분(H2O)에 의한 습식 산화 공정에 의해 형성되는데, 트렌치 측벽 부위의 산화막(16,18)이 트렌치 바닥보다 더 두껍게 형성되어 실리콘 기판에서의 응력이 발생하게 된다. 이로 인해, 소오스/드레인 영역에서 실리콘 기판으로의 누설 전류를 증가시킨다. 라이너 산화막 제조시 발생하는 응력은 트렌치 상부의 모서리 라운딩, 트렌치 하부의 모서리 라운딩, 모서리의 날카로운 경사(facet) 형성, 및 트렌치 바닥에서의 산화막 균일도와 층 덮힘 상태에 기인한다.The sacrificial oxide film and the liner oxide film which are frequently used in the STI device isolation film have poor trenches or uneven growth depending on the oxidation process conditions. Usually the sacrificial oxide and liner oxide are formed in the furnace by dry oxidation by oxygen molecules (O) or wet oxidation by moisture (H 2 O), where oxides (16, 18) in the trench sidewalls are more than the trench bottom. It is formed thick and causes stress in the silicon substrate. This increases the leakage current to the silicon substrate in the source / drain regions. The stresses generated in the production of liner oxides are due to the corner rounding at the top of the trench, the corner rounding at the bottom of the trench, the formation of sharp facets at the corners, and the oxide uniformity and layer covering at the bottom of the trench.
도 2a를 참조하면, 1000℃이하, 예컨대 900℃의 퍼니스(furnace)에서 습식산화 공정으로 희생산화막 및 라이너 산화막을 형성할 경우 트렌치 바닥의 산화막 두께가 상대적으로 얇아지고 트렌치 상부 모서리 부분의 모양은 날카로와져서 게이트 산화막 및 누설 전류 특성이 열화된다.Referring to FIG. 2A, when the sacrificial oxide and the liner oxide are formed by a wet oxidation process in a furnace at 1000 ° C. or less, for example, 900 ° C., the oxide thickness of the trench bottom is relatively thin and the shape of the trench upper edge is sharp. As a result, the gate oxide film and the leakage current characteristics deteriorate.
도 2b를 참조하면, 1000℃이상, 예컨대 1100℃의 퍼니스에서 건식 산화 공정으로 희생산화막 및 라이너 산화막을 형성할 경우 트렌치 바닥 모서리에서 경사면(f)이 형성되어 후속 공정에서 결함을 발생한다.Referring to FIG. 2B, when the sacrificial oxide film and the liner oxide film are formed by a dry oxidation process in a furnace of 1000 ° C. or higher, for example, 1100 ° C., an inclined surface f is formed at the bottom edge of the trench to generate defects in a subsequent process.
이로 인해, 고온 건식 산화 또는 저온 습식 산화 공정으로 트렌치 부위에 산화막을 성장시킬 경우 측벽의 실리콘이 더 많이 손실(즉, 산화)되어 소자가 형성되어야 할 기판의 활성 영역이 좁아지게 되고, 이를 방지하고자 패드 산화막의 두께를 증가시킬 경우 활성 영역의 표면 특성을 열화시키는 역할을 하기 때문에 결국 충분한 활성 영역을 확보하지 못하여 소자의 전기적 특성을 저하시키게 된다.As a result, when the oxide film is grown in the trench region by a high temperature dry oxidation process or a low temperature wet oxidation process, more silicon is lost in the sidewall (ie, oxidation), thereby narrowing the active area of the substrate on which the device is to be formed. Increasing the thickness of the pad oxide film plays a role of deteriorating the surface characteristics of the active region, thereby failing to secure sufficient active region, thereby lowering the electrical characteristics of the device.
본 발명의 목적은 상기 종래기술의 문제점을 해결하기 위하여 급속 열처리 방식을 이용하여 급속 승온에 의한 고온과 저압 분위기에서 산소와 수소 가스를 동시에 주입하여 실리콘 표면을 균일하게 산화시킬 수 있는 반도체장치의 제조방법을 제공하는데 있다.SUMMARY OF THE INVENTION An object of the present invention is to manufacture a semiconductor device capable of uniformly oxidizing a silicon surface by simultaneously injecting oxygen and hydrogen gas in a high temperature and low pressure atmosphere due to rapid temperature increase by using a rapid heat treatment method to solve the problems of the prior art. To provide a method.
본 발명의 다른 목적은 트렌치형 소자분리막 제조공정시 급속 열처리 방식을 이용하여 급속 승온에 의한 고온과 저압 분위기에서 산소와 수소 가스를 동시에 주입하여 트렌치내의 실리콘 표면을 산화시켜서 균일한 희생산화막 및 라이너 산화막을 형성할 수 있는 반도체장치의 제조방법을 제공하는데 있다.Another object of the present invention is to provide a uniform sacrificial oxide film and a liner oxide film by oxidizing the silicon surface in the trench by injecting oxygen and hydrogen gas at the same time in a high temperature and low pressure atmosphere due to rapid temperature increase using a rapid heat treatment method during the trench type device isolation film manufacturing process It is to provide a method of manufacturing a semiconductor device that can form a.
본 발명의 또 다른 목적은 게이트 산화막 제조 공정시 급속 열처리 방식을 이용하여 급속 승온에 의한 고온과 저압 분위기에서 산소와 수소 가스를 동시에 주입하여 실리콘 표면에 게이트 산화막을 균일하게 성장시킬 수 있는 반도체장치의 제조방법을 제공하는데 있다.It is still another object of the present invention to provide a semiconductor device capable of uniformly growing a gate oxide film on a silicon surface by simultaneously injecting oxygen and hydrogen gas in a high temperature and low pressure atmosphere due to rapid temperature increase using a rapid heat treatment method during a gate oxide film manufacturing process. It is to provide a manufacturing method.
도 1은 종래 기술에 의한 STI형 소자분리막 구조를 나타낸 단면도,1 is a cross-sectional view showing a STI type device isolation film structure according to the prior art;
도 2a 및 도 2b는 통상의 STI 소자분리막 제조 공정시 발생되는 트렌치 부위의 불량을 나타낸 단면도들,2A and 2B are cross-sectional views illustrating defects in trench portions generated in a conventional STI device manufacturing process;
도 3은 본 발명에 따른 반도체장치의 제조방법의 일 예로서 STI형 소자분리막 제조 공정을 설명하기 위한 단면도,3 is a cross-sectional view illustrating an STI type isolation film manufacturing process as an example of a method of manufacturing a semiconductor device according to the present invention;
도 4는 본 발명에 따른 STI 소자분리막 제조 공정에 의해 트렌치 바닥과 측벽 부위에 균일하게 성장된 산화막을 나타낸 단면도,4 is a cross-sectional view showing an oxide film uniformly grown on the trench bottom and sidewall portions by the STI device isolation process according to the present invention;
도 5는 본 발명의 따른 반도체장치의 제조 방법의 다른 예로서 게이트 산화막 제조 공정을 설명하기 위한 단면도.5 is a cross-sectional view for explaining a gate oxide film production process as another example of the method for manufacturing a semiconductor device according to the present invention.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
100,200 : 실리콘기판 102,202 : 패드 산화막100,200: silicon substrate 102,202: pad oxide film
104 : 패드 질화막 106 : 희생산화막104: pad nitride film 106: sacrificial oxide film
108 : 라이너 산화막 110 : 갭필 산화막108: liner oxide film 110: gap fill oxide film
204 : 게이트 산화막204: gate oxide film
상기 목적을 달성하기 위해 본 발명은 반도체장치의 산화막 제조 방법에 있어서, 급속 열처리용 챔버에 웨이퍼를 로딩한 후에 산소 및 수소가스를 주입시켜 실리콘 표면에서의 산소 및 수소가스의 반응에 의해 산소 원자와 OH가 형성된 산화 분위기에서 균일한 두께의 산화막을 성장시키는 것을 특징으로 한다.In order to achieve the above object, the present invention provides a method for manufacturing an oxide film of a semiconductor device, wherein oxygen and hydrogen gas are injected after loading a wafer into a chamber for rapid heat treatment, and oxygen and hydrogen gas react with oxygen and hydrogen gas on a silicon surface. It is characterized by growing an oxide film of uniform thickness in an oxidizing atmosphere in which OH is formed.
본 발명의 제조방법에 있어서, 상기 산화막 제조 공정시 반응 챔버의 온도는 800∼1200℃이며 그 압력은 0∼200Torr이고, 승온 및 온도 하강속도는 10℃/sec∼200℃/sec이고, 산소 가스와 수소가스는 각각 0∼30slm의 유량으로 공급되는 것이 바람직하다.In the production method of the present invention, the temperature of the reaction chamber during the oxide film production process is 800 ~ 1200 ℃, the pressure is 0 ~ 200 Torr, the temperature increase and temperature lowering rate is 10 ℃ / sec ~ 200 ℃ / sec, oxygen gas And hydrogen gas are preferably supplied at a flow rate of 0 to 30 slm, respectively.
상기 다른 목적을 달성하기 위하여 본 발명은 트렌치 구조의 소자분리막을 형성함에 있어서, 반도체기판 상부에 패드 산화막 및 질화막을 순차적으로 적층하는 단계와, 소자분리마스크를 이용한 사진 및 식각 공정을 진행하여 질화막과 산화막을 패터닝한 후에 기판의 소정 깊이까지 트렌치를 형성하는 단계와, 급속 열처리용 챔버에 트렌치가 형성된 기판을 로딩한 후에 산소 및 수소가스를 주입시켜 트렌치 측벽과 바닥에 희생산화막을 성장시킨 후에 이를 제거하는 단계와, 기판의 트렌치에 갭필 산화막을 채워넣고 이를 평탄화한 후에 질화막을 제거하여 소자분리막을 형성하는 단계를 포함한다.In order to achieve the above object, the present invention provides a method of forming a device isolation film having a trench structure, sequentially depositing a pad oxide film and a nitride film on an upper surface of a semiconductor substrate, and performing a photo and etching process using a device isolation mask. Forming a trench to a predetermined depth of the substrate after patterning the oxide film, and loading the substrate having the trench formed in the rapid heat treatment chamber, and then injecting oxygen and hydrogen gas to grow the sacrificial oxide film on the trench sidewalls and bottom and then removing the trench. And forming a device isolation film by filling the gap fill oxide film in the trench of the substrate and planarizing it, and then removing the nitride film.
본 발명의 제조 방법에 있어서, 상기 갭필 산화막을 형성하기 이전에, 급속 열처리용 챔버에 기판을 로딩한 후에 산소 및 수소가스를 주입시켜 상기 트렌치 측벽과 바닥에 라이너 산화막을 형성하는 단계를 더 구비한다.In the manufacturing method of the present invention, prior to forming the gap fill oxide film, further comprising the step of forming a liner oxide film on the trench sidewall and bottom by injecting oxygen and hydrogen gas after loading the substrate in the rapid heat treatment chamber. .
상기 또 다른 목적을 달성하기 위하여 본 발명은 반도체장치의 게이트 산화막 제조방법에 있어서, 급속 열처리용 챔버에 웨이퍼를 로딩한 후에 산소 및 수소가스를 주입시켜 실리콘 표면에서의 산소 및 수소가스의 반응에 의해 산소 원자와 OH가 형성된 산화 분위기에서 실리콘 기판 표면에 균일한 두께의 게이트 산화막을 성장시키는 것을 특징으로 한다. 여기서, 상기 게이트 산화막을 형성하기 전에 실리콘기판 표면을 불산과 암모니아수로 세정한다.In order to achieve the above another object, the present invention provides a method for manufacturing a gate oxide film of a semiconductor device, by injecting oxygen and hydrogen gas after loading a wafer into a chamber for rapid heat treatment, by reaction of oxygen and hydrogen gas on a silicon surface. A gate oxide film having a uniform thickness is grown on a silicon substrate surface in an oxidizing atmosphere in which oxygen atoms and OH are formed. Here, the silicon substrate surface is cleaned with hydrofluoric acid and ammonia water before forming the gate oxide film.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세하게 설명하고자 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
본 발명은 반도체장치의 산화막 제조 방법에 있어서, 급속 열처리(rapid thermal process)용 챔버에 웨이퍼를 로딩한 후에 산소 및 수소가스를 주입시켜 실리콘 표면에서의 산소 및 수소가스의 반응에 의해 산소 원자와 OH가 형성된 산화 분위기에서 균일한 두께의 산화막을 성장시킨다.In the method of manufacturing an oxide film of a semiconductor device, an oxygen atom and OH are reacted by oxygen and hydrogen gas injecting oxygen and hydrogen gas after loading a wafer into a chamber for a rapid thermal process. An oxide film having a uniform thickness is grown in the formed oxidizing atmosphere.
도 3은 본 발명에 따른 반도체장치의 제조방법의 일 예로서 STI형 소자분리막 제조 공정을 설명하기 위한 단면도로서, 이를 참조하면, 본 발명의 STI형 소자분리막 제조방법은 다음과 같다.3 is a cross-sectional view illustrating an STI type isolation layer manufacturing process as an example of a method of manufacturing a semiconductor device according to the present invention. Referring to this, the STI type isolation layer manufacturing method of the present invention is as follows.
반도체기판으로서 실리콘기판(100) 상부에 패드산화막(102)을 형성하고, 그 위에 패드 질화막(104)을 적층한다. 소자분리 마스크를 이용한 사진 및 식각 공정으로 패드 질화막(104) 및 패드 산화막(102)을 패터닝하고 패터닝된 막에 의해 노출된 기판을 선택 식각하여 소정 깊이까지 트렌치를 형성한다. 그 다음, 트렌치 식각 손상을 보상하기 위하여 희생 산화막(106)을 10∼300Å정도 성장시키는데, 본 발명에서는 급속 열처리용 챔버에 트렌치가 형성된 기판(100)을 로딩한 후에 산소 및 수소가스를 주입시켜 트렌치 측벽과 바닥에 희생산화막(106)을 성장시킨다.The pad oxide film 102 is formed on the silicon substrate 100 as a semiconductor substrate, and the pad nitride film 104 is laminated thereon. The pad nitride layer 104 and the pad oxide layer 102 are patterned by a photolithography and an etching process using a device isolation mask, and the substrate exposed by the patterned layer is selectively etched to form trenches up to a predetermined depth. Next, in order to compensate for the trench etch damage, the sacrificial oxide film 106 is grown to about 10 to 300 GPa. In the present invention, after the substrate 100 having the trench is formed in the rapid heat treatment chamber, oxygen and hydrogen gas are injected to inject the trench. The sacrificial oxide film 106 is grown on the sidewalls and the bottom.
여기서, 상기 희생산화막(106) 제조 공정시 반응 챔버의 온도는 800∼1200℃이며 그 압력은 0∼200Torr, 승온 및 온도 하강속도는 10℃/sec∼200℃/sec이 되도록 한다. 또, 산소 가스와 수소가스는 각각 0∼30slm의 유량으로 공급되도록 한다. 이에 따라, 상기 희생산화막(106)은 트렌치 측벽과 바닥에 동일한 두께를 갖는다,Here, the temperature of the reaction chamber during the manufacturing process of the sacrificial oxide film 106 is 800 ~ 1200 ℃, the pressure is 0 ~ 200 Torr, the temperature rising and temperature lowering rate is 10 ℃ / sec to 200 ℃ / sec. Oxygen gas and hydrogen gas are each supplied at a flow rate of 0 to 30 slm. Accordingly, the sacrificial oxide film 106 has the same thickness on the trench sidewalls and the bottom,
그 다음, 상기 희생산화막(106)을 제거한 후에, 트렌치 내부에 라이너 산화막(108)을 10∼300Å정도 성장시킨다. 이 라이너 산화막(108) 역시, 상기 희생산화막(106)과 동일한 공정 조건으로 성장시킨다.Next, after the sacrificial oxide film 106 is removed, the liner oxide film 108 is grown in the trench by about 10 to 300 kPa. The liner oxide film 108 is also grown under the same process conditions as the sacrificial oxide film 106.
그 다음, HDP(High Density Plasma) 방법을 이용하여 기판의 트렌치에 갭필 산화막(110)을 매립한다. 그리고, 화학기계적 연마(chemical mechanical polishing) 또는 전면 식각(etch back) 등의 평탄화 공정으로 상기 갭필 산화막(110)을 질화막(104)이 드러날 때까지 연마한 후에 인산 용액으로질화막(104)을 제거하면 기판에는 본 발명에 따른 STI형 소자분리막이 형성된다.Next, the gapfill oxide film 110 is buried in the trench of the substrate using a high density plasma (HDP) method. If the gap fill oxide film 110 is polished until the nitride film 104 is exposed by a planarization process such as chemical mechanical polishing or etch back, the nitride film 104 is removed using a phosphoric acid solution. An STI type device isolation film according to the present invention is formed on a substrate.
도 4는 본 발명에 따른 STI 소자분리막 제조 공정에 의해 트렌치 바닥과 측벽 부위에 균일하게 성장된 산화막을 나타낸 단면도으로서, 도 3의 B인 트렌치 모서리 부분을 확대한 것이다.FIG. 4 is a cross-sectional view illustrating an oxide film uniformly grown on a trench bottom and a sidewall by an STI device isolation process according to the present invention, and an enlarged trench corner portion of FIG.
도 4에 도시된 바와 같이, 본 발명의 STI형 소자분리막 제조방법에 따르면 희생산화막 및 라이너 산화막(106,108)의 두께가 트렌치 바닥(Wb)과 측벽(Ws), 그리고 모서리에서 모두 균일하기 때문에 소자분리막(110)의 결함 제거와 모서리 라운딩 효과에 매우 효과적이므로 활성 영역 감소와 스트레스 발생을 미연에 방지할 수 있다.As shown in FIG. 4, according to the STI type isolation layer manufacturing method of the present invention, the thickness of the sacrificial oxide layer and the liner oxide layer 106 and 108 is uniform in both the trench bottom Wb, the sidewall Ws, and the edge, and thus, the isolation layer. Since it is very effective for the defect removal and the corner rounding effect of (110), it is possible to prevent the reduction of the active area and the occurrence of stress in advance.
도 5는 본 발명의 따른 반도체장치의 제조 방법의 다른 예로서 게이트 산화막 제조 공정을 설명하기 위한 단면도로서, 이를 참조하여 본 발명의 다른 실시예인 게이트 산화막 제조방법을 설명하면 다음과 같다.5 is a cross-sectional view illustrating a gate oxide film manufacturing process as another example of a method of manufacturing a semiconductor device according to the present invention. Referring to this, a method of manufacturing a gate oxide film according to another embodiment of the present invention will be described below.
우선, 반도체기판으로서 실리콘기판(200)에 STI 공정을 진행하여 소자분리막(202)을 형성한다.First, the device isolation film 202 is formed by performing an STI process on the silicon substrate 200 as a semiconductor substrate.
그 다음, 게이트 산화막을 형성하기 전에 실리콘기판 표면을 불산과 암모니아수로 세정한다.Then, the silicon substrate surface is cleaned with hydrofluoric acid and ammonia water before forming the gate oxide film.
그리고, 본 발명에 따른 게이트 산화막 제조 공정을 진행하는데, 이는 급속 열처리용 챔버에 웨이퍼(100)를 로딩한 후에 산소 및 수소가스를 주입시켜 실리콘 표면에서의 산소 및 수소가스의 반응에 의해 산소 원자와 OH가 형성된 산화 분위기에서 실리콘 기판 표면에 균일한 두께의 게이트 산화막(204)을 성장시킨다. 이때,게이트 산화막(204)의 두께는 반도체소자의 전기적 특성에 따라 달라질수 있으나, 바람직하게는 10∼100Å이다.Then, the gate oxide film manufacturing process according to the present invention is carried out, which is loaded with oxygen and hydrogen gas after the wafer 100 is loaded into the chamber for rapid heat treatment, and reacts with oxygen atoms by oxygen and hydrogen gas on the silicon surface. A gate oxide film 204 having a uniform thickness is grown on the silicon substrate surface in an OH atmosphere. In this case, the thickness of the gate oxide film 204 may vary depending on the electrical characteristics of the semiconductor device, but is preferably 10 to 100 microseconds.
이와 같이, 본 발명을 게이트 산화막의 제조 공정에 이용하면 기판(200)의 활성 영역과 소자분리막(202)의 단차에 의하여 발생되는 에지에서의 게이트 산화막(204) 두께 저하를 방지하여 게이트 산화막(204)의 항복 전압 강도를 개선할 수 있다. 또, 40Å이하의 매우 얇은 게이트 산화막(204)의 특성을 향상시킬 수 있어 고집적 반도체소자에서 게이트 산화막의 두께를 박막화시킬 수 있다.As described above, when the present invention is used in the manufacturing process of the gate oxide film, the gate oxide film 204 is prevented from decreasing in thickness of the gate oxide film 204 at the edge caused by the step difference between the active region of the substrate 200 and the device isolation film 202. Can improve the breakdown voltage strength. In addition, the characteristics of the very thin gate oxide film 204 of 40 kV or less can be improved, and the thickness of the gate oxide film can be reduced in the highly integrated semiconductor device.
상술한 바와 같이, 본 발명의 산화막 제조 방법을 트렌치 소자분리막 제조 방법에 적용하면, 트렌치 측벽과 바닥의 산화막 두께를 균일하게 형성함으로써 희생산화막과 라이너 산화막의 두께를 얇게 조절하므로서 활성 영역의 손실을 최소화하여 소자의 동작 마진을 확보할 수 있다. 그리고, 실리콘 기판에서의 응력 발생을 방지하고 결함 생성을 방지하여 누설 전류 및 리프레시 특성을 개선시킨다. 또, 본 발명은 산소원자와 OH는 질화막도 어느 정도 산화시킬 수 있어 트렌치 모서리 라운딩 효과를 증대시키며 모트(moat)를 메워주는 라이너 산화막의 생략이 가능하기 때문에 소자분리막 제조공정이 보다 단순해질 수 있다.As described above, when the oxide film manufacturing method of the present invention is applied to the trench device isolation film manufacturing method, the thickness of the sacrificial oxide and the liner oxide film is adjusted to be thin by forming the oxide sidewalls and the bottom oxide layer uniformly, thereby minimizing the loss of the active region. The operation margin of the device can be secured. In addition, it is possible to prevent the occurrence of stress in the silicon substrate and to prevent the generation of defects, thereby improving leakage current and refresh characteristics. In addition, in the present invention, the oxygen atom and the OH can oxidize the nitride film to some extent, thereby increasing the trench edge rounding effect and omitting the liner oxide film filling the moat, thereby simplifying the device isolation film manufacturing process. .
그리고, 본 발명의 산화막 제조 방법을 게이트 산화막 제조 방법에 적용하면, 기판의 활성 영역과 소자분리막의 단차에 의하여 발생되는 에지에서의 게이트 산화막 두께 저하를 방지하여 게이트 산화막의 항복 전압 강도를 개선할 수 있다.When the oxide film production method of the present invention is applied to the gate oxide film production method, the breakdown voltage strength of the gate oxide film can be improved by preventing the gate oxide film thickness from decreasing at the edge caused by the step difference between the active region of the substrate and the device isolation film. have.
또한, 본 발명은 급속 열처리 방식을 채택하기 때문에 산화막 제조 공정에 필요한 공정 시간(퍼니스의 경우 각 10시간)이 약 1/2(100장 기준 각 5시간)로 줄어 들어 생산성을 크게 증대시킨다.In addition, since the present invention adopts a rapid heat treatment method, the process time (10 hours each in the case of the furnace) required for the oxide film manufacturing process is reduced to about 1/2 (5 hours each for 100 sheets), thereby greatly increasing productivity.
한편, 본 발명은 상술한 실시예에 한정되지 않고 본 발명의 기술적 사상과 범주내에서 당업자에 의해 여러 가지 변형이 가능하다.Meanwhile, the present invention is not limited to the above-described embodiments, and various modifications may be made by those skilled in the art within the spirit and scope of the present invention.
Claims (13)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990068092A KR100363699B1 (en) | 1999-12-31 | 1999-12-31 | Method for forming semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990068092A KR100363699B1 (en) | 1999-12-31 | 1999-12-31 | Method for forming semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010066383A KR20010066383A (en) | 2001-07-11 |
| KR100363699B1 true KR100363699B1 (en) | 2002-12-05 |
Family
ID=19635179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990068092A KR100363699B1 (en) | 1999-12-31 | 1999-12-31 | Method for forming semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100363699B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100421049B1 (en) * | 2001-09-28 | 2004-03-04 | 삼성전자주식회사 | Method for manufacturing semiconductor memory device |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020197823A1 (en) * | 2001-05-18 | 2002-12-26 | Yoo Jae-Yoon | Isolation method for semiconductor device |
| KR102132646B1 (en) * | 2018-12-31 | 2020-07-10 | 포항공과대학교 산학협력단 | MANUFACTURING METHOD FOR SiC MOSFET WITH UNIFORM THICKNESS GATE OXIDE BY SURFACE MODIFITAION AND SiC MOSFET MANUFACTURED USING THE SAME |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01147830A (en) * | 1987-12-04 | 1989-06-09 | Canon Inc | Manufacture of semiconductor device |
| JPH02248045A (en) * | 1989-03-22 | 1990-10-03 | Nec Corp | Formation of sio2 film |
| KR19980048861A (en) * | 1996-12-18 | 1998-09-15 | 김광호 | Method of forming gate oxide film in semiconductor device |
| KR19990065087A (en) * | 1998-01-07 | 1999-08-05 | 윤종용 | How to form trench isolation |
| JPH11233617A (en) * | 1998-02-18 | 1999-08-27 | Hitachi Ltd | Semiconductor device and manufacture thereof |
| US5956598A (en) * | 1998-07-02 | 1999-09-21 | United Microelectronics Corp. | Method for fabricating a shallow-trench isolation structure with a rounded corner in integrated circuit |
| KR20000027703A (en) * | 1998-10-29 | 2000-05-15 | 김규현 | Method for manufacturing a shallow trench for a semiconductor device isolation |
-
1999
- 1999-12-31 KR KR1019990068092A patent/KR100363699B1/en not_active IP Right Cessation
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01147830A (en) * | 1987-12-04 | 1989-06-09 | Canon Inc | Manufacture of semiconductor device |
| JPH02248045A (en) * | 1989-03-22 | 1990-10-03 | Nec Corp | Formation of sio2 film |
| KR19980048861A (en) * | 1996-12-18 | 1998-09-15 | 김광호 | Method of forming gate oxide film in semiconductor device |
| KR19990065087A (en) * | 1998-01-07 | 1999-08-05 | 윤종용 | How to form trench isolation |
| JPH11233617A (en) * | 1998-02-18 | 1999-08-27 | Hitachi Ltd | Semiconductor device and manufacture thereof |
| US5956598A (en) * | 1998-07-02 | 1999-09-21 | United Microelectronics Corp. | Method for fabricating a shallow-trench isolation structure with a rounded corner in integrated circuit |
| KR20000027703A (en) * | 1998-10-29 | 2000-05-15 | 김규현 | Method for manufacturing a shallow trench for a semiconductor device isolation |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100421049B1 (en) * | 2001-09-28 | 2004-03-04 | 삼성전자주식회사 | Method for manufacturing semiconductor memory device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010066383A (en) | 2001-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4174302B2 (en) | Manufacturing method of flash memory cell | |
| JPS6340337A (en) | Method of isolating integrated circuit | |
| KR100567022B1 (en) | Method for forming isolation layer of semiconductor device using trench technology | |
| US6809004B2 (en) | Method of forming a shallow trench isolation | |
| US6355539B1 (en) | Method for forming shallow trench isolation | |
| KR100555472B1 (en) | Trench isolation method using selective epitaxial growth | |
| KR100363699B1 (en) | Method for forming semiconductor device | |
| KR19980085035A (en) | Trench Forming Method with Rounded Profile and Device Separation Method of Semiconductor Device Using the Same | |
| KR20010008579A (en) | Method for forming sti-type field oxide layer of a semiconductor device | |
| KR100792354B1 (en) | A method of forming trench isolation layer in semiconductor device | |
| KR100359858B1 (en) | Method of forming device isolation film in semiconductor device | |
| KR100895810B1 (en) | Method for forming isolation layer of semiconductor device | |
| KR100533380B1 (en) | Method of forming shallow trench isolation layer in semiconductor device | |
| KR100305145B1 (en) | Method of forming shallow trench isolation layer in semiconductor device | |
| KR20040059445A (en) | Method for forming trench type isolation layer in semiconductor device | |
| KR100468681B1 (en) | Method for isolating the devices by trench | |
| KR100905997B1 (en) | Method for forming trench type isolation layer in semiconductor device | |
| KR100321174B1 (en) | Method of forming isolation layer in semiconductor device | |
| KR100342861B1 (en) | Method for forming isolation of semiconductor device | |
| KR20010008610A (en) | Formation method for isolation layer of semiconductor device | |
| KR100446279B1 (en) | Method of etching trench of semiconductor device for forming isolation layer by using shallow trench | |
| KR20030000951A (en) | Method for forming isolation layer of semiconductor device | |
| KR100327589B1 (en) | Method for forming shallow trench isolation layer of semiconductor device | |
| KR100842883B1 (en) | Method for forming trench isolation in semiconductor device | |
| KR20040006322A (en) | Method for forming isolation layer of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| AMND | Amendment | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101025 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |