KR20040036858A - Method for forming isolation layer in semiconductor device - Google Patents
Method for forming isolation layer in semiconductor device Download PDFInfo
- Publication number
- KR20040036858A KR20040036858A KR1020020065536A KR20020065536A KR20040036858A KR 20040036858 A KR20040036858 A KR 20040036858A KR 1020020065536 A KR1020020065536 A KR 1020020065536A KR 20020065536 A KR20020065536 A KR 20020065536A KR 20040036858 A KR20040036858 A KR 20040036858A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- trench
- forming
- layer
- substrate
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Element Separation (AREA)
Abstract
Description
본 발명은 반도체 소자의 소자분리막 형성 방법에 관한 것으로, 보다 구체적으로는 트렌치 상단부를 라운딩시킴으로서 트렌치 형성의 안정성을 확보할 수 있는 소자분리막 형성방법에 관한 것이다.The present invention relates to a method for forming a device isolation film of a semiconductor device, and more particularly, to a device isolation film forming method capable of securing stability of trench formation by rounding the upper end portion of a trench.
일반적으로 실리콘 웨이퍼에 형성되는 반도체 장치는 개개의 회로 패턴들을 전기적으로 분리하기 위한 소자 분리 영역을 포함한다. 특히 반도체 장치가 고집적화되고 미세화 되어감에 따라 각 개별 소자의 크기를 축소시키는 것뿐만 아니라 소자 분리 영역의 축소에 대한 연구가 활발히 진행되고 있다. 그 이유는 소자 분리 영역의 형성은 모든 제조 단계에 있어서 초기 단계의 공정으로서, 활성영역의 크기 및 후공정 단계의 공정마진을 좌우하게 되기 때문이다.In general, semiconductor devices formed on silicon wafers include device isolation regions for electrically separating individual circuit patterns. In particular, as semiconductor devices have been highly integrated and miniaturized, research into not only the size of each individual device but also the size of device isolation regions has been actively conducted. The reason for this is that the formation of the device isolation region is an initial step in all the manufacturing steps, and depends on the size of the active area and the process margin of the post-process step.
일반적으로 반도체 장치의 제조에 널리 이용되는 로코스 소자분리 방법은 공정이 간단하다는 이점이 있지만 256M DRAM급 이상의 고집적화되는 반도체 소자에 있어서는 소자 분리 영역의 폭이 감소함에 따라 버즈비크(Bird' Beak)에 의한 펀 치쓰루(Punch-Through)와 소자 분리막의 두께 감소로 인하여 그 한계점에 이르고 있다.In general, the Locos device isolation method widely used in the manufacture of semiconductor devices has the advantage of simple process, but in the case of highly integrated semiconductor devices of 256M DRAM level or more, the width of the device isolation region decreases in the bird's beak. Due to the punch-through and thickness reduction of the device isolation layer, the limit point is reached.
이에 따라, 고집적화된 반도체 장치의 소자 분리에 적합한 기술로 트렌치를 이용한 소자 분리 방법, 예컨대 샬로우 트렌치 분리방법(Shallow Trench Isolation: 이하, STI)이 제안되었다.Accordingly, a device isolation method using trenches, such as a shallow trench isolation method (STI), has been proposed as a technique suitable for device isolation of highly integrated semiconductor devices.
도 1a 및 도 1b는 종래 기술에 따른 반도체 소자의 소자 분리막 형성방법을 설명하기 위한 공정단면도이다.1A and 1B are cross-sectional views illustrating a method of forming a device isolation layer of a semiconductor device according to the prior art.
종래 기술에 따른 반도체 소자의 소자 분리막 형성방법은, 도 1a에 도시된 바와 같이, 먼저 반도체 기판(1) 상에 버퍼 역할을 하는 패드 산화막(2)과 산화를 억제하는 패드 질화막(3)을 순차적으로 형성한다. 이때, 패드 산화막(2)은 500Å 두께로 형성한다. 또한, 상기 패드 질화막(3)은 LPCVD(Low Pressure ChemicalVapor Deposition) 방식에 의해 형성한다.In the method of forming a device isolation film of a semiconductor device according to the related art, first, as shown in FIG. 1A, a pad oxide film 2 serving as a buffer and a pad nitride film 3 inhibiting oxidation are sequentially formed on a semiconductor substrate 1. To form. At this time, the pad oxide film 2 is formed to a thickness of 500 kPa. In addition, the pad nitride film 3 is formed by a low pressure chemical vapor deposition (LPCVD) method.
그 다음, 패드 질화막(3) 상부에 소자 분리 예정 영역을 형성시키기 위한 감광막 패턴(4)을 형성한다. 이때, 감광막 패턴(4)은 얇은 폭의 소자 분리막을 형성하기 위하여 해상도가 우수한 DUV(deep ultra violet)광원을 이용하여 형성한다.Next, a photosensitive film pattern 4 is formed on the pad nitride film 3 to form the device isolation region. In this case, the photoresist pattern 4 is formed using a deep ultra violet (DUV) light source having excellent resolution in order to form a thin device isolation layer.
그 다음 도 1b에 도시된 바와 같이, 상기 감광막 패턴(4)을 마스크로 하여, 패드 질화막(3), 패드 산화막(2) 및 반도체 기판(1)을 소정 깊이만큼 식각하여 샬로우 트렌치(ST1)를 형성한다.1B, the pad nitride film 3, the pad oxide film 2, and the semiconductor substrate 1 are etched by a predetermined depth using the photosensitive film pattern 4 as a mask, and the shallow trench ST1 is etched. To form.
이후, 상기 감광막 패턴을 제거하고, 도 1c에 도시된 바와 같이, 상기 트렌치 식각시 유발되는 스트레스를 제거하기 위해 트렌치(ST1)가 형성된 반도체 기판(1)상에 희생산화막(도시되지 않음) 형성 및 제거함으로써 식각 데미지를 완화시킨다.Thereafter, as shown in FIG. 1C, a sacrificial oxide film (not shown) is formed on the semiconductor substrate 1 on which the trench ST1 is formed to remove the photoresist pattern and remove stress caused during the trench etching. Eliminates etch damage by removing
이어, 상기 결과의 기판 전면에 월산화(wall oxidation) 공정을 진행하여 트렌치(ST1) 표면을 덮는 월산화막(5)을 형성한다.Subsequently, a wall oxidation process is performed on the entire surface of the resultant substrate to form a monthly oxide film 5 covering the surface of the trench ST1.
이어, 디램(DRAM)의 리플래쉬(reflash) 특성을 향상시키기 위해, 상기 결과의 기판 전면에 질화막(6) 및 산화막(7)을 차례로 형성한다. 그런 다음, 상기 구조의 기판에 어닐 공정(미도시)을 진행하고 나서, 상기 어닐 공정이 완료된 기판 전면에 HDP(High Density Plasma) 방식에 의해 갭필 절연막(8)을 형성하여 트렌치(ST1) 내를 매립시킨다. 이때, 상기 질화막(6)은 1000Å 두께로 형성한다. 또한, 상기 질화막(6) HDP 또는 CVD(Chemical Vapor Deposition) 방법에 의해 형성하며, 질화막 재질 외에 산화질화막(oxynitride)을 이용할 수도 있다.Subsequently, in order to improve the reflash characteristic of the DRAM, the nitride film 6 and the oxide film 7 are sequentially formed on the entire substrate. Then, an annealing process (not shown) is performed on the substrate having the structure, and then a gap fill insulating film 8 is formed on the entire surface of the substrate on which the annealing process is completed by HDP (High Density Plasma) method to form the inside of the trench ST1. Landfill. In this case, the nitride film 6 is formed to a thickness of 1000 Å. In addition, the nitride film 6 may be formed by HDP or CVD (Chemical Vapor Deposition), and an oxynitride may be used in addition to the nitride film.
상기 산화막(6)은 후속의 공정에서 형성될 갭필 절연막의 접착강도를 향상시키기 위해 접착용 산화막이 된다.The oxide film 6 becomes an adhesion oxide film in order to improve the adhesive strength of the gap fill insulating film to be formed in a subsequent process.
이때, 상기 어닐 공정은 퍼니스(furnace) 내에서 1000℃ 온도로 진행하거나 600℃온도에서 빠른 열처리(RTP:Rapid Thermal Process) 방법으로 진행한다.At this time, the annealing process is carried out in a furnace (furnace) at a temperature of 1000 ℃ or rapid thermal process (RTP: Rapid Thermal Process) method at 600 ℃ temperature.
그런 다음, 도 1d에 도시된 바와 같이, 상기 산화막(7)이 노출되는 시점까지 상기 갭필 절연막을 화학적-기계적 연마(Chemical Mechnical Polishing: 이하, CMP라 칭함)하여 평탄화하고 나서, 산화막, 질화막 및 패드 질화막을 차례로 제거함으로서 소자격리막(9)을 형성한다.Then, as illustrated in FIG. 1D, the gap fill insulating film is chemically-mechanical polished (hereinafter referred to as CMP) until the oxide film 7 is exposed to planarization, and then the oxide film, nitride film, and pad are planarized. The element isolation film 9 is formed by sequentially removing the nitride film.
그러나, 종래 기술에 따른 반도체 소자의 소자분리막 형성 방법은, 감광막 패턴을 식각장벽으로 하여 트렌치 형성시, 트렌치 상단 부분에서 슬로프가 발생되며 후속의 패드 질화막 제거 및 세정 공정을 거치면서 상기 트렌치 상단부에 스트레스 유발 및 호(moat)가 깊게 형성된다. 이런 경우, 이 후의 게이트 전극 패터닝 시, 상기 호가 형성된 부분에 게이트 전극용 도전층이 잔류되어 브릿지(bridge) 및 누설 전류가 가 유발되어 소자특성 저하 및 수율 감소의 문제점이 발생되었다.However, in the method of forming a device isolation layer of a semiconductor device according to the prior art, when the trench is formed using the photoresist pattern as an etch barrier, slopes are generated at the upper portion of the trench, and a stress is applied to the upper portion of the trench through a subsequent pad nitride film removal and cleaning process. Induction and moat are deeply formed. In this case, in the subsequent gate electrode patterning, the conductive layer for the gate electrode remains in the portion where the arc is formed to cause a bridge and a leakage current, resulting in a problem of deterioration of device characteristics and reduction of yield.
따라서, 상기와 같은 문제점을 해결하기 위한 본 발명의 목적은, 상기 트렌치 상단 부분을 라운딩 시켜 누설 전류가 발생됨을 제어할 수 있는 반도체 소자의 소자분리막 형성방법을 제공하는 것이다.Accordingly, an object of the present invention for solving the above problems is to provide a device isolation film forming method of a semiconductor device capable of controlling the leakage current is generated by rounding the upper portion of the trench.
도 1a 및 도 1d는 종래 기술에 따른 반도체 소자의 소자분리막 형성방법을 설명하기 위한 제조공정도.1A and 1D are manufacturing process diagrams illustrating a method of forming a device isolation film of a semiconductor device according to the prior art.
도 2a 내지 도 2d는 본 발명에 따른 반도체 소자의 소자분리막 형성방법을 설명하기 위한 제조공정도.2A to 2D are manufacturing process diagrams for explaining a method of forming a device isolation film of a semiconductor device according to the present invention.
* 도면의 주요 부분에 대한 부호 설명 *Explanation of symbols on the main parts of the drawings
11 : 반도체 기판 12 : 패드 산화막11 semiconductor substrate 12 pad oxide film
13 : 감광막패턴 14 : 월산화막13: photosensitive film pattern 14: monthly oxide film
15 : 질화막 16 : 산화막15 nitride film 16 oxide film
17 : 소자격리막 ST2: 트렌치17: device isolation layer ST2: trench
상기와 같은 목적을 해결하기 위하여, 본 발명에 따른 반도체 소자의 소자분리막 형성방법은 반도체 기판 상에 패드산화막 및 소자의 분리 예정영역을 한정하는 감광막 패턴을 차례로 형성하는 단계; 감광막 패턴을 식각장벽으로 하여 패드산화막 및 기판을 소정 두께로 식각하여 트렌치를 형성하는 단계; 트렌치를 포함한 기판 전면에 질화막/산화막의 이중 구조를 가진 갭필 절연막을 형성하는 단계; 갭필 절연막을 연마하는 단계; 연마 공정이 완료된 기판을 어닐 처리하는 단계; 패드 산화막을 제거하는 단계를 포함한 것을 특징으로 한다.In order to solve the above object, the method for forming a device isolation film of a semiconductor device according to the present invention comprises the steps of sequentially forming a pad oxide film and a photosensitive film pattern defining a region to be separated from the device on the semiconductor substrate; Forming a trench by etching the pad oxide film and the substrate to a predetermined thickness using the photoresist pattern as an etch barrier; Forming a gapfill insulating film having a double structure of a nitride film / oxide film on the entire surface of the substrate including the trench; Polishing the gapfill insulating film; Annealing the substrate on which the polishing process is completed; And removing the pad oxide film.
상기 갭필 절연막에서 상기 질화막은 1000∼1500Å 두께로 형성하는 것이 바람직하다.In the gap fill insulating film, the nitride film is preferably formed to have a thickness of 1000 to 1500 Å.
상기 갭필 절연막에서 상기 질화막 및 상기 산화막은 HDP 방식에 의해 형성하는 것이 바람직하다.In the gap fill insulating film, the nitride film and the oxide film are preferably formed by an HDP method.
상기 트렌치를 형성하는 단계와 상기 갭필 절연막을 형성하는 단계 사이에 상기 트렌치 구조에 월 산화 공정을 진행하여 월산화막을 형성하는 단계를 추가하는 것이 바람직하다.It is preferable to add a step of forming a monthly oxide layer by performing a monthly oxidation process on the trench structure between the trench formation and the gapfill insulating layer.
상기 월산화막은 300Å 두께로 형성하는 것이 바람직하다.The monthly oxide film is preferably formed to a thickness of 300 kPa.
이하, 본 발명의 바람직한 실시예를 첨부한 도면에 의거하여 상세히 설명한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 2a 내지 도 2d는 본 발명에 따른 반도체 소자의 소자분리막 형성방법을 설명하기 위한 제조공정도이다.2A to 2D are manufacturing process diagrams for explaining a method of forming an isolation layer in a semiconductor device according to the present invention.
본 발명에 따른 반도체 소자의 소자분리막 형성방법은, 도 2a에 도시된 바와 같이, 반도체 기판(11)상에 버퍼 역할을 하는 패드 산화막(12)을 형성한 다음, 상기 패드 산화막(12) 위에 소자 분리 예정 영역을 형성시키기 위한 감광막 패턴(13)을 형성한다. 이때, 상기 패드 산화막(12)은 500Å 두께로 형성한다. 또한, 감광막 패턴(13)은 얇은 폭의 소자 분리막을 형성하기 위하여 해상도가 우수한 DUV광원을 이용하여 형성한다.In the method of forming a device isolation film of a semiconductor device according to the present invention, as shown in FIG. 2A, a pad oxide film 12 serving as a buffer is formed on a semiconductor substrate 11, and then a device is formed on the pad oxide film 12. The photosensitive film pattern 13 for forming a region to be separated is formed. In this case, the pad oxide layer 12 is formed to a thickness of 500 kHz. In addition, the photoresist pattern 13 is formed using a DUV light source having excellent resolution in order to form a thin device isolation layer.
그런 다음, 도 2b에 도시된 바와 같이, 상기 감광막 패턴(13)을 식각장벽으로 하고 패드 산화막(12) 및 반도체 기판(11)을 소정 깊이만큼 식각하여 샬로우 트렌치(ST2)를 형성한다.Next, as shown in FIG. 2B, the shallow trench ST2 is formed by etching the pad oxide layer 12 and the semiconductor substrate 11 by a predetermined depth, using the photoresist pattern 13 as an etch barrier.
이 후, 상기 감광막 패턴을 제거한 다음, 상기 트렌치 식각시 유발되는 스트레스를 제거하기 위해 트렌치(ST2)가 형성된 반도체 기판(11) 상에 희생산화막(도시되지 않음) 형성 및 제거함으로써 트렌치 식각 시 유발되는 스트레스를 제거하고 기판을 보호한다.Thereafter, the photoresist pattern is removed, and then a sacrificial oxide film (not shown) is formed and removed on the semiconductor substrate 11 on which the trench ST2 is formed to remove stress caused during the trench etching. Eliminate stress and protect the substrate.
이어, 상기 결과의 기판 전면에 월산화(wall oxidation) 공정을 진행하여 트렌치(ST2) 표면을 덮는 월산화막(14)을 형성한다. 이때, 월산화막(14)은 300Å 두께로 형성한다.Subsequently, a wall oxidation process is performed on the entire surface of the resultant substrate to form a monthly oxide film 14 covering the trench ST2 surface. At this time, the monthly oxide film 14 is formed to a thickness of 300Å.
그런 다음, 도 2c에 도시된 바와 같이, 상기 월산화막(14)을 포함한 기판 전면에 HDP 방식에 의해 질화막(15)을 1000∼1500Å 두께로 형성하고 나서, 상기 질화막(15) 위에 HDP 방식에 의해 트렌치(ST2)를 완전 매립시키는 갭필 산화막(16)을 형성한다. 이때, 상기 질화막(15) 및 갭필 산화막(16)은 동일 장비(미도시) 내에서 인-시튜 방식으로 형성한다. 상기 장비는 적어도 2개 이상의 챔버가 필요하며, 각각의 질화막 증착용 챔버와 산화막 증착용 챔버가 구비되어야 한다.Next, as shown in FIG. 2C, the nitride film 15 is formed to a thickness of 1000 to 1500 Å by the HDP method on the entire surface of the substrate including the monthly oxide film 14, and then the HDP method is formed on the nitride film 15 by the HDP method. A gap fill oxide film 16 is formed to completely fill the trench ST2. In this case, the nitride film 15 and the gap fill oxide film 16 are formed in-situ in the same equipment (not shown). The equipment requires at least two chambers, each of which is equipped with a nitride deposition chamber and an oxide deposition chamber.
이 후, 도 2d에 도시된 바와 같이, 상기 질화막(15)이 노출되는 시점까지 갭필 산화막을 화학적-기계적 연마하여 평탄화한다. 이때, 상기 연마 공정에 의해 소자의 활성 예정영역과 분리 예정영역이 각각 분리된다.Thereafter, as shown in FIG. 2D, the gapfill oxide film is chemically-mechanically polished and planarized until the nitride film 15 is exposed. At this time, the active scheduled region and the separation scheduled region of the device are separated by the polishing process.
이어, 상기 연마 공정이 완료된 기판 전면에 어닐 공정(미도시)을 진행한다. 이때, 상기 어닐 공정은 퍼니스(furnace) 내에서 1000℃ 온도로 진행하거나 600℃ 온도에서 빠른 열처리(RTP:Rapid Thermally Process) 방법으로 진행할 수 있으며, N2가스를 공급한다.Subsequently, an annealing process (not shown) is performed on the entire surface of the substrate on which the polishing process is completed. At this time, the annealing process may proceed to a 1000 ℃ temperature in a furnace (furnace) or may proceed in a rapid thermal treatment (RTP: Rapid Thermally Process) method at 600 ℃ temperature, supplying N2 gas.
그런 다음, 상기 잔류된 질화막을 인산(H3PO4)액을 이용하여 습식 방법으로 제거하여 소자분리막(17)을 형성한다.Then, the remaining nitride film is removed by a wet method using a phosphoric acid (H 3 PO 4) solution to form an isolation layer 17.
상기한 바와 같은 본 발명에 따른 반도체 소자의 소자분리막 형성방법은, 기존의 LPCVD 방식의 패드 질화막에 비해 상대적으로 습식 식각비가 빨라 후속의 질화막 제거 공정 시간을 단축시킬 수 있어 호 깊이의 단차를 줄일 수 있으며, 강한 전계를 고르게 분산시킬 수 있어 GOI특성 향상 및 누설전류의 감소시킬 수 있다.The method of forming a device isolation film of a semiconductor device according to the present invention as described above, the wet etching ratio is relatively faster than the conventional pad nitride film of the LPCVD method can shorten the subsequent nitride film removal process time to reduce the step depth of the arc depth In addition, the strong electric field can be evenly distributed, thereby improving GOI characteristics and reducing leakage current.
또한, 본 발명은 패드 질화막 형성 공정을 생략함으로서, 단차가 해소되어 트렌치 상단 부분의 프로파일을 개선시킬 수 있으며, 소자분리막 형성 공정이 단순화된다.In addition, the present invention eliminates the pad nitride film forming process, thereby eliminating the step, thereby improving the profile of the upper portion of the trench, and simplifying the device isolation film forming process.
그리고 본 발명은 갭필 절연막으로서 HDP 방식의 질화막 및 산화막을 이용하며, 상기 질화막 및 산화막을 동일 장비 내에서 인-시튜 방식으로 형성함으로써, 공정을 단순화시킬 수 있으며, 증착 조건에 따라 자체 스트레스 및 조성비를 쉽게바꿀 수 있어 공정 마진 확보가 유리하다.In addition, the present invention uses the nitride film and the oxide film of the HDP method as a gap fill insulating film, and by forming the nitride film and the oxide film in-situ in the same equipment, the process can be simplified, and the self-stress and composition ratio according to the deposition conditions It is easy to change the process margin is advantageous.
한편, 본 발명의 요지를 벗어나지 않는 범위 내에서 다양하게 변경하여 실시할 수 있다.In addition, it can implement in various changes within the range which does not deviate from the summary of this invention.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020065536A KR100895825B1 (en) | 2002-10-25 | 2002-10-25 | Method for forming isolation layer in semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020065536A KR100895825B1 (en) | 2002-10-25 | 2002-10-25 | Method for forming isolation layer in semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040036858A true KR20040036858A (en) | 2004-05-03 |
| KR100895825B1 KR100895825B1 (en) | 2009-05-06 |
Family
ID=37335495
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020065536A KR100895825B1 (en) | 2002-10-25 | 2002-10-25 | Method for forming isolation layer in semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100895825B1 (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070083200A (en) * | 2006-02-20 | 2007-08-23 | 가부시끼가이샤 도시바 | Method for manufacturing semiconductor device |
| KR101016349B1 (en) * | 2008-06-11 | 2011-02-22 | 매그나칩 반도체 유한회사 | Method for forming triple gate of semiconductor device and triple gate of semiconductor for the same |
| KR101044775B1 (en) * | 2003-12-24 | 2011-06-27 | 매그나칩 반도체 유한회사 | Method for forming Semi-conductor device |
| KR101052865B1 (en) * | 2004-07-09 | 2011-07-29 | 주식회사 하이닉스반도체 | Method of manufacturing semiconductor device |
| KR101055758B1 (en) * | 2004-12-20 | 2011-08-11 | 주식회사 하이닉스반도체 | Device Separation Method of Flash Memory Device |
| US8557694B2 (en) | 2008-06-11 | 2013-10-15 | Magnachip Semiconductor, Ltd. | Method for forming gate of semiconductor device |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100315441B1 (en) * | 1999-03-25 | 2001-11-28 | 황인길 | Shallow trench manufacturing method for isolating semiconductor devices |
-
2002
- 2002-10-25 KR KR1020020065536A patent/KR100895825B1/en not_active IP Right Cessation
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101044775B1 (en) * | 2003-12-24 | 2011-06-27 | 매그나칩 반도체 유한회사 | Method for forming Semi-conductor device |
| KR101052865B1 (en) * | 2004-07-09 | 2011-07-29 | 주식회사 하이닉스반도체 | Method of manufacturing semiconductor device |
| KR101055758B1 (en) * | 2004-12-20 | 2011-08-11 | 주식회사 하이닉스반도체 | Device Separation Method of Flash Memory Device |
| KR20070083200A (en) * | 2006-02-20 | 2007-08-23 | 가부시끼가이샤 도시바 | Method for manufacturing semiconductor device |
| KR101016349B1 (en) * | 2008-06-11 | 2011-02-22 | 매그나칩 반도체 유한회사 | Method for forming triple gate of semiconductor device and triple gate of semiconductor for the same |
| US8557694B2 (en) | 2008-06-11 | 2013-10-15 | Magnachip Semiconductor, Ltd. | Method for forming gate of semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100895825B1 (en) | 2009-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100567022B1 (en) | Method for forming isolation layer of semiconductor device using trench technology | |
| US6987064B2 (en) | Method and composition to improve a nitride/oxide wet etching selectivity | |
| KR100895825B1 (en) | Method for forming isolation layer in semiconductor device | |
| US20020072196A1 (en) | Shallow trench isolation for thin silicon/silicon-on-insulator substrates by utilizing polysilicon | |
| KR100691016B1 (en) | Method for forming isolation layer of semiconductor device | |
| KR100779398B1 (en) | Method of forming a device isolation film in a semiconductor device | |
| KR100492790B1 (en) | Device isolation insulating film formation method of semiconductor device | |
| KR100801724B1 (en) | Method for forming isolation of semiconductor device | |
| KR100481909B1 (en) | Method for forming an isolation layer in semiconductor device | |
| KR100557533B1 (en) | Method for Forming Device Isolation Film of Semiconductor Device | |
| KR100571413B1 (en) | Device Separator Formation Method of Semiconductor Device | |
| KR100511917B1 (en) | Method for forming isolation layer in semiconductor device | |
| KR19990048786A (en) | Method of forming device isolation film of semiconductor device | |
| KR101034094B1 (en) | Semiconductor device manufacturing method for preventing divot | |
| KR100745056B1 (en) | Method for forming the Isolation Layer of Semiconductor Device | |
| KR20040006322A (en) | Method for forming isolation layer of semiconductor device | |
| KR100623876B1 (en) | Method for forming the shallow trench isolation | |
| KR20030056388A (en) | Method for forming trench isolation in semiconductor device | |
| KR20050003057A (en) | Fabricating method of trench isolation layer in semiconductor device | |
| KR20010038007A (en) | Method for isolating semiconductor devices | |
| KR20010058966A (en) | A method for forming a field oxide of semiconductor device | |
| KR20040046697A (en) | method for fabricating isolation layer in semiconductor device | |
| KR20040056201A (en) | Method for forming isolation of semiconductor device | |
| KR20020060816A (en) | Method for forming trench of semiconductor element | |
| KR20030000671A (en) | Method for manufacturing an isolation layer in a semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |