KR100571413B1 - Device Separator Formation Method of Semiconductor Device - Google Patents
Device Separator Formation Method of Semiconductor Device Download PDFInfo
- Publication number
- KR100571413B1 KR100571413B1 KR1020030101835A KR20030101835A KR100571413B1 KR 100571413 B1 KR100571413 B1 KR 100571413B1 KR 1020030101835 A KR1020030101835 A KR 1020030101835A KR 20030101835 A KR20030101835 A KR 20030101835A KR 100571413 B1 KR100571413 B1 KR 100571413B1
- Authority
- KR
- South Korea
- Prior art keywords
- nitride film
- solution
- semiconductor substrate
- device isolation
- trench
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 238000000034 method Methods 0.000 title claims abstract description 22
- 230000015572 biosynthetic process Effects 0.000 title 1
- 150000004767 nitrides Chemical class 0.000 claims abstract description 30
- 238000002955 isolation Methods 0.000 claims abstract description 26
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000005530 etching Methods 0.000 claims abstract description 11
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims abstract description 10
- 239000000203 mixture Substances 0.000 claims abstract description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 17
- 230000003628 erosive effect Effects 0.000 abstract description 3
- 238000010169 landfilling Methods 0.000 abstract 1
- 239000000463 material Substances 0.000 abstract 1
- 239000000243 solution Substances 0.000 description 15
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Element Separation (AREA)
Abstract
소자 분리막의 침식으로 인한 누설전류 및 험프 현상을 방지하여 소자의 전기적 특성을 향상시킬 수 있는 반도체 소자의 소자 분리막 형성 방법이 개시된다. 이는, 반도체 기판 상에 패드 산화막과 질화막을 차례로 형성하는 단계와, 비활성 영역의 질화막과 패드 산화막을 식각하여 반도체 기판을 노출시키는 단계와, 반도체 기판을 식각하여 트렌치를 형성하는 단계와, 트렌치를 절연 물질로 매립하는 단계, 그리고 황산(H2SO4) 용액과 과산화수소수(H2O2)의 혼합액을 사용하여 질화막을 제거하는 단계로 이루어진다.Disclosed is a method of forming a device isolation layer of a semiconductor device capable of preventing leakage current and a hump phenomenon due to erosion of the device isolation layer to improve electrical characteristics of the device. This method includes forming a pad oxide film and a nitride film sequentially on a semiconductor substrate, etching the nitride film and the pad oxide film in an inactive region to expose the semiconductor substrate, etching the semiconductor substrate to form a trench, and insulating the trench. Landfilling the material, and removing the nitride film using a mixture of sulfuric acid (H 2 SO 4 ) solution and hydrogen peroxide solution (H 2 O 2 ).
STI, 소자 분리막 침식, 질화막 습식 식각STI, Device Isolation, Nitride Wet Etch
Description
도 1 및 도 2는 종래의 반도체 소자의 소자 분리막 형성 방법을 설명하기 위하여 도시한 단면도들이다.1 and 2 are cross-sectional views illustrating a method of forming a device isolation layer of a conventional semiconductor device.
도 3 내지 도 5는 본 발명에 의한 반도체 소자의 소자 분리막 형성 방법을 설명하기 위하여 도시한 단면도들이다.3 to 5 are cross-sectional views illustrating a method of forming a device isolation film of a semiconductor device according to the present invention.
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 소자 분리막의 침식으로 인한 소자간 브리지(bridge) 및 험프(hump) 현상을 방지할 수 있는 반도체 소자의 소자 분리막 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of forming a device isolation film of a semiconductor device capable of preventing bridges and humps between devices due to erosion of the device isolation film.
반도체 소자의 고집적화에 따라 미세화 기술의 하나인 소자 분리에 관한 연구개발이 활발히 진행되고 있다. 현재 널리 사용되고 있는 소자 분리 기술인 쉘로우 트렌치 분리(Shallow Trench Isolation; 이하, "STI"라 칭함) 방법은 넓은 활성영역의 확보, 우수한 표면 평탄화 특성 및 두꺼운 소자 분리영역을 구현하여 소자간 분리에 탁월한 특성을 가진다. 도 1 및 도 2를 참조하여 종래의 STI 기술에 대 해 간략히 설명한다.With the high integration of semiconductor devices, research and development on device isolation, which is one of the miniaturization techniques, is actively progressing. Shallow Trench Isolation (hereinafter referred to as "STI") method, a widely used device isolation technology, provides excellent active separation between devices by securing wide active area, excellent surface planarization, and thick device isolation area. Have 1 and 2 will be described briefly with respect to the conventional STI technology.
도 1을 참조하면, 반도체 기판(10) 위에 패드 산화막(12), 질화막(14) 및 TEOS(16)를 차례로 형성한 후 소자 분리막이 형성될 영역의 TEOS(16)와 질화막(14)을 차례로 식각한다. 식각된 TEOS(16)와 질화막(14)을 마스크로 사용하여 패드 산화막(12)과 반도체 기판(10)을 차례로 식각하여 반도체 기판에 트렌치를 형성한다.Referring to FIG. 1, after the
도 2를 참조하면, 트렌치가 형성된 반도체 기판의 전면에 절연 물질인 TEOS를 증착하여 트렌치를 매립한 다음 화학적 물리적 연마(Chemical Mechanical Polishing; CMP) 공정을 실시하여 상부의 TEOS를 제거한다. 다음, 활성영역에 남아 있는 질화막을 제거하기 위하여 불산 또는 산화막 식각액(BOE)으로 전처리한다. 이어서, 고온 인산(H3PO4) 용액으로 상기 질화막을 습식 식각하여 제거함으로써 소자 분리막(18)을 완성한다.Referring to FIG. 2, TEOS, which is an insulating material, is deposited on the entire surface of the semiconductor substrate on which the trench is formed to fill the trench, followed by chemical mechanical polishing (CMP) to remove the upper TEOS. Next, in order to remove the nitride film remaining in the active region, it is pretreated with hydrofluoric acid or an oxide etching solution (BOE). Subsequently, the
이와 같은 종래의 STI 공정에 따르면, 트렌치 형성용 마스크로 사용되었던 질화막을 고온의 인산(H3PO4) 용액으로 습식 식각하여 제거한다. 그런데, 이 과정에서 도 2에 도시된 바와 같이 가장자리의 소자 분리막(18)의 일부가 식각되는 현상이 발생한다. 이 상태에서 후속 공정에서 폴리실리콘막을 증착한 후 식각하여 게이트전극을 형성하면, 소자 분리막(18)이 식각된 부분에 폴리실리콘이 완전히 제거되지 않고 잔류하여 소자간에 브리지(bridge)가 발생하여 소자 분리 특성을 저하시키고 누설전류가 발생하는 문제점이 있다. 또한, 폴리실리콘이 트렌치의 상부 가장자리를 감싸며 지나감으로써 트렌치 상단의 전계(electric field)가 중심부보다 커지 게 되어 트랜지스터가 두 번 턴 온(turn on)되는 험프(hump) 현상을 유발하여 소자의 성능을 열화시키는 주 요인이 된다.According to the conventional STI process, the nitride film used as the trench forming mask is wet-etched and removed by using a high temperature phosphoric acid (H 3 PO 4 ) solution. However, in this process, as shown in FIG. 2, a part of the edge of the
본 발명이 이루고자 하는 기술적 과제는 소자 분리막의 침식으로 인한 누설전류 및 험프 현상을 방지하여 소자의 전기적 특성을 향상시킬 수 있는 반도체 소자의 소자 분리막 형성 방법을 제공하는 것이다.An object of the present invention is to provide a method for forming a device isolation layer of a semiconductor device that can improve the electrical characteristics of the device by preventing the leakage current and the hump phenomenon due to the erosion of the device isolation layer.
상기 기술적 과제를 달성하기 위하여 본 발명에 따른 반도체 소자의 소자 분리막 형성 방법은, 반도체 기판 상에 패드 산화막과 질화막을 차례로 형성하는 단계; 비활성 영역의 상기 질화막과 패드 산화막을 식각하여 상기 반도체 기판을 노출시키는 단계; 상기 반도체 기판을 식각하여 트렌치를 형성하는 단계; 상기 트렌치를 절연 물질로 매립하는 단계; 및 황산(H2SO4) 용액과 과산화수소수(H2 O2)의 혼합액을 사용하여 상기 질화막을 제거하는 단계를 포함하는 것을 특징으로 한다.In order to achieve the above technical problem, a method of forming a device isolation film of a semiconductor device according to the present invention includes: sequentially forming a pad oxide film and a nitride film on a semiconductor substrate; Etching the nitride layer and the pad oxide layer in the inactive region to expose the semiconductor substrate; Etching the semiconductor substrate to form a trench; Filling the trench with an insulating material; And removing the nitride film by using a mixed solution of a sulfuric acid (H 2 SO 4 ) solution and hydrogen peroxide solution (H 2 O 2 ).
상기 황산(H2SO4) 용액의 온도는 120 ∼ 160℃ 정도인 것이 바람직하다. 그리고, 상기 황산(H2SO4) 용액과 과산화수소수(H2O2)의 비율을 조절함으로써 상기 질화막의 식각율을 조절할 수 있다.The sulfuric acid (H 2 SO 4) the temperature of the solution is preferably about 120 ~ 160 ℃. The etch rate of the nitride layer may be adjusted by adjusting the ratio of the sulfuric acid (H 2 SO 4 ) solution and hydrogen peroxide solution (H 2 O 2 ).
이하 첨부 도면을 참조하면서 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 3 내지 도 5는 본 발명에 따른 반도체 소자의 소자 분리막 형성 방법을 설명하기 위하여 나타내 보인 단면도들이다.3 to 5 are cross-sectional views illustrating a method of forming a device isolation layer of a semiconductor device according to the present invention.
먼저, 도 3을 참조하면, 반도체 기판(30) 위에 얇은 열산화막을 성장시켜 완충용 패드 산화막(32)을 형성하고, 그 위에 트렌치 형성용 마스크로서 질화막(34)과 TEOS(36)를 차례로 증착한다. 사진식각 공정을 실시하여 트렌치가 형성될 영역의 TEOS(36)와 질화막(34)을 차례로 이방성 식각한다. 식각된 TEOS(36)와 질화막(34)을 마스크로 하여 패드 산화막(32)과 반도체 기판(30)을 이방성 식각하여 소정 깊이의 트렌치를 형성한다.First, referring to FIG. 3, a thin thermal oxide film is grown on a
도 4를 참조하면, 트렌치가 형성된 반도체 기판의 전면에 절연 물질, 예를 들어 TEOS를 트렌치가 충분히 매립될 정도의 두께로 증착한다. 다음에, 상기 TEOS막에 대해 CMP 공정을 실시하여 상부의 TEOS를 제거하여 표면이 평탄한 소자 분리막(38)을 형성한다. 이 때, 활성 영역에 형성되었던 TEOS도 함께 제거된다. 다음, 불산 또는 산화막 식각액(BOE)을 사용하여 반도체 기판을 전처리한다.Referring to FIG. 4, an insulating material, for example TEOS, is deposited on the entire surface of the semiconductor substrate on which the trench is formed to a thickness sufficient to fill the trench. Next, the TEOS film is subjected to a CMP process to remove the upper TEOS to form a
도 5를 참조하면, 식각 용액을 사용하여 활성 영역에 잔류하는 질화막을 습식 식각하여 제거한다. 이 때, 식각 용액으로는, 120 ∼ 160℃ 정도의 고온의 황산(H2SO4) 용액과 과산화수소수(H2O2)의 혼합액을 사용한다. 이와 같이 고온의 황산(H2SO4) 용액과 과산화수소수(H2O2)의 혼합액을 사용하여 질화막을 식각하면 트렌치에 매립된 산화막, 즉 TEOS는 전혀 식각되지 않고 질화막만을 선택적으로 식각할 수 있다. 따라서, 질화막을 습식 식각하는 과정에서 소자 분리막의 상단이 침식되는 현상을 방지하여 도시된 바와 같은 프로파일의 소자 분리막(38)을 형성할 수 있 다. 또한, 황산(H2SO4) 용액과 과산화수소수(H2O2)의 혼합 비율을 적절히 조절하면 질화막과 산화막의 식각율을 조절할 수 있으므로 소자 분리막의 프로파일을 조절할 수 있다.Referring to FIG. 5, the nitride film remaining in the active region is wet-etched and removed using an etching solution. At this time, as an etching solution, a mixture of a hot sulfuric acid (H 2 SO 4 ) solution of about 120 to 160 ° C. and hydrogen peroxide solution (H 2 O 2 ) is used. As such, when the nitride film is etched using a mixture of a high temperature sulfuric acid (H 2 SO 4 ) solution and hydrogen peroxide (H 2 O 2 ), the oxide film embedded in the trench, that is, TEOS is not etched at all, and only the nitride film can be selectively etched. have. Therefore, in the process of wet etching the nitride film, the top surface of the device isolation layer may be prevented from being eroded, thereby forming the
이상, 본 발명의 실시예를 설명하였으나, 본 발명은 상술한 실시예에 국한되는 것이 아니라 후술되는 청구범위에 기재된 본 발명의 기술적 사상과 범주내에서 당업자에 의해 여러 가지 변형이 가능하다.As mentioned above, although embodiment of this invention was described, this invention is not limited to the above-mentioned embodiment, A various deformation | transformation is possible for a person skilled in the art within the technical idea and scope of this invention described in the claim mentioned later.
이상의 설명에서와 같이, 본 발명에 따른 반도체 소자의 소자 분리막 형성 방법에 따르면, 트렌치를 형성하기 위한 마스크로 사용되었던 질화막을 제거하기 위한 식각 용액으로 고온의 황산(H2SO4) 용액과 과산화수소수(H2O 2)의 혼합액을 사용함으로써, 트렌치에 매립된 산화막은 전혀 식각되지 않고 질화막만을 선택적으로 식각할 수 있다.As described above, according to the method of forming a device isolation layer of a semiconductor device according to the present invention, a high temperature sulfuric acid (H 2 SO 4 ) solution and hydrogen peroxide solution as an etching solution for removing the nitride film used as a mask for forming a trench By using the mixed solution of (H 2 O 2 ), the oxide film embedded in the trench is not etched at all, and only the nitride film can be selectively etched.
따라서, 질화막을 습식 식각하는 과정에서 소자 분리막의 상단이 침식되는 현상을 방지하여 누설전류 및 험프 현상의 발생을 방지하여 소자의 전기적 특성을 향상시키고 제조수율을 향상시킬 수 있다. 또한, 황산(H2SO4) 용액과 과산화수소수(H2O2)의 혼합 비율을 조절함으로써 소자 분리막의 프로파일을 원하는 모양으로 적절히 조절할 수 있으므로 반도체 소자의 제조공정에 다양하게 이용할 수 있다.Therefore, in the process of wet etching the nitride film, the upper end of the device isolation layer is prevented from being eroded, thereby preventing the occurrence of leakage current and the hump phenomenon, thereby improving the electrical characteristics of the device and improving the manufacturing yield. In addition, by adjusting the mixing ratio of the sulfuric acid (H 2 SO 4 ) solution and hydrogen peroxide solution (H 2 O 2 ) it can be appropriately adjusted to the desired profile of the device isolation film can be used in a variety of manufacturing process of the semiconductor device.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030101835A KR100571413B1 (en) | 2003-12-31 | 2003-12-31 | Device Separator Formation Method of Semiconductor Device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030101835A KR100571413B1 (en) | 2003-12-31 | 2003-12-31 | Device Separator Formation Method of Semiconductor Device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050069604A KR20050069604A (en) | 2005-07-05 |
| KR100571413B1 true KR100571413B1 (en) | 2006-04-14 |
Family
ID=37259980
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030101835A KR100571413B1 (en) | 2003-12-31 | 2003-12-31 | Device Separator Formation Method of Semiconductor Device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100571413B1 (en) |
-
2003
- 2003-12-31 KR KR1020030101835A patent/KR100571413B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050069604A (en) | 2005-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100275730B1 (en) | Trench isolating method | |
| JP2010263129A (en) | Semiconductor device and method of manufacturing the same | |
| KR20040050789A (en) | Method for manufacturing STI of semiconductor device | |
| KR20010036816A (en) | Trench Isolation structure and semiconductor device having the same, trench isolation method | |
| KR100895825B1 (en) | Method for forming isolation layer in semiconductor device | |
| KR20100111162A (en) | Method of fabricating a semiconductor device having a recessed channel mos transistor | |
| KR100571413B1 (en) | Device Separator Formation Method of Semiconductor Device | |
| US6403492B1 (en) | Method of manufacturing semiconductor devices with trench isolation | |
| KR100839894B1 (en) | Semiconductor device and fabrication method therefor | |
| KR100949269B1 (en) | Method for manufcturing semiconductor device | |
| KR20070002945A (en) | Method for forming trench type isolation layer in semiconductor device | |
| KR100579851B1 (en) | Isolation Method for semiconductor device | |
| KR100400301B1 (en) | A method for forming a field oxide of semiconductor device | |
| KR100567027B1 (en) | Method for minimizing hump in shallow trench isolation | |
| KR100628641B1 (en) | Method for Forming Isolation Structure | |
| KR100519517B1 (en) | Method for forming isolation in semiconductor device | |
| KR100663609B1 (en) | Method for manufacturing isolation layer in semiconductor device | |
| US20050158963A1 (en) | Method of forming planarized shallow trench isolation | |
| JP2002100670A (en) | Semiconductor device and its manufacturing method | |
| KR100632053B1 (en) | Method for fabricating a shallow trench isolation of a semiconductor device | |
| KR100672768B1 (en) | Method for forming isolation in semiconductor device | |
| KR20030045217A (en) | Method of manufacturing a trench in semiconductor device | |
| KR20030056388A (en) | Method for forming trench isolation in semiconductor device | |
| KR101147376B1 (en) | Method for manufacturing semiconductor device | |
| KR100800106B1 (en) | Method for forming trench isolation layer in semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |