KR100949269B1 - Method for manufcturing semiconductor device - Google Patents

Method for manufcturing semiconductor device Download PDF

Info

Publication number
KR100949269B1
KR100949269B1 KR1020080000097A KR20080000097A KR100949269B1 KR 100949269 B1 KR100949269 B1 KR 100949269B1 KR 1020080000097 A KR1020080000097 A KR 1020080000097A KR 20080000097 A KR20080000097 A KR 20080000097A KR 100949269 B1 KR100949269 B1 KR 100949269B1
Authority
KR
South Korea
Prior art keywords
trench
forming
insulating film
oxidation process
substrate
Prior art date
Application number
KR1020080000097A
Other languages
Korean (ko)
Other versions
KR20090074341A (en
Inventor
이해정
조용태
김은미
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080000097A priority Critical patent/KR100949269B1/en
Publication of KR20090074341A publication Critical patent/KR20090074341A/en
Application granted granted Critical
Publication of KR100949269B1 publication Critical patent/KR100949269B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location

Abstract

본 발명은 산화공정을 통한 절연막 제조방법에 관한 것으로, 이를 위한 본 발명의 반도체 소자의 제조방법은, 기판을 선택적으로 식각하여 소자분리를 위한 제1트렌치를 형성하는 단계; 상기 제1트렌치의 표면에 희생막을 형성하는 단계; 산화공정을 진행하여 상기 희생막을 소모하면서 상기 제1트렌치 표면에 측벽절연막을 형성하는 단계; 상기 제1트렌치를 갭필절연막으로 매립하는 단계; 상기 기판을 선택적으로 식각하여 리세스채널을 위한 제2트렌치를 형성하는 단계; 상기 제2트렌치 표면에 희생막을 형성하는 단계; 산화공정을 진행하여 상기 희생막을 소모하면서 상기 제2트렌치 표면에 게이트절연막을 형성하는 단계 및 상기 게이트절연막 상에 상기 제2트렌치를 매립하고 일부가 상기 기판 위로 돌출된 게이트전극을 형성하는 단계를 포함하고 있으며, 본 발명에 따르면, 희생막을 형성한 후, 산화공정을 통하여 절연막을 형성함으로써, 기설정된 패턴의 형상이 산화공정을 통하여 절연막을 형성하는 과정에서 변형되는 것을 방지할 수 있는 효과가 있다. The present invention relates to a method for manufacturing an insulating film through an oxidation process, the method of manufacturing a semiconductor device of the present invention comprises the steps of selectively etching the substrate to form a first trench for device isolation; Forming a sacrificial layer on a surface of the first trench; Forming a sidewall insulating layer on the surface of the first trench while consuming the sacrificial layer by performing an oxidation process; Filling the first trench with a gap fill insulating film; Selectively etching the substrate to form a second trench for a recess channel; Forming a sacrificial layer on the surface of the second trench; Performing a oxidation process to form a gate insulating film on the surface of the second trench while consuming the sacrificial layer, and filling the second trench on the gate insulating film and forming a gate electrode partially protruding from the substrate. According to the present invention, after the sacrificial film is formed, the insulating film is formed through the oxidation process, thereby preventing the shape of the predetermined pattern from being deformed in the process of forming the insulating film through the oxidation process.

선택적 에피택셜 성장, 희생막, 게이트절연막, 측벽절연막 Selective epitaxial growth, sacrificial film, gate insulating film, sidewall insulating film

Description

반도체 소자의 제조방법{METHOD FOR MANUFCTURING SEMICONDUCTOR DEVICE}Manufacturing method of semiconductor device {METHOD FOR MANUFCTURING SEMICONDUCTOR DEVICE}

본 발명은 반도체 소자의 제조 기술에 관한 것으로, 더욱 상세하게는 산화공정(oxidation process)을 통한 절연막 제조방법에 관한 것이다. The present invention relates to a manufacturing technology of a semiconductor device, and more particularly to a method for manufacturing an insulating film through an oxidation process (oxidation process).

반도체 소자를 제조함에 있어서, 도전막과 도전막 사이를 전기적으로 분리하거나, 특정 구조물을 보호하기 위하여 절연막 형성공정이 필수적으로 요구된다.In manufacturing a semiconductor device, an insulating film forming process is essentially required to electrically separate the conductive film from the conductive film or to protect a specific structure.

도 1a 내지 도 1b는 종래기술에 따른 리세스게이트를 갖는 반도체 소자의 게이트절연막 형성과정을 도시한 공정단면도이다.1A to 1B are cross-sectional views illustrating a process of forming a gate insulating film of a semiconductor device having a recess gate according to the related art.

도 1a에 도시된 바와 같이, 종래기술에 따른 리세스게이트를 갖는 반도체 소자의 게이트절연막 형성방법은, 실리콘기판(11)을 선택적으로 식각하여 리세스채널을 위한 트렌치(12)를 형성한다. 이때, 도면부호 'W1'은 트렌치(12)의 선폭이다 As shown in FIG. 1A, in the gate insulating layer forming method of the semiconductor device having the recess gate according to the related art, the silicon substrate 11 is selectively etched to form the trench 12 for the recess channel. In this case, reference numeral 'W1' is a line width of the trench 12.

도 1b에 도시된 바와 같이, 트렌치(12)를 포함하는 실리콘기판(11) 전면에 산화공정(oxidation process) 예컨대, 열산화(thermal oxidation)공정을 실시하여 게이트절연막(13)을 형성한다. 이때, 도면부호 'W2'는 게이트절연막(13)이 형성된 트렌치(12)의 선폭이다.As illustrated in FIG. 1B, the gate insulating layer 13 is formed by performing an oxidation process, for example, a thermal oxidation process, on the entire surface of the silicon substrate 11 including the trench 12. In this case, reference numeral 'W2' denotes a line width of the trench 12 in which the gate insulating layer 13 is formed.

상술한 종래기술에서는 게이트절연막(13)을 산화공정 예컨대, 열산화공정을 실시하여 실리콘산화막(SiO2)으로 형성한다. 이때, 잘 알려진 바와 같이, 열산화공정은 실리콘기판(11)의 일부를 소모하면서 형성되기 때문에 게이트절연막(13)을 형성하기 이전의 트렌치(12) 선폭(W1)에 비하여 게이트절연막(13)을 형성한 이후의 트렌치(12) 선폭(W2)이 증가하게 된다. 이와 같이, 트렌치(12) 선폭이 증가할 경우, 후속 게이트패터닝 공정시 미스얼라인(mis align) 마진(margin)을 감소시켜 반도체 소자의 불량을 유발하는 문제점이 있다. In the above-described prior art, the gate insulating film 13 is formed into a silicon oxide film (SiO 2 ) by performing an oxidation process, for example, a thermal oxidation process. At this time, as is well known, since the thermal oxidation process is performed while consuming a part of the silicon substrate 11, the gate insulating film 13 may be removed as compared with the trench 12 line width W1 before the gate insulating film 13 is formed. After the formation, the trench 12 line width W2 is increased. As such, when the line width of the trench 12 is increased, there is a problem in that a misalignment margin is reduced during a subsequent gate patterning process to cause a defect of the semiconductor device.

즉, 기설정된 패턴의 형상이 산화공정을 통하여 절연막을 형성하는 과정에서 변형되고, 이러한 패턴의 변형은 반도체 소자의 신뢰성 및 제조 수율(yield)을 저하시키는 문제점이 있다. That is, the shape of the predetermined pattern is deformed in the process of forming the insulating film through the oxidation process, and the deformation of the pattern has a problem of lowering the reliability and manufacturing yield of the semiconductor device.

또한, 상술한 문제점은 산화공정을 예컨대, 열산화공정을 통하여 절연막을 형성하는 모든 반도체 소자의 제조공정에서 공통적으로 발생한다.In addition, the above-described problem commonly occurs in the manufacturing process of all the semiconductor devices forming the insulating film through an oxidation process, for example, a thermal oxidation process.

본 발명은 상기한 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 기설정된 패턴의 형상이 산화공정을 통하여 절연막을 형성하는 과정에서 변형되는 것을 방지할 수 있는 반도체 소자의 제조방법을 제공하는데 그 목적이 있다. The present invention has been proposed to solve the above problems of the prior art, and provides a method of manufacturing a semiconductor device that can prevent the shape of a predetermined pattern from being deformed in the process of forming an insulating film through an oxidation process. There is this.

상기 목적을 달성하기 위한 일 측면에 따른 본 발명의 반도체 소자의 리세스게이트 제조방법은, 기판을 선택적으로 식각하여 리세스채널을 위한 트렌치를 형성하는 단계; 상기 트렌치 표면에 희생막을 형성하는 단계; 산화공정을 진행하여 상기 희생막을 소모하면서 상기 트렌치 표면에 게이트절연막을 형성하는 단계 및 상기 게이트절연막 상에 상기 트렌치를 매립하고 일부가 상기 기판 위로 돌출된 게이트전극을 형성하는 단계를 포함한다. 이때, 상기 기판 및 상기 희생막은 실리콘(Si) 또는 실리콘게르마늄(SiGe)을 포함할 수 있으며, 상기 게이트절연막은 실리콘산화막을 포함할 수 있다. According to one or more exemplary embodiments, a method of manufacturing a recess gate of a semiconductor device may include forming a trench for a recess channel by selectively etching a substrate; Forming a sacrificial layer on the trench surface; And forming a gate insulating film on the trench surface while consuming the sacrificial layer by forming an oxide process, and forming a gate electrode having a portion of the trench formed on the gate insulating film and partially protruding from the substrate. In this case, the substrate and the sacrificial layer may include silicon (Si) or silicon germanium (SiGe), and the gate insulating layer may include a silicon oxide layer.

상기 희생막을 형성하는 단계는, 선택적 에피택셜 성장법을 사용하여 형성할 수 있으며, 상기 산화공정은 열산화공정을 포함할 수 있다. The forming of the sacrificial layer may be performed using a selective epitaxial growth method, and the oxidation process may include a thermal oxidation process.

상기 목적을 달성하기 위한 다른 일 측면에 따른 본 발명의 반도체 소자의 제조방법은, 기판을 선택적으로 식각하여 소자분리를 위한 제1트렌치를 형성하는 단계; 상기 제1트렌치의 표면에 희생막을 형성하는 단계; 산화공정을 진행하여 상 기 희생막을 소모하면서 상기 제1트렌치 표면에 측벽절연막을 형성하는 단계; 상기 제1트렌치를 갭필절연막으로 매립하는 단계; 상기 기판을 선택적으로 식각하여 리세스채널을 위한 제2트렌치를 형성하는 단계; 상기 제2트렌치 표면에 희생막을 형성하는 단계; 산화공정을 진행하여 상기 희생막을 소모하면서 상기 제2트렌치 표면에 게이트절연막을 형성하는 단계 및 상기 게이트절연막 상에 상기 제2트렌치를 매립하고 일부가 상기 기판 위로 돌출된 게이트전극을 형성하는 단계를 포함한다. 이때, 상기 기판 및 상기 희생막은 실리콘(Si) 또는 실리콘게르마늄(SiGe)을 포함할 수 있으며, 상기 측벽절연막 및 상기 게이트절연막은 실리콘산화막을 포함할 수 있다. According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor device, the method comprising: selectively etching a substrate to form a first trench for device isolation; Forming a sacrificial layer on a surface of the first trench; Forming a sidewall insulating film on the surface of the first trench while consuming the sacrificial film by performing an oxidation process; Filling the first trench with a gap fill insulating film; Selectively etching the substrate to form a second trench for a recess channel; Forming a sacrificial layer on the surface of the second trench; Performing a oxidation process to form a gate insulating film on the surface of the second trench while consuming the sacrificial layer, and filling the second trench on the gate insulating film and forming a gate electrode partially protruding from the substrate. do. In this case, the substrate and the sacrificial layer may include silicon (Si) or silicon germanium (SiGe), and the sidewall insulating layer and the gate insulating layer may include a silicon oxide layer.

상기 희생막을 형성하는 단계는, 선택적 에피택셜 성장법을 사용하여 형성할 수 있으며, 상기 산화공정은 열산화공정을 포함할 수 있다. The forming of the sacrificial layer may be performed using a selective epitaxial growth method, and the oxidation process may include a thermal oxidation process.

본 발명은 산화공정을 통하여 절연막을 형성하기 이전에 절연막이 형성될 영역에 희생막을 형성함으로써, 기설정된 패턴의 형상이 산화공정을 통하여 절연막을 형성하는 과정에서 변형되는 것을 방지할 수 있는 효과가 있다. According to the present invention, by forming a sacrificial film in a region where an insulating film is to be formed before forming the insulating film through the oxidation process, the shape of a predetermined pattern can be prevented from being deformed in the process of forming the insulating film through the oxidation process. .

본 발명을 리세스게이트를 갖는 반도체 소자에 적용할 경우, 게이트절연막 형성과정시 트렌치의 변형으로 인하여 미스얼라인 마진이 감소하는 것을 방지할 수 있는 효과가 있다. 또한, 본 발명을 STI(ShalloW Trench Isolation) 공정에 적용할 경우, 측벽절연막 형성과정시 트렌치의 변형으로 인하여 활성영역이 감소하는 것을 방지할 수 있는 효과가 있다. When the present invention is applied to a semiconductor device having a recess gate, the misalignment margin can be prevented from being reduced due to the deformation of the trench during the process of forming the gate insulating film. In addition, when the present invention is applied to the ShalloW Trench Isolation (STI) process, the active region may be prevented from being reduced due to the deformation of the trench during the sidewall insulating layer formation process.

이로써, 본 발명은 반도체 소자의 신뢰성 및 제조 수율을 향상시킬 수 있는 효과가 있다. Thus, the present invention has the effect of improving the reliability and manufacturing yield of the semiconductor device.

이하 본 발명이 속하는 기술분야에서 통상의 지식을 가진자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부도면을 참조하여 설명하기로 한다.Hereinafter, the most preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention.

후술한 본 발명은 기설정된 패턴의 형상이 산화공정을 통하여 절연막을 형성하는 과정에서 변형되는 것을 방지하기 위하여, 산화공정을 통하여 절연막을 형성하기 이전에 절연막이 형성될 영역에 희생막을 형성한 다음 절연막을 형성하는 것을 기술적 원리로 한다. In order to prevent the shape of the predetermined pattern from being deformed in the process of forming the insulating film through the oxidation process, the present invention described below forms a sacrificial film in the region where the insulating film is to be formed before forming the insulating film through the oxidation process, and then To form a technical principle.

도 2a 내지 도 2f는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 도시한 공정단면도이다.2A through 2F are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with an embodiment of the present invention.

도 2a에 도시된 바와 같이, 기판(21)을 선택적으로 식각하여 소자분리를 위한 제1트렌치(22)를 형성한다. 이때, 기판(21)은 반도체기판 예컨대, 실리콘기판(Si) 또는 실리콘게르마늄기판(SiGe)을 사용할 수 있다. 그리고, 제1트렌치(22)를 형성하기 위한 식각공정은 건식식각(dry etch)공정으로 실시할 수 있다. As shown in FIG. 2A, the substrate 21 is selectively etched to form a first trench 22 for device isolation. In this case, the substrate 21 may be a semiconductor substrate such as a silicon substrate (Si) or a silicon germanium substrate (SiGe). The etching process for forming the first trenches 22 may be performed by a dry etching process.

여기서, 도면부호 'W1'은 제1트렌치(22)의 선폭이다.Here, reference numeral 'W1' denotes a line width of the first trench 22.

다음으로, 제1트렌치(22) 표면 즉, 바닥 및 측벽에 희생막(23)을 형성한다. 이때, 희생막(23)은 선택적 에피택셜 성장법(Selective Epitaxial Growth, SEG)을 사용하여 실리콘막(Si) 또는 실리콘게르마늄막(SiGe)으로 형성할 수 있다. Next, a sacrificial layer 23 is formed on the surface of the first trench 22, that is, the bottom and the sidewalls. In this case, the sacrificial layer 23 may be formed of a silicon layer Si or a silicon germanium layer SiGe using selective epitaxial growth (SEG).

여기서, 희생막(23)은 후속 제1트렌치(22) 표면 즉, 바닥 및 측벽에 산화공정을 통하여 측벽절연막을 형성하는 과정에서 측벽절연막이 제1트렌치(22) 표면의 기판(21) 일부를 소모하면서 형성되는 것에 따른 제1트렌치(22)의 변형 구체적으로, 제1트렌치(22)의 선폭(W1)이 증가하는 것을 방지하기 위한 것으로, 후속 공정을 통하여 형성될 측벽절연막의 두께와 동일하거나, 적어도 측벽절연막의 두께에 절반 이상의 두께를 갖도록 즉, 측벽절연막 전체두께 대비 50% ~ 100% 범위를 갖도록 형성하는 것이 바람직하다. 이는 잘 알려진 바와 같이, 열산화공정을 통하여 절연막을 형성할 경우, 절연막의 전체 두께 대비 대략 44% 정도가 기판(21)을 소모하면서 형성되기 때문이다. Here, in the process of forming the sidewall insulating layer through the oxidation process on the surface of the first trench 22, that is, the bottom and the sidewalls, the sidewall insulating layer may partially remove the portion of the substrate 21 on the surface of the first trench 22. Deformation of the first trench 22 as it is formed while consuming In particular, to prevent the line width W1 of the first trench 22 from increasing, the thickness of the sidewall insulating layer to be formed through a subsequent process is equal to or It is preferable to form at least half of the thickness of the sidewall insulating film, that is, 50% to 100% of the total thickness of the sidewall insulating film. This is because, as is well known, when the insulating film is formed through the thermal oxidation process, approximately 44% of the total thickness of the insulating film is formed while consuming the substrate 21.

도 2b에 도시된 바와 같이, 희생막(23)을 포함하는 기판(21) 전면에 측벽절연막(24)을 형성한다. 이때, 측벽절연막(24)은 제1트렌치(22)를 형성하기 위한 식각공정시 발생된 제1트렌치(22)의 손상을 큐어링(curing)하기 위한 것으로, 산화공정 예컨대, 열산화공정을 통하여 실리콘산화막(SiO2)으로 형성할 수 있다. As shown in FIG. 2B, the sidewall insulating layer 24 is formed on the entire surface of the substrate 21 including the sacrificial layer 23. In this case, the sidewall insulating layer 24 is for curing the damage of the first trench 22 generated during the etching process for forming the first trench 22. It may be formed of a silicon oxide film (SiO 2 ).

여기서, 열산화공정을 통하여 실리콘산화막 즉, 측벽절연막(24)을 형성하는 과정에서 희생막(23)을 소모하면서 측벽절연막(24)이 형성되기 때문에 제1트렌치(22)의 선폭(W1)이 증가하는 것을 방지할 수 있다. 바람직하게는 측벽절연막(24)를 형성하는 과정에서 희생막(23)을 모두 소모하면서 측벽절연막(24)이 형성되는 것이 좋다.Here, since the sidewall insulating layer 24 is formed while the sacrificial layer 23 is consumed in the process of forming the silicon oxide layer, that is, the sidewall insulating layer 24 through the thermal oxidation process, the line width W1 of the first trench 22 is increased. It can prevent the increase. Preferably, the sidewall insulating layer 24 may be formed while the sacrificial layer 23 is exhausted in the process of forming the sidewall insulating layer 24.

만약, 희생막(23)을 형성하기 않고, 상술한 측벽절연막(24)을 형성할 경우, 측벽절연막(24)을 형성하는 과정에서 제1트렌치(22) 표면의 기판(21)을 일부 소모하면서 측벽절연막(24)이 형성되어 제1트렌치(22)의 선폭(W1)이 증가할 우려가 있다. 이때, 제1트렌치(22)는 소자분리를 위한 것으로, 제1트렌치(22)의 선폭(W1)이 증가할 경우, 반도체 소자의 활성영역을 감소시키는 문제점이 발생할 수 있다. When the sidewall insulating layer 24 is formed without forming the sacrificial layer 23, the substrate 21 on the surface of the first trench 22 is partially consumed while the sidewall insulating layer 24 is formed. There is a concern that the sidewall insulating layer 24 may be formed to increase the line width W1 of the first trench 22. In this case, the first trench 22 is for device isolation, and when the line width W1 of the first trench 22 is increased, a problem may occur in reducing the active area of the semiconductor device.

도 2c에 도시된 바와 같이, 측벽절연막(24) 상에 라이너질화막(liner nitride, 미도시) 및 라이너산화막(liner oxide, 미도시)을 순차적으로 형성한 후, 제1트렌치(22) 내부를 소자분리막용 절연막으로 매립한다. 이때, 라이너질화막은 후속 소자분리막(25)을 형성하는 과정에서 측벽절연막(24)이 손상되는 것을 방지하는 역할을 수행하며, 라이너산화막은 소자분리막용 절연막과 라이너질화막 사이의 계면특성이 열화되는 것을 방지하는 역할을 수행한다. 그리고, 소자분리막용 절연막은 산화막 예컨대, 고밀도플라즈마산화막(High Density Plasma oxide) 또는 SOD(Spin On Dielectric)을 단독으로 사용하거나, 이들을 혼합하여 사용할 수 있다. As shown in FIG. 2C, a liner nitride layer and a liner oxide layer are sequentially formed on the sidewall insulating layer 24, and then the inside of the first trench 22 is formed. It is embedded with an insulating film for separator. In this case, the liner nitride film serves to prevent the sidewall insulating layer 24 from being damaged in the process of forming the subsequent device isolation layer 25, and the liner oxide film deteriorates an interface property between the insulating layer for the device isolation layer and the liner nitride layer. Serves to prevent. The insulating film for the device isolation film may be an oxide film, for example, a high density plasma oxide film or a spin on dielectric, or a mixture thereof.

다음으로, 기판(21) 상부면에 노출되도록 평탄화공정을 실시하여 소자분리막(25)을 완성한다. 이때, 평탄화공정은 화학적기계적연마법(Chemical Mechanical Polishing, CMP) 또는 에치백공정(etch back)을 사용하여 실시할 수 있다.Next, a planarization process is performed to expose the upper surface of the substrate 21 to complete the device isolation layer 25. In this case, the planarization process may be performed using chemical mechanical polishing (CMP) or an etch back process.

여기서, 소자분리막(25)이 형성된 이외의 기판(21)이 활성영역(26)으로 정의된다.Here, the substrate 21 other than the device isolation film 25 is formed as the active region 26.

다음으로, 활성영역(26)의 기판(21)을 선택적으로 식각하여 제2트렌치(27)를 형성한다. 이때, 제2트렌치(27)는 리세스채널(recess channel)을 형성하기 위한 것으로, 통상적으로 기판(21)의 상부면을 기준으로 제1트렌치(22)보다 식각깊이가 낮다.Next, the second trench 27 is formed by selectively etching the substrate 21 of the active region 26. In this case, the second trench 27 is for forming a recess channel, and typically has a lower etching depth than the first trench 22 based on the upper surface of the substrate 21.

여기서, 도면부호 'W2'는 제2트렌치(27)의 선폭이다.Here, reference numeral 'W2' denotes a line width of the second trench 27.

도 2d에 도시된 바와 같이, 제2트렌치(27)의 표면 즉, 바닥 및 측벽에 희생막(28)을 형성한다. 이때, 희생막(28)은 선택적 에피택셜 성장법을 사용하여 실리콘막(Si) 또는 실리콘게르마늄막(SiGe)으로 형성할 수 있다. As shown in FIG. 2D, the sacrificial layer 28 is formed on the surface of the second trench 27, that is, the bottom and the sidewalls. In this case, the sacrificial layer 28 may be formed of a silicon layer Si or a silicon germanium layer SiGe using a selective epitaxial growth method.

여기서, 희생막(28)은 후속 제2트렌치(27) 표면에 산화공정을 통하여 게이트절연막을 형성하는 과정에서 게이트절연막이 제2트렌치(27) 표면의 기판(21) 일부를 소모하면서 형성되는 것에 따른 제2트렌치(27)의 변형 구체적으로, 제2트렌치(27)의 선폭(W2)이 증가하는 것을 방지하기 위한 것으로, 후속 공정을 통하여 형성될 게이트절연막의 두께와 동일하거나, 적어도 게이트절연막의 두께에 절반 이상의 두께를 갖도록 즉, 게이트절연막 두께 대비 50% ~ 100% 범위를 갖도록 형성하는 것이 바람직하다. Here, the sacrificial layer 28 is formed while the gate insulating layer consumes a portion of the substrate 21 on the surface of the second trench 27 in the process of forming the gate insulating layer on the surface of the second trench 27 through an oxidation process. Specifically, the second trench 27 may be modified to prevent the line width W2 of the second trench 27 from increasing. The second trench 27 may be formed to have a thickness equal to, or at least equal to, the thickness of the gate insulating layer to be formed through a subsequent process. The thickness is preferably formed to have a thickness of more than half, that is, 50% to 100% of the thickness of the gate insulating film.

도 2e에 도시된 바와 같이, 희생막(28)를 포함하는 기판(21) 전면에 게이트절연막(29)을 형성한다. 이때, 게이트절연막(29)은 산화공정 예컨대, 열산화공정을 통하여 실리콘산화막(SiO2)으로 형성할 수 있다.As shown in FIG. 2E, the gate insulating layer 29 is formed on the entire surface of the substrate 21 including the sacrificial layer 28. In this case, the gate insulating layer 29 may be formed of a silicon oxide layer (SiO 2 ) through an oxidation process, for example, a thermal oxidation process.

여기서, 열산화공정을 통하여 실리콘산화막 즉, 게이트절연막(29)을 형성하 는 과정에서 희생막(28)을 소모하면서 게이트절연막(29)이 형성되기 때문에 제2트렌치(27)의 선폭(W2)이 증가하는 것을 방지할 수 있다. 바람직하게는 게이트절연막(29)을 형성하는 과정에서 희생막(28)을 모두 소모하면서 게이트절연막(29)을 형성하는 것이 좋다. Here, since the gate insulating layer 29 is formed while the sacrificial layer 28 is consumed in the process of forming the silicon oxide layer, that is, the gate insulating layer 29 through the thermal oxidation process, the line width W2 of the second trench 27 is formed. This can be prevented from increasing. Preferably, the gate insulating layer 29 may be formed while the sacrificial layer 28 is exhausted in the process of forming the gate insulating layer 29.

만약, 희생막(28)을 형성하기 않고, 상술한 게이트절연막(29)을 형성할 경우, 게이트절연막(29)을 형성하는 과정에서 제2트렌치(27) 표면의 기판(21)을 일부 소모하면서 게이트절연막(29)이 형성되기 때문에 제2트렌치(27)의 선폭(W2)이 증가하게 된다. 이때, 제2트렌치(27)의 선폭(W2)이 증가할 경우, 후속 게이트패턴을 형성하는 과정에서 미스얼라인 마진이 감소하여 반도체 소자의 불량을 유발할 수 있다. If the gate insulating layer 29 is formed without forming the sacrificial layer 28, the substrate 21 on the surface of the second trench 27 is partially consumed in the process of forming the gate insulating layer 29. Since the gate insulating layer 29 is formed, the line width W2 of the second trench 27 is increased. In this case, when the line width W2 of the second trench 27 increases, misalignment margin decreases in the process of forming a subsequent gate pattern, which may cause a defect of the semiconductor device.

도 2f에 도시된 바와 같이, 게이트절연막(29) 상에 제2트렌치(27)를 매립하고 일부가 기판(21) 위로 돌출된 게이트패턴(30)을 형성한다. 이때, 게이트절연막(29)을 형성하는 과정에서 기설정된 제2트렌치(27)의 선폭(W2)을 유지함으로써, 게이트패턴(30)을 형성하는 과정에서 미스얼라인 마진이 감소하는 것을 방지할 수 있다. As shown in FIG. 2F, the second trench 27 is embedded on the gate insulating layer 29 to form a gate pattern 30 protruding from the substrate 21. In this case, by maintaining the line width W2 of the second trench 27 that is set in the process of forming the gate insulating layer 29, the misalignment margin may be prevented from being reduced in the process of forming the gate pattern 30. have.

상술한 공정과정을 통하여 본 발명의 반도체 소자를 완성할 수 있다.Through the above-described process, the semiconductor device of the present invention can be completed.

이와 같이, 본 발명은 산화공정을 통하여 절연막을 형성하기 이전에 절연막이 형성될 영역에 희생막을 미리 형성함으로써, 기설정된 패턴의 형상이 산화공정을 통하여 절연막을 형성하는 과정에서 변형되는 것을 방지할 수 있다. 구체적으로, 리세스게이트를 갖는 반도체 소자의 게이트절연막 형성공정에서, 제2트렌 치(27)의 변형으로 인하여 게이트패턴(30)을 형성하는 과정에서 미스얼라인 마진이 감소하는 것을 방지할 수 있고, STI(ShalloW Trench Isolation) 소자분리막(25)의 측벽절연막(24) 형성공정에서, 제1트렌치(22)의 변형으로 인하여 활성영역(26)이 감소하는 것을 방지할 수 있다. As described above, according to the present invention, the sacrificial film is formed in the region where the insulating film is to be formed before the insulating film is formed through the oxidation process, thereby preventing the shape of the predetermined pattern from being deformed during the formation of the insulating film through the oxidation process. have. Specifically, in the process of forming the gate insulating film of the semiconductor device having the recess gate, the misalignment margin may be prevented from being reduced during the process of forming the gate pattern 30 due to the deformation of the second trench 27. In the process of forming the sidewall insulating layer 24 of the STI (ShalloW Trench Isolation) device isolation layer 25, the active region 26 may be prevented from being reduced due to the deformation of the first trench 22.

이로써, 반도체 소자의 신뢰성 및 제조 수율을 향상시킬 수 있는 효과가 있다. Thereby, there exists an effect which can improve the reliability and manufacturing yield of a semiconductor element.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위내의 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical spirit of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will appreciate that various embodiments within the scope of the technical idea of the present invention are possible.

도 1a 내지 도 1b는 종래기술에 따른 리세스게이트를 갖는 반도체 소자의 게이트절연막 형성과정을 도시한 공정단면도.1A to 1B are cross-sectional views illustrating a process of forming a gate insulating film of a semiconductor device having a recess gate according to the related art.

도 2a 내지 도 2f는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 도시한 공정단면도.2A through 2F are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with an embodiment of the present invention.

*도면 주요 부분에 대한 부호 설명** Description of symbols on the main parts of the drawings *

21 : 기판 22 : 제1트렌치21 substrate 22 first trench

23, 28 : 희생막 24 : 측벽절연막23, 28: sacrificial film 24: sidewall insulating film

25 : 소자분리막 26 : 활성영역25 device isolation layer 26 active region

27 : 제2트렌치 29 : 게이트절연막27: second trench 29: gate insulating film

30 : 게이트패턴 30: gate pattern

Claims (10)

기판을 선택적으로 식각하여 리세스채널을 위한 트렌치를 형성하는 단계;Selectively etching the substrate to form trenches for the recess channels; 상기 트렌치 표면에 희생막을 형성하는 단계;Forming a sacrificial layer on the trench surface; 산화공정을 통해 상기 희생막을 산화시켜 상기 트렌치 표면에 게이트절연막을 형성하는 단계; 및Oxidizing the sacrificial layer through an oxidation process to form a gate insulating layer on the trench surface; And 상기 게이트절연막 상에 상기 트렌치를 매립하고 일부가 상기 기판 위로 돌출된 게이트전극을 형성하는 단계Filling the trench and forming a gate electrode partially protruding from the substrate on the gate insulating layer; 를 포함하는 반도체 소자의 리세스게이트 제조방법.Recess gate manufacturing method of a semiconductor device comprising a. 제1항에 있어서,The method of claim 1, 상기 기판 및 상기 희생막은 실리콘(Si) 또는 실리콘게르마늄(SiGe)을 포함하는 반도체 소자의 리세스게이트 제조방법.And the substrate and the sacrificial layer include silicon (Si) or silicon germanium (SiGe). 제1항에 있어서,The method of claim 1, 상기 희생막을 형성하는 단계는,Forming the sacrificial layer, 선택적 에피택셜 성장법을 사용하여 형성하는 반도체 소자의 리세스게이트 제조방법.A method for manufacturing a recess gate of a semiconductor device, which is formed using a selective epitaxial growth method. 제1항에 있어서,The method of claim 1, 상기 산화공정은 열산화공정을 포함하는 반도체 소자의 리세스게이트 제조방법.The oxidation process is a recess gate manufacturing method of a semiconductor device comprising a thermal oxidation process. 제1항에 있어서,The method of claim 1, 상기 게이트절연막은 실리콘산화막을 포함하는 반도체 소자의 리세스게이트 제조방법.The gate insulating layer is a recess gate manufacturing method of a semiconductor device comprising a silicon oxide film. 기판을 선택적으로 식각하여 소자분리를 위한 제1트렌치를 형성하는 단계;Selectively etching the substrate to form a first trench for device isolation; 상기 제1트렌치의 표면에 희생막을 형성하는 단계;Forming a sacrificial layer on a surface of the first trench; 산화공정을 통해 상기 희생막을 산화시켜 상기 제1트렌치 표면에 측벽절연막을 형성하는 단계;Oxidizing the sacrificial layer through an oxidation process to form a sidewall insulating layer on the surface of the first trench; 상기 제1트렌치를 갭필절연막으로 매립하는 단계;Filling the first trench with a gap fill insulating film; 상기 기판을 선택적으로 식각하여 리세스채널을 위한 제2트렌치를 형성하는 단계;Selectively etching the substrate to form a second trench for a recess channel; 상기 제2트렌치 표면에 희생막을 형성하는 단계;Forming a sacrificial layer on the surface of the second trench; 산화공정을 통해 상기 희생막을 산화시켜 상기 제2트렌치 표면에 게이트절연막을 형성하는 단계; 및Oxidizing the sacrificial layer through an oxidation process to form a gate insulating layer on the surface of the second trench; And 상기 게이트절연막 상에 상기 제2트렌치를 매립하고 일부가 상기 기판 위로 돌출된 게이트전극을 형성하는 단계Filling the second trench on the gate insulating layer and forming a gate electrode partially protruding from the substrate; 를 포함하는 반도체 소자의 제조방법.Method of manufacturing a semiconductor device comprising a. 제6항에 있어서,The method of claim 6, 상기 기판 및 상기 희생막은 실리콘(Si) 또는 실리콘게르마늄(SiGe)을 포함하는 반도체 소자의 제조방법.And the substrate and the sacrificial layer include silicon (Si) or silicon germanium (SiGe). 제6항에 있어서,The method of claim 6, 상기 희생막을 형성하는 단계는,Forming the sacrificial layer, 선택적 에피택셜 성장법을 사용하여 형성하는 반도체 소자의 제조방법.A method for manufacturing a semiconductor device formed using the selective epitaxial growth method. 제6항에 있어서,The method of claim 6, 상기 산화공정은 열산화공정을 포함하는 반도체 소자의 제조방법.The oxidation process is a method of manufacturing a semiconductor device comprising a thermal oxidation process. 제6항에 있어서,The method of claim 6, 상기 측벽절연막 및 상기 게이트절연막은 실리콘산화막을 포함하는 반도체 소자의 제조방법.And the sidewall insulating film and the gate insulating film comprise a silicon oxide film.
KR1020080000097A 2008-01-02 2008-01-02 Method for manufcturing semiconductor device KR100949269B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080000097A KR100949269B1 (en) 2008-01-02 2008-01-02 Method for manufcturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080000097A KR100949269B1 (en) 2008-01-02 2008-01-02 Method for manufcturing semiconductor device

Publications (2)

Publication Number Publication Date
KR20090074341A KR20090074341A (en) 2009-07-07
KR100949269B1 true KR100949269B1 (en) 2010-03-25

Family

ID=41331646

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080000097A KR100949269B1 (en) 2008-01-02 2008-01-02 Method for manufcturing semiconductor device

Country Status (1)

Country Link
KR (1) KR100949269B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140052693A (en) * 2012-10-25 2014-05-07 삼성전자주식회사 Method for manufacturing semiconductor devices

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200137632A (en) 2019-05-31 2020-12-09 삼성전자주식회사 Semiconductor device including trench isolation layer and method of forming the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050004352A (en) * 2003-07-02 2005-01-12 삼성전자주식회사 Recess type transistor and method for manufacturing the same
JP2006135075A (en) * 2004-11-05 2006-05-25 Sony Corp Semiconductor apparatus and manufacturing method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050004352A (en) * 2003-07-02 2005-01-12 삼성전자주식회사 Recess type transistor and method for manufacturing the same
JP2006135075A (en) * 2004-11-05 2006-05-25 Sony Corp Semiconductor apparatus and manufacturing method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140052693A (en) * 2012-10-25 2014-05-07 삼성전자주식회사 Method for manufacturing semiconductor devices
KR102047097B1 (en) * 2012-10-25 2019-11-20 삼성전자주식회사 Method for manufacturing semiconductor devices

Also Published As

Publication number Publication date
KR20090074341A (en) 2009-07-07

Similar Documents

Publication Publication Date Title
JP2006080492A (en) Semiconductor device and method of manufacturing the same
US7871897B2 (en) Method of forming shallow trench isolation regions in devices with NMOS and PMOS regions
JP2002016156A (en) Manufacturing method of nonvolatile memory
KR100949269B1 (en) Method for manufcturing semiconductor device
KR20060006331A (en) Method of forming a floating gate in a flash memory device
KR100703836B1 (en) Method for forming trench type isolation layer in semiconductor device
KR101056244B1 (en) Method of manufacturing semiconductor device
KR20080084256A (en) Method for forming shallow trench isolation of semiconductor device
KR100506453B1 (en) Manufacturing method for semiconductor device
KR101090373B1 (en) Semiconductor device having isolation layer and method of fabricating the same
KR20080016327A (en) Semiconductor device and method for fabricating the same
KR100875346B1 (en) Manufacturing method of shallow trench isolation
KR100579851B1 (en) Isolation Method for semiconductor device
KR101026375B1 (en) Isolation of semiconductor device and forming method thereof
KR100608375B1 (en) Method for forming gate in semiconductor device
KR100571413B1 (en) Device Separator Formation Method of Semiconductor Device
KR100792357B1 (en) Method for fabricating recess gate in semiconductor device
KR100460043B1 (en) Method for forming the isolation layer of semiconductor device
KR100922962B1 (en) Method of manufacturing a semiconductor device
KR100567027B1 (en) Method for minimizing hump in shallow trench isolation
KR20080101378A (en) Fabricating method of flash memory device
KR20070069747A (en) Method for forming isolation layer of semiconductor device
KR20050003057A (en) Fabricating method of trench isolation layer in semiconductor device
KR20050058816A (en) A semiconductor device with a spacer in the trench, and a manufacturing method thereof
KR20060040124A (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee