KR101026375B1 - Isolation of semiconductor device and forming method thereof - Google Patents

Isolation of semiconductor device and forming method thereof Download PDF

Info

Publication number
KR101026375B1
KR101026375B1 KR1020040049160A KR20040049160A KR101026375B1 KR 101026375 B1 KR101026375 B1 KR 101026375B1 KR 1020040049160 A KR1020040049160 A KR 1020040049160A KR 20040049160 A KR20040049160 A KR 20040049160A KR 101026375 B1 KR101026375 B1 KR 101026375B1
Authority
KR
South Korea
Prior art keywords
device isolation
depth
trench
film
isolation film
Prior art date
Application number
KR1020040049160A
Other languages
Korean (ko)
Other versions
KR20060000350A (en
Inventor
김재영
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040049160A priority Critical patent/KR101026375B1/en
Publication of KR20060000350A publication Critical patent/KR20060000350A/en
Application granted granted Critical
Publication of KR101026375B1 publication Critical patent/KR101026375B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H01L21/76235—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls trench shape altered by a local oxidation of silicon process step, e.g. trench corner rounding by LOCOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체 소자의 소자분리막 및 그 형성 방법에 관한 것으로서, 더욱 자세하게는 소자분리 특성을 개선하고, 소자분리막 관련 이온주입을 감소시켜 정션 캐패시턴스의 감소 및 정션 디플리션의 증가를 가져오는 반도체 소자의 소자분리막 및 그 형성 방법에 관한 것이다.The present invention relates to a device isolation film of a semiconductor device and a method of forming the semiconductor device, and more particularly, to improve device isolation characteristics, and to reduce ion separation related device implantation, thereby reducing junction capacitance and increasing junction depletion. A device isolation film and a method of forming the same.

본 발명에 따른 반도체 소자의 소자분리막은 실리콘 기판에 형성된 트렌치를 매립하여 형성되는 소자분리막에 있어서, 상기 트렌치 중간 깊이에서의 소자분리막이 양 옆으로 돌출되도록 형성되는 것을 특징으로 한다.
In the device isolation film of the semiconductor device according to the present invention, the device isolation film formed by filling a trench formed in a silicon substrate may be formed so that the device isolation film at the intermediate depth of the trench protrudes to both sides.

소자분리막, 산소이온주입층, 열산화막, 중간 깊이Device isolation film, oxygen ion implantation layer, thermal oxide film, medium depth

Description

반도체 소자의 소자분리막 및 그 형성 방법{ISOLATION OF SEMICONDUCTOR DEVICE AND FORMING METHOD THEREOF} Device isolation film of semiconductor device and its formation method {ISOLATION OF SEMICONDUCTOR DEVICE AND FORMING METHOD THEREOF}             

도 1 내지 도 5는 본 발명에 의한 반도체 소자의 소자분리막 및 그 형성 방법을 나타낸 공정단면도들.
1 to 5 are process cross-sectional views showing a device isolation film and a method of forming the semiconductor device according to the present invention.

- 도면의 주요 부분에 대한 설명 -Description of the main parts of the drawing-

10 : 실리콘 기판 15 : 버퍼산화막10 silicon substrate 15 buffer oxide film

16 : 질화막 17 : 산소이온주입층16 nitride film 17 oxygen ion implantation layer

18, 18' : 열산화막 20 : 필드산화막18, 18 ': thermal oxide film 20: field oxide film

1T : 제 1트렌치 2T : 제 2트렌치1T: first trench 2T: second trench

1H : 제 1깊이 2H : 제 2깊이
1H: 1st depth 2H: 2nd depth

본 발명은 반도체 소자의 소자분리막 및 그 형성 방법에 관한 것으로서, 더 욱 자세하게는 소자분리 특성을 개선하고, 소자분리막 관련 이온주입을 감소시켜 정션 캐패시턴스의 감소 및 정션 디플리션의 증가를 가져오는 반도체 소자의 소자분리막 및 그 형성 방법에 관한 것이다.
The present invention relates to a device isolation film of a semiconductor device and a method of forming the semiconductor device, and more particularly, to improve device isolation characteristics, and to reduce device capacitance and ion implantation, thereby reducing junction capacitance and increasing junction depletion. A device isolation film of a device and a method of forming the same.

일반적으로 반도체 기판 상에 트랜지스터와 커패시터등 반도체 소자를 형성하는 공정에 있어서는, 기판 상에 소자분리막을 형성함으로써 전기적으로 통전이 가능한 액티브 영역(Active region)과 전기적으로 통전되는 것을 방지하고 소자를 서로 분리하도록 하는 소자분리 영역(Isolation region)을 각각 형성하게 된다.In general, in the process of forming a semiconductor device such as a transistor and a capacitor on a semiconductor substrate, by forming a device isolation film on the substrate to prevent the electrically conduction of the active region that is electrically energized and to separate the devices from each other Isolation regions are formed respectively.

상기와 같은 종래의 소자분리막은 소자 분리 특성을 개선시키기 위하여 소자 분리막 깊이를 더욱 깊게 하여 형성하였는데, 이로 인해 후속 절연막 매립시 패임(VOID)현상을 유발하게 되었다.In order to improve the device isolation characteristics, the conventional device isolation layer as described above has been formed with a deeper device isolation layer depth, which causes a VOID phenomenon in subsequent insulation filling.

또한, 소자분리 특성을 개선시키기 위하여 소자분리 이온주입을 강화하였는데, 이는 정션 개패시턴스(Junction Capacitance)의 증가로 인한 스피드 감소를 유발하고 정션 디플리션(Junction Depletion) 감소로 인한 래치-업(Latch-Up) 특성 악화 및 ESD(Electro Static Discharge)특성 악화의 문제점을 갖는다.
In addition, the device isolation ion implantation is enhanced to improve device isolation characteristics, which causes speed reduction due to an increase in junction capacitance and a latch-up due to a reduction in junction depletion. Deterioration of the Latch-Up characteristic and the ESD (Electro Static Discharge) characteristic are deteriorated.

따라서, 본 발명이 이루고자 하는 기술적 과제는 소자분리 특성을 개선하고, 소자분리막 관련 이온주입을 감소시켜 정션 캐패시턴스의 감소 및 정션 디플리션의 증가를 가져오는 반도체 소자의 소자분리막 및 그 형성 방법을 제공하는 데 있다.
Accordingly, an aspect of the present invention is to provide a device isolation film for a semiconductor device and a method for forming the same, which improve device isolation characteristics, reduce ion separator-related ion implantation, and thereby reduce junction capacitance and increase junction depletion. There is.

상기 기술적 과제를 달성하기 위하여, 본 발명은 실리콘 기판에 형성된 트렌치를 매립하여 형성되는 소자분리막에 있어서, 상기 트렌치 중간 깊이에서의 소자분리막이 양 옆으로 돌출되도록 형성되는 것을 특징으로 하는 반도체 소자의 소자분리막을 제공한다.In order to achieve the above technical problem, the present invention is a device isolation film formed by filling a trench formed in a silicon substrate, the device of the semiconductor device, characterized in that the device isolation film formed in the middle depth of the trench is formed so as to protrude to both sides Provide a separator.

상기와 같은 본 발명의 반도체 소자의 소자분리막은 그 중간 깊이에서의 폭이 중간 깊이 이외 영역에서보다 넓게 형성되도록 하여 중간 깊이의 소자분리막이 돌출되도록 함으로써 소자분리 특성을 개선시킬 수 있어 소자분리막 이온주입을 감소시킬 수 있는 이점이 있다.In the device isolation film of the semiconductor device of the present invention as described above, the width of the device isolation film is formed to be wider than that of the region other than the medium depth, so that the device separation film of the medium depth is protruded, thereby improving device isolation characteristics. There is an advantage that can be reduced.

이로 인해 정션 캐패시턴스가 감소되어 디램에 있어 동작 속도를 개선시킬 수 있고 동작의 안정화를 이룰 수 있게 되며, 래치 업이나 ESD 특성을 개선시킬 수 있는 효과가 있다.This reduces junction capacitance, improving operating speed for DRAM, stabilizing operation, and improving latch-up or ESD characteristics.

또한, 상기 기술적 과제를 달성하기 위한 본 발명은 실리콘 기판 상에 버퍼산화막과 질화막을 순차적으로 증착한 후 상기 실리콘 기판에 제 1깊이의 제 1트렌치를 형성하는 단계와, 상기 제 1트렌치 바닥부에 산소이온주입층을 형성한 후 열산화공정을 진행하여 상기 제 1트렌치 바닥부 및 측벽에 열산화막을 형성하는 단계와, 상기 열산화막의 소정영역을 식각하여 상기 실리콘 기판에 제 2깊이의 제 2트렌치를 형성하는 단계와, 상기 제 2트렌치가 매립되도록 필드산화막을 증착한 후 평탄화하는 단계를 포함하여 이루어지는 반도체 소자의 소자분리막 형성 방법을 제 공한다.In addition, the present invention for achieving the technical problem is formed by sequentially depositing a buffer oxide film and a nitride film on a silicon substrate and forming a first trench of the first depth on the silicon substrate, and the first trench bottom portion After the oxygen ion implantation layer is formed, a thermal oxidation process is performed to form a thermal oxide film on the bottom and sidewalls of the first trench, and a predetermined region of the thermal oxide film is etched to form a second depth of a second depth on the silicon substrate. It provides a method of forming a device isolation film of a semiconductor device comprising the step of forming a trench, and depositing and planarizing the field oxide film so that the second trench is buried.

본 발명의 반도체 소자의 소자분리막 형성 방법에 있어서, 상기 버퍼산화막은 800℃의 온도에서 건식산화하여 50~100Å의 두께로 형성하는 것을 특징으로 한다.In the device isolation film forming method of the semiconductor device of the present invention, the buffer oxide film is characterized in that the dry oxidation at a temperature of 800 ℃ to form a thickness of 50 ~ 100Å.

본 발명의 반도체 소자의 소자분리막 형성 방법에 있어서, 상기 질화막은 2000Å이상의 두께로 증착하는 것을 특징으로 한다.In the device isolation film forming method of the semiconductor device of the present invention, the nitride film is characterized in that deposited to a thickness of 2000 GPa or more.

본 발명의 반도체 소자의 소자분리막 형성 방법에 있어서, 상기 산소이온주입층은 상기 패드질화막을 마스크로 하여 산소이온주입공정을 진행하여 형성하는 것을 특징으로 한다.In the device isolation film forming method of the semiconductor device of the present invention, the oxygen ion implantation layer is formed by performing an oxygen ion implantation process using the pad nitride film as a mask.

본 발명의 반도체 소자의 소자분리막 형성 방법에 있어서, 상기 제 1깊이는 상기 제 2깊이의 절반으로 1500Å인 것을 특징으로 한다.In the device isolation film forming method of the semiconductor device of the present invention, the first depth is 1,500 절반 at half the second depth.

본 발명의 반도체 소자의 소자분리막 형성 방법에 있어서, 상기 필드산화막은 6000Å의 두께만큼 증착하는 것을 특징으로 한다.In the device isolation film forming method of the semiconductor device of the present invention, the field oxide film is deposited by a thickness of 6000 Å.

즉, 상기와 같은 본 발명의 반도체 소자의 소자분리막 형성 방법에 따르면, 전체적으로 제 2깊이를 갖는 소자분리막 제조시, 상기 제 2깊이의 절반 깊이인 제 1깊이에서의 소자분리막을 제 1깊이 이외의 영역에서보다 더욱 넓게 형성하여 양 옆으로 돌출되도록 함으로써, 소자분리 특성의 개선 및 이온주입 감소로 정션 캐패시턴스의 감소를 가져올 수 있다.
That is, according to the method of forming a device isolation film of the semiconductor device of the present invention as described above, when manufacturing a device isolation film having a second depth as a whole, the device isolation film at a first depth that is half the depth of the second depth other than the first depth By forming a wider than the area to protrude to both sides, it is possible to reduce the junction capacitance due to improved device isolation characteristics and reduced ion implantation.

이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시 예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.Hereinafter, the present invention will be described in more detail with reference to Examples. These examples are only for illustrating the present invention, and the scope of protection of the present invention is not limited to these examples.

도 1 내지 도 5는 본 발명의 반도체 소자의 소자분리막 및 그 형성 방법을 설명하기 위한 공정단면도들이다.1 to 5 are process cross-sectional views illustrating a device isolation film and a method of forming the semiconductor device of the present invention.

먼저 도 5를 통하여 본 발명에 따른 반도체 소자의 소자분리막 구조를 설명하면 다음과 같다.First, the device isolation film structure of the semiconductor device according to the present invention will be described with reference to FIG. 5.

도 5에서 보는 바와 같이, 실리콘 기판(10)에 트렌치를 형성하여 그 트렌치가 매립되도록 절연막을 증착함으로써 형성되는 소자분리막(20)에 있어, 상기 트렌치 중간 깊이(1H)에서의 소자분리막(20)이 양 옆으로 18'만큼 돌출되도록 형성하는 것을 그 구성상 특징으로 한다.As shown in FIG. 5, in the device isolation film 20 formed by forming a trench in the silicon substrate 10 and depositing an insulating film to fill the trench, the device isolation film 20 at the trench intermediate depth 1H is formed. It is characterized by its configuration that it is formed to protrude by 18 'to both sides.

즉, 상기와 같이 소자분리막의 전체깊이(2H)의 절반인 중간깊이(1H)에서의 소자분리막(20+18')이 그 이외영역의 소자분리막(20)보다 넓게 형성되도록 함으로써, 소자분리특성을 개선시킬 수 있어 소자분리막 이온주입을 감소시킬 수 있다.That is, as described above, the device isolation film 20 + 18 'at the intermediate depth 1H, which is half of the total depth 2H of the device isolation film, is formed to be wider than that of the device isolation film 20 in other regions. As a result, the device isolation membrane ion implantation can be reduced.

따라서, 정션 캐패시턴스를 감소시켜 디램의 동작 안정화 및 동작 속도 개선을 가져오고, 래치 업이나 ESD특성을 개선시킬 수 있게 된다.Therefore, it is possible to reduce the junction capacitance, to stabilize the operation of the DRAM and to improve the operation speed, and to improve the latch-up and ESD characteristics.

그리고 본 발명의 반도체 소자의 소자분리막 형성 방법을 도 1 내지 도 5를 통하여 보다 상세히 설명하겠다.A method of forming an isolation layer of a semiconductor device of the present invention will be described in more detail with reference to FIGS. 1 to 5.

먼저 도 1에서 보는 바와 같이, 실리콘 기판(10) 상에 버퍼산화막(15)과 질화막(16)을 순차적으로 증착한 후 소정의 패터닝된 포토레지스트(미도시)를 마스크로 하여 상기 실리콘 기판(10)을 식각함으로써, 상기 실리콘 기판(10)에 제 1깊이(1H)의 제 1트렌치(1T)를 형성한다.First, as shown in FIG. 1, the buffer oxide film 15 and the nitride film 16 are sequentially deposited on the silicon substrate 10, and then a predetermined patterned photoresist (not shown) is used as a mask. ), A first trench 1T having a first depth 1H is formed in the silicon substrate 10.

이때, 상기 버퍼산화막(15)은 800℃의 온도에서 건식산화(DRY OXIDATION)하여 50~100Å의 두께로 형성하는 것이 바람직하고, 상기 질화막(16)은 2000Å이상의 두께로 증착하는 것이 바람직하다.At this time, the buffer oxide film 15 is dry oxidized at a temperature of 800 ℃ (DRY OXIDATION) is preferably formed in a thickness of 50 ~ 100 ,, the nitride film 16 is preferably deposited to a thickness of 2000Å or more.

그리고, 상기 제 1깊이(1H)는 상기 제 2깊이(2H)의 절반으로 1500Å인 것을 특징으로 한다.And, the first depth (1H) is characterized in that the half of the second depth (2H) is 1500Å.

그 다음 도 2에서 보는 바와 같이, 상기 제 1트렌치(1T)가 형성된 실리콘 기판(10) 전면에 상기 질화막(16)을 마스크로 하여 산소이온주입(OXYGEN IMPLANT) 공정을 실시함으로써, 상기 제 1트렌치(1T)의 바닥부에 넓게 산소이온주입층(17)을 형성한다.Next, as shown in FIG. 2, an oxygen ion implantation process is performed on the entire surface of the silicon substrate 10 on which the first trench 1T is formed using the nitride film 16 as a mask, thereby performing the first trench. The oxygen ion implantation layer 17 is formed widely at the bottom of (1T).

그리고 도 3에서 보는 바와 같이, 상기 산소이온주입층(17)이 형성된 결과물 전체를 열산화(THERMAL OXIDATION)하여 상기 제 1트렌치(1T)에 열산화막(18)을 형성한다.As shown in FIG. 3, the entire oxide product in which the oxygen ion injection layer 17 is formed is thermally oxidized to form a thermal oxide film 18 in the first trench 1T.

즉, 상기 질화막(16)과 접하는 영역에서는 열산화가 이루어지지 않아 열산화막(18)이 형성되지 않고, 상기 제 1트렌치(1T)의 형성으로 드러난 실리콘 기판(10)과 접하는 부분에 열산화막(18)이 형성되는 것이다.That is, the thermal oxidation film 18 is not formed in the region in contact with the nitride film 16, and thus the thermal oxide film 18 is not formed, and the thermal oxide film is formed in the portion in contact with the silicon substrate 10 exposed by the formation of the first trench 1T. 18) is formed.

이때, 상기 산소이온주입층(17)이 형성된 부분은 열산화가 더욱 활발히 이루어져 상기 제 1트렌치(1T)의 측벽부에서는 열산화막(18)이 얇게 측벽을 따라 형성되고, 바닥부에서는 열산화막(18)이 상기 산소이온주입층(17) 영역만큼 두껍게 형성된다. At this time, the portion where the oxygen ion implantation layer 17 is formed is more actively thermally oxidized so that the thermal oxide film 18 is thinly formed along the sidewall at the sidewall portion of the first trench 1T, and at the bottom portion, the thermal oxide film ( 18) is formed as thick as the region of the oxygen ion implantation layer 17.                     

이어서, 도 4에서 보는 바와 같이, 상기 열산화막(18)을 건식각하여 제거함으로써 상기 실리콘 기판(10)에 상기 제 1트렌치(1T)보다 2배로 깊은 제 2깊이(2H:3000Å)의 제 2트렌치(2T)를 형성한다.Subsequently, as shown in FIG. 4, the thermal oxide film 18 is removed by dry etching to remove the second oxide having a second depth (2H: 3000 kPa), which is twice as deep as the first trench 1T in the silicon substrate 10. The trench 2T is formed.

이로 인해, 상기 제 2깊이(2H)의 절반인 제 1깊이(1H)에서 형성된 두꺼운 열산화막(18')의 일부분이 남게된다.As a result, a portion of the thick thermal oxide film 18 'formed at the first depth 1H, which is half of the second depth 2H, remains.

그리고 도 5에서 보는 바와 같이, 상기 제 2트렌치(2T)가 매립되도록 필드산화막(20)을 6000Å의 두께로 증착한 후 CMP 평탄화함으로써 중간깊이에서 돌출된 모양의 소자분리막(20+18')을 완성한다.As shown in FIG. 5, the field isolation layer 20 is deposited to a thickness of 6000 되도록 so that the second trench 2T is embedded, and then CMP planarization to form a device isolation layer 20 + 18 'protruding from the intermediate depth. Complete

즉, 상기와 같은 본 발명의 반도체 소자의 소자분리막 형성 방법에 따르면, 전체적으로 제 2깊이를 갖는 소자분리막 제조시, 상기 제 2깊이의 절반 깊이인 제 1깊이에서의 소자분리막을 제 1깊이 이외의 영역에서보다 더욱 넓게 형성하여 양 옆으로 돌출되도록 함으로써, 소자분리 특성의 개선 및 이온주입 감소로 정션 캐패시턴스의 감소를 가져올 수 있다.
That is, according to the method of forming a device isolation film of the semiconductor device of the present invention as described above, when manufacturing a device isolation film having a second depth as a whole, the device isolation film at a first depth that is half the depth of the second depth other than the first depth By forming a wider than the area to protrude to both sides, it is possible to reduce the junction capacitance due to improved device isolation characteristics and reduced ion implantation.

이상 설명한 바와 같이, 본 발명에 따르면, 반도체 소자의 소자분리막 형성시 상기 소자분리막 중간 깊이에서의 소자분리막이 양 옆으로 돌출되도록 형성함으로써 소자분리 특성을 개선시킬 수 있어 소자분리막 이온주입을 감소시킬 수 있는 이점이 있다.As described above, according to the present invention, when the device isolation film is formed in the semiconductor device, the device isolation film at the intermediate depth of the device isolation film is formed to protrude to both sides, thereby improving device isolation characteristics, thereby reducing the device isolation film ion implantation. There is an advantage to that.

따라서, 정션 캐패시턴스가 감소되어 디램에 있어 동작 속도를 개선시킬 수 있고 동작의 안정화를 이룰 수 있게 되며, 래치 업이나 ESD 특성을 개선시킬 수 있는 효과가 있다.Therefore, the junction capacitance can be reduced to improve the operating speed of the DRAM, to stabilize the operation, and to improve the latch-up or ESD characteristics.

또한, 정션 디플리션의 증가로 인해 전계가 감소되는 이점이 있다.In addition, there is an advantage that the electric field is reduced due to the increase in junction depletion.

Claims (7)

삭제delete 실리콘 기판 상에 버퍼산화막과 질화막을 순차적으로 증착한 후 상기 실리콘 기판에 형성하고자 하는 제2 깊이보다 낮은 제 1깊이의 제 1트렌치를 형성하는 단계와,Sequentially depositing a buffer oxide film and a nitride film on a silicon substrate and forming a first trench having a first depth lower than a second depth to be formed on the silicon substrate; 상기 제 1트렌치 바닥부에 산소이온주입층을 형성하는 단계와,Forming an oxygen ion injection layer on the bottom of the first trench; 상기 제 1트렌치에 대해 열산화공정을 진행하여 상기 제 1트렌치 바닥부 및 측벽에 열산화막을 형성하는 단계와,Performing a thermal oxidation process on the first trenches to form a thermal oxide film on the bottom and sidewalls of the first trenches; 상기 제 1트렌치의 측벽에 있는 열산화막이 제거되도록 상기 제 1트렌치에 대한 식각을 수행하여 제2 깊이의 제 2트렌치를 형성하되, 상기 제 2트렌치는 상기 제1 깊이에서 측벽 방향으로 돌출되는 열산화막을 갖도록 하는 단계와,A second trench having a second depth is formed by etching the first trench to remove the thermal oxide layer on the sidewall of the first trench, wherein the second trench is a column protruding in the sidewall direction at the first depth; Having an oxide film, 상기 제 2트렌치가 매립되도록 필드산화막을 증착한 후 평탄화하는 단계Depositing and then planarizing the field oxide layer to fill the second trench 를 포함하여 이루어지는 반도체 소자의 소자분리막 형성 방법.Device isolation film forming method of a semiconductor device comprising a. 제 2항에 있어서, 상기 버퍼산화막은 800℃의 온도에서 건식산화하여 50~100Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성 방법.The method of claim 2, wherein the buffer oxide film is dry oxidized at a temperature of 800 ° C. to form a thickness of 50˜100 μs. 삭제delete 제 2항에 있어서, 상기 산소이온주입층은 상기 질화막을 마스크로 하여 산소이온주입공정을 진행하여 형성하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성 방법.The method of claim 2, wherein the oxygen ion implantation layer is formed by performing an oxygen ion implantation process using the nitride film as a mask. 제 2항에 있어서, 상기 제 1깊이는 상기 제 2깊이의 절반으로 1500Å인 것을 특징으로 하는 반도체 소자의 소자분리막 형성 방법.3. The method of claim 2, wherein the first depth is 1,500 [mu] s at half the second depth. 제 2항에 있어서, 상기 필드산화막은 6000Å의 두께만큼 증착하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성 방법.3. The method of claim 2, wherein the field oxide film is deposited by a thickness of 6000 占 퐉.
KR1020040049160A 2004-06-28 2004-06-28 Isolation of semiconductor device and forming method thereof KR101026375B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040049160A KR101026375B1 (en) 2004-06-28 2004-06-28 Isolation of semiconductor device and forming method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040049160A KR101026375B1 (en) 2004-06-28 2004-06-28 Isolation of semiconductor device and forming method thereof

Publications (2)

Publication Number Publication Date
KR20060000350A KR20060000350A (en) 2006-01-06
KR101026375B1 true KR101026375B1 (en) 2011-04-08

Family

ID=37103655

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040049160A KR101026375B1 (en) 2004-06-28 2004-06-28 Isolation of semiconductor device and forming method thereof

Country Status (1)

Country Link
KR (1) KR101026375B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100869352B1 (en) * 2007-08-29 2008-11-19 주식회사 하이닉스반도체 Semiconductor device and method for fabrication of the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010064441A (en) * 1999-12-29 2001-07-09 박종섭 Method of forming trench isolation layer in semiconductor device
KR20040006413A (en) * 2002-07-12 2004-01-24 주식회사 하이닉스반도체 Method for forming an isolation layer in a semiconductor device
KR20040033363A (en) * 2002-10-14 2004-04-28 주식회사 하이닉스반도체 Semiconductor device and method for manufacturing the same
KR20040036751A (en) * 2002-10-24 2004-05-03 주식회사 하이닉스반도체 Method for isolating semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010064441A (en) * 1999-12-29 2001-07-09 박종섭 Method of forming trench isolation layer in semiconductor device
KR20040006413A (en) * 2002-07-12 2004-01-24 주식회사 하이닉스반도체 Method for forming an isolation layer in a semiconductor device
KR20040033363A (en) * 2002-10-14 2004-04-28 주식회사 하이닉스반도체 Semiconductor device and method for manufacturing the same
KR20040036751A (en) * 2002-10-24 2004-05-03 주식회사 하이닉스반도체 Method for isolating semiconductor device

Also Published As

Publication number Publication date
KR20060000350A (en) 2006-01-06

Similar Documents

Publication Publication Date Title
US8120099B2 (en) Semiconductor device with buried gate and method for fabricating the same
KR100780643B1 (en) Method for forming isolation layer of semiconductor device
KR100312943B1 (en) A semiconductor device and fabricating method thereof
US6737706B2 (en) Silicon on insulator device having trench isolation layer and method for manufacturing the same
US20020127818A1 (en) Recess-free trench isolation structure and method of forming the same
KR101608902B1 (en) Semiconductor device having a device isolation structure
KR100920045B1 (en) Semiconductor device and method of manufacturing the same
JP2008294445A (en) Semiconductor element having sti structure, and method of manufacturing the same
KR100772717B1 (en) Semiconductor device with asymmetric cell transistor and method for manufacturing the same
KR101026375B1 (en) Isolation of semiconductor device and forming method thereof
KR100361764B1 (en) A method for forming a field oxide of a semiconductor device
KR100949269B1 (en) Method for manufcturing semiconductor device
KR100687854B1 (en) Method for forming the Isolation Layer of Semiconductor Device
KR100500943B1 (en) Method for protecting moat in semiconductor device with selective silicon recess
KR100429678B1 (en) A method for forming a field oxide of semiconductor device
KR100629694B1 (en) Method for manufacturing semiconductor device
KR100539005B1 (en) Method For Manufacturing Semiconductor Devices
KR100550635B1 (en) Semiconductor device and method for fabricating the same
KR100431087B1 (en) Method for manufacturing semiconductor device
KR101026374B1 (en) Isolation of semiconductor device and forming method thereof
KR100608375B1 (en) Method for forming gate in semiconductor device
KR100849361B1 (en) Method For Manufacturing Semiconductor Devices
KR20110013050A (en) Method for manufacturing semiconductor device with buried gate
KR20120030730A (en) Semiconductor device with buried gate and method for manufacturing the same
KR20050003057A (en) Fabricating method of trench isolation layer in semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee