KR100376875B1 - Method for forming isolation layer in semiconductor device - Google Patents

Method for forming isolation layer in semiconductor device Download PDF

Info

Publication number
KR100376875B1
KR100376875B1 KR10-2000-0037117A KR20000037117A KR100376875B1 KR 100376875 B1 KR100376875 B1 KR 100376875B1 KR 20000037117 A KR20000037117 A KR 20000037117A KR 100376875 B1 KR100376875 B1 KR 100376875B1
Authority
KR
South Korea
Prior art keywords
oxide film
film
forming
pad nitride
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR10-2000-0037117A
Other languages
Korean (ko)
Other versions
KR20020002806A (en
Inventor
동차덕
박상욱
김동진
이승철
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2000-0037117A priority Critical patent/KR100376875B1/en
Publication of KR20020002806A publication Critical patent/KR20020002806A/en
Application granted granted Critical
Publication of KR100376875B1 publication Critical patent/KR100376875B1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H01L21/76235—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls trench shape altered by a local oxidation of silicon process step, e.g. trench corner rounding by LOCOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체 장치의 소자 분리막 형성방법에 관한 것으로, 새로운 장비의 추가없이 기존 장비와 기존 공정을 이용하여 트랜치 상부 모서리부분의 각화현상을 억제시켜 소자의 특성을 향상시킬 수 있고, 또한 이를 위한 공정을 줄여서 원가를 절감시킬 수 있는 효과가 있다.The present invention relates to a method of forming a device isolation layer of a semiconductor device, and to improve the characteristics of the device by suppressing the keratinization of the upper corner portion of the trench by using the existing equipment and the existing process without adding new equipment, and also a process for this The cost can be reduced by reducing the cost.

본 발명의 반도체 장치의 소자 분리막 형성방법은, 실리콘 기판위에 패드 산화막과 패드 질화막을 차례로 증착한 후 소자분리 마스크 및 식각 공정을 거쳐 샬로우 트랜치를 형성하는 단계와, 상기 단계로부터 제 1 전처리 세정공정을 거친후, 상기 트랜치 내벽에 소정 두께의 월 산화막을 형성하는 단계와, 상기 단계로부터 상기 트랜치 내부와 상기 패드 질화막위에 고농도 플라즈마 산화막을 형성시키는 단계와, 상기 단계로부터 패드 질화막을 배리어로 하는 화학적기계연마(CMP) 공정을 실시하는 단계와, 상기 단계로부터 제 2 전처리 세정공정을 통하여 상기 패드 질화막이 드러나도록 상기 고농도 플라즈마 산화막을 제거하는 단계와, 상기 단계로부터 산소 가스를 주입하여 트랜치 상부의 모서리부분을 건식 산화 공정에 의해 라운딩시킨 후 연속적으로 고농도 플라즈마 산화막을 어닐링 공정을 통해 치밀화시키는 단계와, 상기 단계로부터 상기 패드 질화막을 제거하여 소자분리막을 완성하는 단계를 포함하여 이루어진 것을 특징으로 한다.A method of forming a device isolation film of a semiconductor device of the present invention includes depositing a pad oxide film and a pad nitride film on a silicon substrate, and then forming a shallow trench through a device isolation mask and an etching process, and the first pretreatment cleaning process from the step. Forming a wall oxide film having a predetermined thickness on the inner wall of the trench, and forming a high concentration plasma oxide film on the inside of the trench and on the pad nitride film, and using the pad nitride film as a barrier from the step. Performing a polishing (CMP) process, removing the high concentration plasma oxide film to expose the pad nitride film through the second pretreatment cleaning process from the step, and injecting oxygen gas from the step to inject the corner portion of the upper portion of the trench. Is rounded by a dry oxidation process and then continuously By including the step of completing the isolation film by removing the pad nitride layer and from the step, said step of densifying high-concentration plasma oxide film through the annealing process is characterized in that is made.

Description

반도체 장치의 소자 분리막 형성방법{METHOD FOR FORMING ISOLATION LAYER IN SEMICONDUCTOR DEVICE}METHODS FOR FORMING ISOLATION LAYER IN SEMICONDUCTOR DEVICE}

본 발명은 반도체 장치의 소자 분리막 형성방법에 관한 것으로, 특히 샬로우 트랜치 분리막(Shallow Trench Isolation: 이하, 'STI'라 칭함) 형성시 트랜치 상부 모서리부분의 각화현상을 억제시켜, 기생 트랜지스터와 누설 전류 등에 의한 소자의 오작동 및 특성 열화를 방지시킨 반도체 장치의 소자 분리막 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a device isolation film in a semiconductor device. In particular, a parasitic transistor and a leakage current are suppressed by suppressing the cornering of the upper corner portion of a trench when forming a shallow trench isolation (hereinafter, referred to as STI). A device isolation film formation method of a semiconductor device which prevents malfunction of a device and deterioration of characteristics caused by the same or the like.

일반적으로, 반도체 기술의 진보와 더불어 더 나아가서는 반도체 소자의 고속화, 고집적화가 진행되고 있고, 이에 수반해서 패턴에 대한 미세화의 필요성이 점점 높아지고 있으며, 패턴의 칫수도 고정밀화가 요구되고 있다. 이는 반도체 소자에 있어서, 넓은 영역을 차지하는 소자 분리 영역에도 적용된다.In general, with the advance of semiconductor technology, the speed and the high integration of semiconductor devices are progressing further, and along with this, the necessity of the refinement | miniaturization of a pattern is increasing, and the dimension of a pattern is required to be highly precise. This also applies to device isolation regions that occupy a wide area in semiconductor devices.

현재의 반도체 장치의 소자 분리막으로는 로코스(LOCOS: Local Oxidation of Silicon) 산화막이 대부분 이용된다. 이 로코스 방식의 소자 분리막은 기판을 선택적으로 국부 산화하여 얻어진다.LOCOS (Local Oxidation of Silicon) oxide films are mostly used as device isolation films of current semiconductor devices. This LOCOS device isolation film is obtained by selectively localizing a substrate.

그러나, 상기 로코스 방식의 소자 분리막은 그 가장자리 부분에 새부리 형상의 버즈빅이 발생하여, 소자 분리막의 면적을 증대시키면서 누설전류를 발생시키는 단점을 갖는다.However, the LOCOS isolation layer has a disadvantage in that a bird-shaped bird's beak is generated at an edge thereof, thereby generating a leakage current while increasing the area of the isolation layer.

따라서, 종래에는 적은 폭을 가지며, 우수한 소자 분리 특성을 갖는 샬로우 트랜치 분리막(Shallow Trench Isolation: 이하, 'STI'라 칭함) 방식의 소자 분리막이 제안되었다. 도 1을 참조하여, 종래의 STI 소자 분리막 형성방법을 설명한다.Therefore, conventionally, a shallow trench isolation (Shallow Trench Isolation) type device isolation film having a small width and excellent device isolation characteristics has been proposed. Referring to Figure 1, a conventional method for forming an STI device isolation film will be described.

도시된 바와 같이, 실리콘 기판(1)상에 버퍼 역할을 하는 패드 산화막(2)과 산화를 억제하는 패드 질화막(3)을 순차적으로 형성한다. 그후, 패드 질화막(3) 상부에 소자 분리 예정 영역을 노출시키기 위한 레지스트 패턴(4)을 형성한다. 이때, 레지스트 패턴(4)은 얇은 폭의 소자 분리막을 형성하기 위하여 해상도가 우수한 DUV(deep ultra violet)광원을 이용하여 형성한다. 그후, 레지스트 패턴(4)을 마스크로 하여, 패드 질화막(3), 패드 산화막(2) 및 실리콘 기판(1)을 소정 깊이만큼 식각하여, 샬로우 트랜치(ST)를 형성한다.As shown, a pad oxide film 2 serving as a buffer and a pad nitride film 3 for inhibiting oxidation are sequentially formed on the silicon substrate 1. Thereafter, a resist pattern 4 is formed on the pad nitride film 3 to expose the device isolation region. In this case, the resist pattern 4 is formed using a deep ultra violet (DUV) light source having excellent resolution in order to form a thin device isolation layer. Thereafter, using the resist pattern 4 as a mask, the pad nitride film 3, the pad oxide film 2, and the silicon substrate 1 are etched by a predetermined depth to form a shallow trench ST.

그리고 레지스트 패턴(4)를 공지의 방법으로 제거한 후, 샬로우 트랜치(ST)내에 절연막(도시하지 않음)을 매립한다. 이어서, 반도체 기판(1) 표면에 있는 패드 질화막(3) 및 패드 산화막(2)을 공지의 방법으로 제거하여, STI 소자 분리막을 완성한다.After the resist pattern 4 is removed by a known method, an insulating film (not shown) is embedded in the shallow trench ST. Next, the pad nitride film 3 and the pad oxide film 2 on the surface of the semiconductor substrate 1 are removed by a known method to complete the STI device isolation film.

종래의 STI 형성 방법은 ISO 마스크(mask) 및 식각을 진행한 후, STI 에지 부위의 라운딩 또는 Si 계면의 결함(defect) 및 트랩 차아지(trap charge) 감소 등의 계면 특성 향상을 위해 노(furnace)를 이용하여 월(wall) SAC(sacrificial) 산화(1100℃ 건식 산화)와 월(wall) 산화(800℃ 습식 산화) 등의 공정을 이용하는 Si 리세스 공정(Si-recess scheme)을 사용하였다. 여기서, 상기 공정 진행시에 진행된 산화막을 제거하기 위한 불화수소(HF)를 이용한 전처리 세정공정이 존재하며, 이를 통해 패드 산화막의 손실을 가져오게 되어 STI 트랜치와 패드 산화막쪽의 심한 로스로 인해 보이드(void)의 주원인이 된다.The conventional STI formation method is a furnace for improving the interfacial properties such as rounding of the STI edge or reducing the defect and trap charge of the Si interface after performing an ISO mask and etching. Si-recess scheme using a process such as wall SAC (sacrificial) oxidation (1100 ℃ dry oxidation) and wall oxidation (800 ℃ wet oxidation) was used. Here, there is a pre-treatment cleaning process using hydrogen fluoride (HF) to remove the oxide film proceeded during the process, resulting in a loss of the pad oxide film, due to the severe loss on the STI trench and the pad oxide film void).

이후 라이너(Liner) 산화막을 다시 증착하여 증착률이 매우 높은 고농도 플라즈마(High Density Plasma: HDP) 산화막(도시하지 않음)으로 트랜치를 메우고, 이후 노(furnace)를 이용하여 치밀화(densification) 어닐링(annealing)시킨다.The liner oxide is then re-deposited to fill the trench with High Density Plasma (HDP) oxide (not shown) with a very high deposition rate, followed by densification annealing using a furnace. )

그후, 화학적 물리적 연마(Chemical Mechanical Polishing: CMP) 공정을 진행한 뒤 상기 패드 질화막(3)을 제거하게 되면 소자분리막(STI)이 완성된다.Thereafter, when the pad nitride layer 3 is removed after the chemical mechanical polishing (CMP) process, the device isolation layer STI is completed.

이렇게 해서 형성된 소자분리막은 산화막 형성과 식각과정의 반복속에서 패드 산화막의 식각이 수반되어 보이드를 야기시키거나 액티브 영역의 로스(loss)를유발하기도 한다. 또한 STI 에지의 코너 라운딩(coner rounding)이 충분히 이루어지지 않아 전기장이 가해졌을 때 STI 에지에 전기장이 집중되어 누설 전류가 유발되는 등 소자특성을 저해할 뿐만아니라 지나치게 많은 공정수에 의해 원가 상승과 수율 저항 등의 문제점이 있었다.The device isolation layer thus formed is accompanied by etching of the pad oxide layer in the repeated formation of the oxide layer and the etching process, causing voids or causing loss of the active region. In addition, the corner rounding of the STI edge is not sufficient, and when the electric field is applied, the electric field is concentrated on the STI edge, causing leakage current, and deteriorating the device characteristics. There was a problem such as resistance.

따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 새로운 장비의 추가없이 기존 장비와 기존 공정을 이용하여 트랜치 상부 모서리부분의 각화현상을 억제시켜 소자의 특성을 향상시키고, 또한 이를 위한 공정을 줄여서 원가를 절감시킨 반도체 장치의 소자 분리막 형성방법을 제공하는데 있다.Accordingly, the present invention has been made to solve the above problems, an object of the present invention is to improve the characteristics of the device by suppressing the angle of the upper corner of the trench using the existing equipment and the existing process without the addition of new equipment, The present invention provides a method of forming a device isolation layer of a semiconductor device in which cost is reduced by reducing a process.

상기 목적을 달성하기 위하여, 본 발명에 의한 반도체 장치의 소자 분리막 형성방법은,In order to achieve the above object, the device isolation film forming method of a semiconductor device according to the present invention,

실리콘 기판위에 패드 산화막과 패드 질화막을 차례로 증착한 후 소자분리 마스크 및 식각 공정을 거쳐 샬로우 트랜치를 형성하는 단계와,Depositing a pad oxide film and a pad nitride film on a silicon substrate in order, and then forming a shallow trench through an isolation mask and an etching process;

상기 단계로부터 제 1 전처리 세정공정을 거친후, 상기 트랜치 내벽에 소정 두께의 월 산화막을 형성하는 단계와,After the first pretreatment cleaning step from the step, forming a wall oxide film having a predetermined thickness on the trench inner wall;

상기 단계로부터 상기 트랜치 내부와 상기 패드 질화막위에 고농도 플라즈마 산화막을 형성시키는 단계와,Forming a high concentration plasma oxide film in the trench and on the pad nitride film from the step;

상기 단계로부터 패드 질화막을 배리어로 하는 화학적기계연마(CMP) 공정을 실시하는 단계와,Performing a chemical mechanical polishing (CMP) process using the pad nitride film as a barrier from the step;

상기 단계로부터 제 2 전처리 세정공정을 통하여 상기 패드 질화막이 드러나도록 상기 고농도 플라즈마 산화막을 제거하는 단계와,Removing the high concentration plasma oxide film to expose the pad nitride film through the second pretreatment cleaning step from the step;

상기 단계로부터 산소 가스를 주입하여 트랜치 상부의 모서리부분을 건식 산화 공정에 의해 라운딩시킨 후 연속적으로 고농도 플라즈마 산화막을 어닐링 공정을 통해 치밀화시키는 단계와,Injecting oxygen gas from the step to round the corners of the upper portion of the trench by a dry oxidation process and subsequently densifying the highly concentrated plasma oxide film through an annealing process;

상기 단계로부터 상기 패드 질화막을 제거하여 소자분리막을 완성하는 단계를 포함하여 이루어진 것을 특징으로 한다.And removing the pad nitride film from the above step to complete the device isolation film.

본 발명에 의한 반도체 장치의 소자 분리막 형성방법에 있어서, 상기 고농도 플라즈마 산화막을 트랜치 내부에 충전시키기 전에, 상기 월 산화막으로 불활성 가스를 주입하여 상기 월 산화막을 활성화시키는 단계를 추가로 포함하는 것을 특징으로 한다.An element isolation film forming method of a semiconductor device according to the present invention, further comprising the step of activating the wall oxide film by injecting an inert gas into the wall oxide film before filling the high concentration plasma oxide film into the trench. do.

본 발명에 의한 반도체 장치의 소자 분리막 형성방법에 있어서, 상기 불활성 가스는 아르곤 가스인 것을 특징으로 한다.In the device isolation film forming method of the semiconductor device according to the present invention, the inert gas is an argon gas.

본 발명에 의한 반도체 장치의 소자 분리막 형성방법에 있어서, 상기 패드 산화막은 열산화막으로 800∼850℃ 온도범위내에서 건식 산화방식으로 50∼100Å 정도 증착하는 것을 특징으로 한다.In the method for forming a device isolation film of a semiconductor device according to the present invention, the pad oxide film is a thermal oxide film, which is deposited by dry oxidation at a temperature of about 800 to 850 ° C. in a range of about 50 to 100 kPa.

본 발명에 의한 반도체 장치의 소자 분리막 형성방법에 있어서, 상기 패드 질화막은 730∼780℃ 온도범위내에서 저압화학기상증착법(LP-CVD) 방법으로 100∼2000Å 의 두께로 증착하는 것을 특징으로 한다.In the device isolation film forming method of the semiconductor device according to the present invention, the pad nitride film is deposited at a thickness of 100 to 2000 kPa by a low pressure chemical vapor deposition (LP-CVD) method within a temperature range of 730 to 780 ° C.

본 발명에 의한 반도체 장치의 소자 분리막 형성방법에 있어서, 상기 패드질화막은 암모니아(NH3) 가스와 DCS(SiH2Cl2)를 이용하여 1 토르(torr) 이하의 낮은 압력분위기에서 증착하는 것을 특징으로 한다.In the device isolation film forming method of the semiconductor device according to the present invention, the pad nitride film is deposited in a low pressure atmosphere of less than 1 torr using ammonia (NH 3 ) gas and DCS (SiH 2 Cl 2 ). It is done.

본 발명에 의한 반도체 장치의 소자 분리막 형성방법에 있어서, 상기 제 1 전처리 세정공정은 SC-1(NH4OH/H2O2/H2O)과 불화수소(HF=100:1)를 이용한 것을 특징으로 한다.In the method for forming a device isolation film of a semiconductor device according to the present invention, the first pretreatment cleaning step uses SC-1 (NH 4 OH / H 2 O 2 / H 2 O) and hydrogen fluoride (HF = 100: 1). It is characterized by.

본 발명에 의한 반도체 장치의 소자 분리막 형성방법에 있어서, 상기 월 산화막은 800℃ 이상의 온도에서 건식 산화 방식으로 형성하는 것을 특징으로 한다.In the method for forming a device isolation film of a semiconductor device according to the present invention, the wall oxide film is formed by a dry oxidation method at a temperature of 800 ° C. or higher.

본 발명에 의한 반도체 장치의 소자 분리막 형성방법에 있어서, 상기 월 산화막은 습식 산화 방식으로 형성하는 것을 특징으로 한다.In the device isolation film forming method of the semiconductor device according to the present invention, the wall oxide film is formed by a wet oxidation method.

본 발명에 의한 반도체 장치의 소자 분리막 형성방법에 있어서, 상기 고농도 플라즈마 산화막은 인시튜 방식으로 형성하는 것을 특징으로 한다.In the device isolation film forming method of the semiconductor device according to the present invention, the high concentration plasma oxide film is formed in-situ.

본 발명에 의한 반도체 장치의 소자 분리막 형성방법에 있어서, 상기 제 2 전처리 세정공정시 불화수소(HF)와 물(H2O)의 비는 1:50인 것을 특징으로 한다.In the method of forming a device isolation film of a semiconductor device according to the present invention, the ratio of hydrogen fluoride (HF) and water (H 2 O) in the second pretreatment cleaning step is 1:50.

본 발명에 의한 반도체 장치의 소자 분리막 형성방법에 있어서, 상기 제 2 전처리 세정공정에 의해 제거되는 고농도 플라즈마 산화막의 두께는 1000∼1500Å인 것을 특징으로 한다.In the device isolation film forming method of the semiconductor device according to the present invention, the thickness of the high concentration plasma oxide film removed by the second pretreatment cleaning step is 1000 to 1500 kPa.

본 발명에 의한 반도체 장치의 소자 분리막 형성방법에 있어서, 상기 산소 가스의 주입은 1000℃ 이상의 고온에서 실시하는 것을 특징으로 한다.In the device isolation film forming method of the semiconductor device according to the present invention, the oxygen gas is injected at a high temperature of 1000 ° C or higher.

본 발명에 의한 반도체 장치의 소자 분리막 형성방법에 있어서, 상기 패드질화막은 인산(H3PO4)을 이용한 세정작업으로 제거시키는 것을 특징으로 한다.In the device isolation film forming method of the semiconductor device according to the present invention, the pad nitride film is removed by a cleaning operation using phosphoric acid (H 3 PO 4 ).

도 1은 종래의 STI 소자 분리막 형성방법을 설명하기 위한 단면도1 is a cross-sectional view for explaining a conventional STI device isolation method forming method

도 2a 내지 도 2g는 본 발명에 의한 STI 소자 분리막 형성방법을 설명하기 위한 단면도2A to 2G are cross-sectional views illustrating a method of forming an STI device isolation film according to the present invention.

*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

1, 11 : 실리콘 기판 2, 12 : 패드 산화막1, 11: silicon substrate 2, 12: pad oxide film

3, 13 : 패드 질화막 14 : 월(Wall) 실리콘막3, 13: pad nitride film 14: wall silicon film

15 : 고농도 플라즈마 산화막15: high concentration plasma oxide film

이하, 본 발명의 실시예에 관하여 첨부도면을 참조하면서 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

또, 실시예를 설명하기 위한 모든 도면에서 동일한 기능을 갖는 것은 동일한 부호를 사용하고 그 반복적인 설명은 생략한다.In addition, in all the drawings for demonstrating an embodiment, the thing with the same function uses the same code | symbol, and the repeated description is abbreviate | omitted.

도 2a 내지 도 2는 본 발명에 의한 반도체 장치의 소자 분리막 형성 방법을 설명하기 위한 단면도이다.2A to 2 are cross-sectional views for explaining a device isolation film forming method of a semiconductor device according to the present invention.

먼저, 실리콘 기판(11)상에 버퍼 역할을 하는 패드 산화막(12)을 패드 산화 공정으로 50∼100Å 두께로 형성한 후, 상기 패드 산화막(12) 위에 산화를 억제하는 패드 질화막(Si3N4)(13)을 1000∼2000Å 두께로 증착한다(도 2a).First, a pad oxide film 12 serving as a buffer on the silicon substrate 11 is formed to have a thickness of 50 to 100 으로 by a pad oxidation process, and then a pad nitride film (Si 3 N 4 ) to suppress oxidation on the pad oxide film 12. (13) is deposited to a thickness of 1000 to 2000 microseconds (FIG. 2A).

다음, 상기 패드 질화막(13) 상부에 소자 분리 예정 영역을 노출시키기 위한 레지스트 패턴(도시되어 있지 않음)을 형성한다. 이때, 레지스트 패턴은 얇은 폭의 소자 분리막을 형성하기위하여, 해상도가 우수한 DUV(deep ultra violet)광원을 이용하여 형성된다. 그후, 상기 레지스트 패턴을 마스크로 하여, 상기 패드 질화막(13), 패드 산화막(12) 및 실리콘 기판(11)을 소정 깊이만큼 식각하여, 샬로우 트랜치(ST)를 형성한다. 그후, 상기 레지스트 패턴를 공지의 방법으로 제거하면, 도 2b에 도시한 것과 같은 STI 트랜치가 형성된다.Next, a resist pattern (not shown) is formed on the pad nitride layer 13 to expose the device isolation region. In this case, the resist pattern is formed using a deep ultra violet (DUV) light source having excellent resolution to form a thin device isolation layer. Thereafter, using the resist pattern as a mask, the pad nitride film 13, the pad oxide film 12, and the silicon substrate 11 are etched by a predetermined depth to form a shallow trench ST. Thereafter, the resist pattern is removed by a known method to form an STI trench as shown in FIG. 2B.

이때, STI 탑(top)부분 및 바텀 코너 부분은 종래기술과 같이 각이 진 형태로 형성되며 트랜치 표면은 ISO 식각시에 입은 데매지(damage)에 의해서 결함과 트랩 차아지(trap charge)가 산재해 있게 된다. 이때, 과도한 식각에 의해 패드 산화막에 데미지(damage)를 입게 되고 심한 경우 언더 컷(under cut)(패드 질화막 아래로 패드 산화막이 식각되어 움푹 들어간 형태) 양상을 띄게 된다.At this time, the STI top portion and the bottom corner portion are formed in an angled shape as in the prior art, and the trench surface is interspersed with defects and trap charges due to damage applied during ISO etching. It is done. In this case, damage is caused to the pad oxide layer due to excessive etching, and in a severe case, the undercut is severely undercut.

상기 공정 진행후 SC-1(NH4OH/H2O2/H2O)과 불화수소(HF:H2O=1:50)를 이용한 전처리 세정공정을 거친후, STI 트랜치에서 실리콘(Si) 계면 결함 제거 및 트랩 차아지 감소를 위해 월(Wall) 산화(800℃ 습식 산화)를 진행하여 트랜치 내벽에 100∼150Å 가량 두께의 월 산화막(14)을 형성한다.After the above process, a pretreatment cleaning process using SC-1 (NH 4 OH / H 2 O 2 / H 2 O) and hydrogen fluoride (HF: H 2 O = 1:50), followed by silicon (Si in the STI trench) In order to remove interfacial defects and reduce trap charges, wall oxidation (wet oxidation at 800 ° C.) is performed to form a wall oxide film 14 having a thickness of about 100 to 150 Å on the inner wall of the trench.

상기 공정이후 증착률이 매우 높은 고농도 플라즈마(High Density Plasma: HDP) 산화막(15)으로 트랜치를 메우게 된다. 이때, 고농도 플라즈마 산화막(15)과 월 산화막(14)의 접착력 증대를 위한 계면 활성화를 위해서 상기 고농도 플라즈마 산화막(15)을 증착하기전에 아르곤(Ar) 가스를 이용한 아르곤 플라즈마 처리를 트랜치 내벽의 월 산화막(14)에 일정시간 동안 진행하면 미세하게 움푹 패인형태의 산화막 계면이 상기 월 산화막(14)에 형성된다. 이는 연속된 공정인 고농도 플라즈마 산화막(15) 증착시에 서로 다른 산화막간의 접착력을 증진시킬 수 있다.After the process, the trench is filled with a high density plasma (HDP) oxide film 15 having a very high deposition rate. At this time, in order to activate an interface for increasing adhesion between the high concentration plasma oxide film 15 and the wall oxide film 14, an argon plasma treatment using argon (Ar) gas is performed before depositing the high concentration plasma oxide film 15, and the wall oxide film of the trench inner wall is formed. Proceeding to (14) for a predetermined time, a finely pitted oxide film interface is formed on the wall oxide film 14. This may improve adhesion between different oxide films during the deposition of the high concentration plasma oxide film 15, which is a continuous process.

아르곤(Ar) 플라즈마 처리후 인시튜(in-situ)로 고농도 플라즈마 산화막(15)을 증착하면 도 2d에 도시한 것과 같은 형태를 갖게 된다.When the high concentration plasma oxide film 15 is deposited in-situ after the argon (Ar) plasma treatment, it has a shape as shown in FIG. 2D.

상기 공정이후, 화학적 물리적 연마(Chemical Mechanical Polishing: CMP) 공정을 진행하여 패드 질화막(13)을 배리어(barrier)로 화학적기계연마(CMP) 공정을 완료한다.After the above process, a chemical mechanical polishing (CMP) process is performed to complete the chemical mechanical polishing (CMP) process using the pad nitride layer 13 as a barrier.

그후, 전처리 세정공정으로 불화수소(HF=50:1) 용액에 살짝 담구어 1000∼1500Å 가량의 두께로 고농도 플라즈마 산화막(15)을 제거한다(도 2e).Thereafter, the plasma immersion film 15 is lightly immersed in a hydrogen fluoride (HF = 50: 1) solution in a pretreatment washing step to remove the high concentration plasma oxide film 15 to a thickness of about 1000 to 1500 Pa (FIG. 2E).

그후, 도 2f에 도시한 것과 같이, 상기 결과물 위에 1000℃ 이상의 조건에서 산소(O2) 가스를 주입하여 건식 산화(dry oxidation)를 진행한다. 이때, 트랜치 탑(top) 코너까지의 거리와 트랜치 내벽까지의 거리 차이로 인한 산화막 성장정도의 차이에 의해 트랜치 탑 코너부근의 산화가 더 빨리 발생하게 되어 코너 라운딩이 실현된다.Thereafter, as illustrated in FIG. 2F, oxygen (O 2 ) gas is injected on the resultant at 1000 ° C. or more to perform dry oxidation. At this time, the oxidation of the trench top corner occurs faster due to the difference in the oxide film growth degree due to the difference between the distance to the trench top corner and the distance to the trench inner wall, thereby realizing corner rounding.

그후, 연속적으로 노(furnace)를 이용한 고농도 플라즈마 산화막(15) 치밀화(densification) 어닐링(annealing) 공정을 실시한다.Thereafter, a high concentration plasma oxide film 15 densification annealing process using a furnace is performed.

상기 공정이후 인산(H3PO4)을 이용하여 패드 질화막을 제거하여 도 2g에 도시한 것과 같이 트랜치의 탑 코너부분이 라운딩 처리된 안정된 STI 구조를 완성한다.After the process, the pad nitride film is removed using phosphoric acid (H 3 PO 4 ) to complete a stable STI structure in which the top corner portion of the trench is rounded as shown in FIG. 2G.

이상에서 설명한 바와 같이, 본 발명의 반도체 장치의 소자 분리막 형성방법에 의하면, 기존의 공정보다 적은 공정수를 이용하여 STI 에지를 라운딩 처리함과 동시에 트랜치 표면 안정화(결함 제거 및 트랩 차이지 감소)를 이루게 된다. 이는 기존의 월(Wall) 형성 공정(월(Wall) SAC 산화공정(1100℃ 건식 산화), 월(Wall) 산화공정(800℃ 건식 산화), 라이너 산화막 공정(830℃ DCS-based HTO))을 하나의 공정으로 줄일 수 있다. 이때 유발될 수 있는 미약한 코너 라운딩은 고농도 플라즈마 산화 치밀화 공정중의 건식 산화 공정으로 보상하게 된다. 또, 아르곤(Ar)플라즈마 가스를 트랜치 내벽에 주입하여 월(Wall) 산화막과 고농도 플라즈마 산화막간의 접착력을 증대시킴으로써 보다 안정된 STI 소자분리막을 확보할 수 있다.As described above, according to the device isolation film forming method of the semiconductor device of the present invention, the trench surface stabilization (removal of defects and trap gap reduction) is performed while rounding the STI edge using less process number than the conventional process. do. This is based on the existing wall forming process (Wall SAC oxidation process (1100 ℃ dry oxidation), Wall oxidation process (800 ℃ dry oxidation), liner oxide film process (830 ℃ DCS-based HTO)). It can be reduced to one process. In this case, the weak corner rounding may be compensated by the dry oxidation process in the high concentration plasma oxidation densification process. In addition, by argon (Ar) plasma gas is injected into the trench inner wall to increase the adhesion between the wall oxide film and the high concentration plasma oxide film it is possible to ensure a more stable STI device isolation film.

그리고, 무엇보다도 상기 공정들을 기존의 공정속에 포함하여 진행함으로써, 공정수와 공정시간을 단축시켜 원가절감 효과를 기대할 수 있고 적은 수의 공정으로도 결함이나 보이드가 없는 안정된 STI 구조를 확보할 수 있으며, 코너 라운딩을 통하여 소자 특성에 심각한 영향을 주는 기생 트랜지스터 생성 억제와 누설전류 감소 및 Id-VG특성 등의 소자특성 개선에 따른 수율 향상을 꾀할 수 있다.And, above all, by including the above processes in the existing process, it is possible to expect the cost reduction effect by shortening the number of processes and the process time, and to secure a stable STI structure without defects or voids even with a small number of processes. Through the corner rounding, the yield can be improved by suppressing the parasitic transistor generation which significantly affects device characteristics, reducing leakage current, and improving device characteristics such as I d -V G characteristics.

아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.In addition, preferred embodiments of the present invention are disclosed for the purpose of illustration, those skilled in the art will be able to various modifications, changes, additions, etc. within the spirit and scope of the present invention, these modifications and changes should be seen as belonging to the following claims. something to do.

Claims (14)

실리콘 기판위에 패드 산화막과 패드 질화막을 차례로 증착한 후 소자분리 마스크 및 식각 공정을 거쳐 샬로우 트랜치를 형성하는 단계와,Depositing a pad oxide film and a pad nitride film on a silicon substrate in order, and then forming a shallow trench through an isolation mask and an etching process; 상기 단계로부터 제 1 전처리 세정공정을 거친 후, 상기 트랜치 내벽에 소정 두께의 월 산화막을 형성하는 단계와,After the first pretreatment cleaning step from the step, forming a wall oxide film having a predetermined thickness on the trench inner wall; 상기 월 산화막에 불활성 가스를 주입하여 상기 월 산화막을 활성화시키는 단계와,Injecting an inert gas into the wall oxide film to activate the wall oxide film; 상기 트랜치를 완전히 매립하도록 상기 활성화된 월 산화막과 상기 패드 질화막 상에 고농도 플라즈마 산화막을 형성시키는 단계와,Forming a high concentration plasma oxide film on the activated wall oxide film and the pad nitride film so as to completely fill the trench; 상기 패드 질화막이 노출될 때까지 화학적기계연마(CMP) 공정을 실시하여 상기 고농도 플라즈마 산화막을 연마하는 단계와,Performing a chemical mechanical polishing (CMP) process until the pad nitride film is exposed to polish the high concentration plasma oxide film; 제 2 전처리 세정공정을 통하여 상기 고농도 플라즈마 산화막을 일정 깊이만큼 제거하는 단계와,Removing the high concentration plasma oxide film by a predetermined depth through a second pretreatment cleaning process; 상기 단계로부터 산소 가스를 주입하여 트랜치 상부의 모서리부분을 건식 산화 공정에 의해 라운딩시킨 후 연속적으로 고농도 플라즈마 산화막을 어닐링 공정을 통해 치밀화시키는 단계와,Injecting oxygen gas from the step to round the corners of the upper portion of the trench by a dry oxidation process and subsequently densifying the highly concentrated plasma oxide film through an annealing process; 상기 단계로부터 상기 패드 질화막을 제거하여 소자분리막을 완성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 장치의 소자 분리막 형성방법.And removing the pad nitride film from the step to complete the device isolation film. 삭제delete 제 1 항에 있어서,The method of claim 1, 상기 불활성 가스는 아르곤 가스인 것을 특징으로 하는 반도체 장치의 소자 분리막 형성방법.And said inert gas is an argon gas. 제 1 항에 있어서,The method of claim 1, 상기 패드 산화막은 열산화막으로 800∼850℃ 온도범위내에서 건식 산화방식으로 50∼100Å 정도 증착하는 것을 특징으로 하는 반도체 장치의 소자 분리막 형성방법.The pad oxide film is a thermal oxide film is a method of forming a device isolation film of a semiconductor device, characterized in that about 50 ~ 100 Å deposited by dry oxidation method in the temperature range of 800 ~ 850 ℃. 제 1 항에 있어서,The method of claim 1, 상기 패드 질화막은 730∼780℃ 온도범위내에서 저압화학기상증착법(LP-CVD) 방법으로 100∼2000Å 의 두께로 증착하는 것을 특징으로 하는 반도체 장치의 소자 분리막 형성방법.The pad nitride film is a method of forming a device isolation film of a semiconductor device, characterized in that deposited in a thickness of 100 ~ 2000Å by low pressure chemical vapor deposition (LP-CVD) method within a temperature range of 730 ~ 780 ℃. 제 5 항에 있어서,The method of claim 5, 상기 패드 질화막은 암모니아(NH3) 가스와 DCS(SiH2Cl2)를 이용하여 1토르(torr) 이하의 낮은 압력분위기에서 증착하는 것을 특징으로 하는 반도체 장치의 소자 분리막 형성방법.The pad nitride layer is deposited using ammonia (NH 3 ) gas and DCS (SiH 2 Cl 2 ) in a low pressure atmosphere of less than 1 torr (torr). 제 1 항에 있어서,The method of claim 1, 상기 제 1 전처리 세정공정은 SC-1(NH4OH/H2O2/H2O)과 불화수소(HF=100:1)를 이용한 것을 특징으로 하는 반도체 장치의 소자 분리막 형성방법.The first pre-treatment cleaning step is SC-1 (NH 4 OH / H 2 O 2 / H 2 O) and hydrogen fluoride (HF = 100: 1) characterized in that the device isolation film forming method of the semiconductor device. 제 1 항에 있어서,The method of claim 1, 상기 월 산화막은 800℃ 이상의 온도에서 건식 산화 방식으로 형성하는 것을 특징으로 하는 반도체 장치의 소자 분리막 형성방법.And the wall oxide film is formed by a dry oxidation method at a temperature of 800 ° C. or higher. 제 1 항에 있어서,The method of claim 1, 상기 월 산화막은 습식 산화 방식으로 형성하는 것을 특징으로 하는 반도체 장치의 소자 분리막 형성방법.And the wall oxide film is formed by a wet oxidation method. 제 1 항에 있어서,The method of claim 1, 상기 고농도 플라즈마 산화막은 인시튜 방식으로 형성하는 것을 특징으로 하는 반도체 장치의 소자 분리막 형성방법.And the high concentration plasma oxide film is formed in-situ. 제 1 항에 있어서,The method of claim 1, 상기 제 2 전처리 세정공정시 불화수소(HF)와 물(H2O)의 비는 1:50인 것을 특징으로 하는 반도체 장치의 소자 분리막 형성방법.And a ratio of hydrogen fluoride (HF) and water (H 2 O) in the second pretreatment cleaning process is 1:50. 제 11 항에 있어서,The method of claim 11, 상기 제 2 전처리 세정공정에 의해 제거되는 고농도 플라즈마 산화막의 두께는 1000∼1500Å인 것을 특징으로 하는 반도체 장치의 소자 분리막 형성방법.The thickness of the high concentration plasma oxide film removed by said second pretreatment cleaning step is 1000-1500 kPa. 제 1 항에 있어서,The method of claim 1, 상기 산소 가스의 주입은 1000℃ 이상의 고온에서 실시하는 것을 특징으로 하는 반도체 장치의 소자 분리막 형성방법.And injecting the oxygen gas at a high temperature of 1000C or higher. 제 1 항에 있어서,The method of claim 1, 상기 패드 질화막은 인산(H3PO4)을 이용한 세정작업으로 제거시키는 것을 특징으로 하는 반도체 장치의 소자 분리막 형성방법.And the pad nitride film is removed by a cleaning operation using phosphoric acid (H 3 PO 4 ).
KR10-2000-0037117A 2000-06-30 2000-06-30 Method for forming isolation layer in semiconductor device Expired - Fee Related KR100376875B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0037117A KR100376875B1 (en) 2000-06-30 2000-06-30 Method for forming isolation layer in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0037117A KR100376875B1 (en) 2000-06-30 2000-06-30 Method for forming isolation layer in semiconductor device

Publications (2)

Publication Number Publication Date
KR20020002806A KR20020002806A (en) 2002-01-10
KR100376875B1 true KR100376875B1 (en) 2003-03-19

Family

ID=19675371

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0037117A Expired - Fee Related KR100376875B1 (en) 2000-06-30 2000-06-30 Method for forming isolation layer in semiconductor device

Country Status (1)

Country Link
KR (1) KR100376875B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100864845B1 (en) * 2002-07-03 2008-10-23 매그나칩 반도체 유한회사 Device Separation Method of Semiconductor Device
US11610899B2 (en) * 2021-06-15 2023-03-21 Nanya Technology Corporation Memory cell, memory array and method for defining active area of memory cell
CN114388429B (en) * 2022-01-20 2024-10-11 武汉新芯集成电路股份有限公司 Semiconductor device and method for manufacturing the same, and image sensor

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970072297A (en) * 1996-04-15 1997-11-07 김광호 Method of forming an element isolation film of a semiconductor device
US5811346A (en) * 1997-04-14 1998-09-22 Vlsi Technology, Inc. Silicon corner rounding in shallow trench isolation process
JPH1197523A (en) * 1997-07-31 1999-04-09 Lucent Technol Inc Device manufacturing process
KR19990047813A (en) * 1997-12-05 1999-07-05 윤종용 Trench device isolation method for semiconductor devices
KR20000014700A (en) * 1998-08-24 2000-03-15 김영환 Method of forming isolation film of semicondutor device
KR20000027704A (en) * 1998-10-29 2000-05-15 김규현 Method for manufacturing a shallow trench for a semiconductor device isolation
KR20000043241A (en) * 1998-12-28 2000-07-15 김영환 Isolation method of semiconductor device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970072297A (en) * 1996-04-15 1997-11-07 김광호 Method of forming an element isolation film of a semiconductor device
US5811346A (en) * 1997-04-14 1998-09-22 Vlsi Technology, Inc. Silicon corner rounding in shallow trench isolation process
JPH1197523A (en) * 1997-07-31 1999-04-09 Lucent Technol Inc Device manufacturing process
KR19990047813A (en) * 1997-12-05 1999-07-05 윤종용 Trench device isolation method for semiconductor devices
KR20000014700A (en) * 1998-08-24 2000-03-15 김영환 Method of forming isolation film of semicondutor device
KR20000027704A (en) * 1998-10-29 2000-05-15 김규현 Method for manufacturing a shallow trench for a semiconductor device isolation
KR20000043241A (en) * 1998-12-28 2000-07-15 김영환 Isolation method of semiconductor device

Also Published As

Publication number Publication date
KR20020002806A (en) 2002-01-10

Similar Documents

Publication Publication Date Title
KR100772109B1 (en) Device Separating Method of Semiconductor Device
KR100376875B1 (en) Method for forming isolation layer in semiconductor device
KR100639195B1 (en) Method of forming device isolation film in semiconductor device
KR100895824B1 (en) Device Separating Method of Semiconductor Device
KR101127033B1 (en) Semiconductor Device and Method for Forming STI Type Device Isolation Film of Semiconductor Device
KR101025730B1 (en) Device Separation Method of Semiconductor Devices
KR100917106B1 (en) Device Separator Formation Method of Semiconductor Device
KR100779370B1 (en) Device Separator Formation Method of Semiconductor Device
KR100595858B1 (en) Semiconductor device manufacturing method
KR100514529B1 (en) Method For Manufacturing Semiconductor Devices
KR100842904B1 (en) Device Separating Method of Semiconductor Device
KR100766277B1 (en) Device Separator Formation Method of Semiconductor Device
KR100691016B1 (en) Device Separating Method of Semiconductor Device
KR20020002805A (en) Method for forming isolation layer in semiconductor device
KR20050118489A (en) Method for isolation in semiconductor device
KR100619395B1 (en) Semiconductor device manufacturing method
KR100327589B1 (en) Method for forming shallow trench isolation layer of semiconductor device
KR100876874B1 (en) Device Separating Method of Semiconductor Device
KR100550635B1 (en) Semiconductor device and manufacturing method thereof
KR100568030B1 (en) Shallow Trench Isolation Method for Semiconductor Devices
KR100984858B1 (en) Device Separating Method of Semiconductor Device
KR100924544B1 (en) Device Separating Method of Semiconductor Device
KR100829372B1 (en) Manufacturing Method of Semiconductor Device
KR19990004577A (en) Device isolation insulating film formation method of semiconductor device
KR20050029536A (en) Method for manufacturing semiconductor devices

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

FPAY Annual fee payment

Payment date: 20110222

Year of fee payment: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20120308

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20120308

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000