KR101019930B1 - 개구 측벽들 상에 형성된 폴리머를 처리함으로써 고종횡비 개구들의 에칭 프로파일 구부러짐 및 휨을 방지하는 방법 - Google Patents
개구 측벽들 상에 형성된 폴리머를 처리함으로써 고종횡비 개구들의 에칭 프로파일 구부러짐 및 휨을 방지하는 방법 Download PDFInfo
- Publication number
- KR101019930B1 KR101019930B1 KR1020080091587A KR20080091587A KR101019930B1 KR 101019930 B1 KR101019930 B1 KR 101019930B1 KR 1020080091587 A KR1020080091587 A KR 1020080091587A KR 20080091587 A KR20080091587 A KR 20080091587A KR 101019930 B1 KR101019930 B1 KR 101019930B1
- Authority
- KR
- South Korea
- Prior art keywords
- bias power
- flow rate
- gas
- polymer film
- etch
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 78
- 229920000642 polymer Polymers 0.000 title claims description 14
- 238000005452 bending Methods 0.000 title abstract description 21
- 238000010849 ion bombardment Methods 0.000 claims abstract description 21
- 238000005530 etching Methods 0.000 claims abstract description 20
- 239000007789 gas Substances 0.000 claims description 52
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 29
- 150000002500 ions Chemical class 0.000 claims description 28
- 229920006254 polymer film Polymers 0.000 claims description 23
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims description 18
- 229910052786 argon Inorganic materials 0.000 claims description 16
- 230000001965 increasing effect Effects 0.000 claims description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 7
- ABTOQLMXBSRXSM-UHFFFAOYSA-N silicon tetrafluoride Chemical compound F[Si](F)(F)F ABTOQLMXBSRXSM-UHFFFAOYSA-N 0.000 claims description 6
- 230000008878 coupling Effects 0.000 claims description 5
- 238000010168 coupling process Methods 0.000 claims description 5
- 238000005859 coupling reaction Methods 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 5
- 229910052799 carbon Inorganic materials 0.000 claims description 4
- -1 argon ions Chemical class 0.000 claims description 3
- 238000000992 sputter etching Methods 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 claims 1
- 239000010409 thin film Substances 0.000 abstract description 8
- 238000009826 distribution Methods 0.000 description 16
- 238000001020 plasma etching Methods 0.000 description 10
- 235000012431 wafers Nutrition 0.000 description 10
- 230000002829 reductive effect Effects 0.000 description 8
- 239000010408 film Substances 0.000 description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 5
- 238000009825 accumulation Methods 0.000 description 5
- 229920001940 conductive polymer Polymers 0.000 description 5
- 238000000926 separation method Methods 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 239000006227 byproduct Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000000354 decomposition reaction Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 238000005389 semiconductor device fabrication Methods 0.000 description 2
- 239000004215 Carbon black (E152) Substances 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000005591 charge neutralization Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000011067 equilibration Methods 0.000 description 1
- 125000001153 fluoro group Chemical group F* 0.000 description 1
- 229920002313 fluoropolymer Polymers 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 229930195733 hydrocarbon Natural products 0.000 description 1
- 150000002430 hydrocarbons Chemical class 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000009828 non-uniform distribution Methods 0.000 description 1
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32082—Radio frequency generated discharge
- H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32082—Radio frequency generated discharge
- H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/3244—Gas supply means
- H01J37/32449—Gas control, e.g. control of the gas flow
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Analytical Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Drying Of Semiconductors (AREA)
- Plasma Technology (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
고종횡비 콘택 개구들은 각각의 콘택 개구의 측벽 상에 고도로 전도성인 박막을 형성함으로써 에칭 프로파일의 휨 또는 구부러짐을 방지하면서 에칭된다. 측벽 상의 박막의 전도도는 에칭 프로세스 동안 주기적으로 이온 충돌을 실행함으로써 강화된다.
Description
본 출원은 칼롤 베라 등에 의해 "개구 측벽들 상에 형성된 폴리머를 처리함으로써 고종횡비 개구들의 에칭 프로파일 구부러짐 및 휨을 방지하는 방법"이란 명칭으로 2007년 9월 25일자로 출원된 미국 특허 출원 No. 11/861,032호의 우선권을 청구한다.
본 발명의 실시예들은 반도체 소자 제조에 관한 것으로, 특히 반도체 소자 제조시 사용되는 플라즈마 에칭 프로세스들에 관한 것이다.
반도체 웨이퍼 상에서의 마이크로전자 소자 제조는 유전체 박막층들을 관통하여 상이한 층들에서 도체들 간의 전기적 접촉을 제공하기 위해 금속으로 채워지도록 구성되는 개구들의 형성을 요구한다. 통상적으로 콘택 개구들은 40:1의 높은 종횡비(높이-대-직경 비율)를 갖는다. 산업 표준이 65nm 피쳐 크기에서 45nm 내지 32nm 피쳐 크기로 진보됨에 따라, 콘택 개구의 홀 직경은 약 630Å로 감소되는 반면, 요구되는 깊이는 약 24,700Å이다. 개구 직경 및 개구-대-개구 간격은 거의 동일(예를 들면, 대략 630Å)할 수 있다. 각각의 콘택 개구의 종횡비가 너무 크기 때문에, 인접한 개구들 간에 필수적인 절연체 두께를 유지하기 위해, 모든 개구들이 일정한 수직 프로파일을 갖는 것이 요구된다. 콘택 개구 위치 패턴 및 직경은 개구들을 형성하기 이전에 웨이퍼 표면상에 증착되는 패터닝된 포토레지스트층의 개구에 의해 한정된다. 각각의 포토레지스트 개구는 콘택 개구 위치 및 직경을 한정한다. 포토레지스트 증착 이후, 콘택 개구들은 포토레지스트층의 개구들을 관통하여 유전체 물질을 에칭하도록 조작되는 플라즈마 에칭 프로세스에 의해 형성된다. 플라즈마 에칭 프로세스는 플라즈마에서 2가지 형태의 종들, 즉 높은 불소-대-탄소 함량 비율을 가지는 에칭 종들, 및 높은 탄소-대-불소 함량 비율을 가지는 폴리머 종들을 생성하는 플루오로카본/플루오로하이드로카본 가스를 사용한다. 폴리머 종들은 각각의 개구의 측벽의 노출된 표면들 상에 축적되어, 에칭 선택도를 강화시키며 포토레지스트 패턴에 의해 설정되는 직경 너머로 개구를 넓히는 에칭 프로세스의 성향을 감소시킨다.
현재 플라즈마 에칭 프로세스들은 보다 큰, 이를 테면 90nm의 피쳐 크기에서 일관되게 양호한 결과를 산출한다. 에칭 프로파일은 챔버 압력 및 RF 바이어스 전력에 의해 제어된다. RF 바이어스 전력의 증가는 수직 방향에서 모멘텀 및 이온 에너지를 증가시킴으로써 보다 수직이며 폭이 좁은 에칭 프로파일을 산출한다. 챔버 압력 감소는 이온들과의 충돌을 감소시켜, 이러한 공칭 수직 궤도로부터 편향되는 이온들의 수를 감소시킴으로써 유사한 효과를 가질 수 있다.
피쳐 크기가 45nm로 그 다음 32nm로 감소됨에 따라, 많은 경우 소자 고장을 위협할 정도로 에칭 프로파일을 감소시키는 2가지 문제점들이 야기되었다. 본 명세서에서 "휨(bowing)"으로 간주되는 하나의 문제점은 개구의 상부 부근에서 콘택 개구의 넓어진 섹션에 의해 드러난다. 넓어진 섹션의 직경은 원하는 홀 직경의 2배 정도로, 이는 넓어진 섹션에서 인접한 개구들의 부분 통합 가능성을 증가시킬 수 있다. 본 명세서에서 "구부러짐(bending)"으로 간주되는 또 다른 문제점은 개구의 바닥 부근의 실제 수직부(true vertical)로부터 멀어지는 개구 축의 편향에 의해 드러난다. 이러한 구부러짐은 개구 직경의 50% 내지 100% 정도로 그의 인접부를 향해 개구 바닥의 중심을 편향시키는 것으로 관찰된다. 상기 휨 및 구부러짐의 문제점들은 단지 최근에 발생된 것으로, 소자 피쳐 크기가 45nm 이하로 감소됨에 따라 발생했으며, 이들의 원인은 미지상태로 남아있다. 휨 또는 구부러짐의 일부 감소는 플라즈마 에칭 프로세스 동안 플라즈마 반응기 챔버 압력의 감소 및/또는 RF 바이어스 전력 및 이온 에너지의 증가에 의해 달성될 수 있지만, 해결책은 나타나지 않았다. 이러한 방안은, 에칭 프로파일의 구부러짐 또는 휨을 감소시키지만, 플라즈마 에칭 프로세스들이 수행됨에 따라 챔버 압력의 범위(프로세스 "윈도우")를 감소시킨다는 문제점이 있다. 유사하게, 웨이퍼에 인가되는 RF 바이어스 전력의 증가에 의한 이온 에너지 증가는 에칭 선택도 감소, 포토레지스트 코너 마면(faceting) 등과 같이, 에칭 프로세스에 바람직하지 않은 작용을 할 수 있다. 프로세스 윈도우를 제한하지 않으면서 휨 및 구부러짐을 방지하는 방법이 요구된다.
본 발명은 기판상의 유전체층에 고종횡비 개구들의 플라즈마 이온 에칭을 수행하는 방법을 제공한다. 일 실시예에서, 상기 방법은 제 1 가스 유량의 C2F4, C4F6, CH2F2 또는 C4F8과 같은 플루오로카본 및/또는 플루오로하이드로카본 가스, 제 1 유량의 0.5 내지 1.5 이내의 팩터인 제 2 유량의 실리콘 플루오라이드 가스, 및 제 1 유량의 약 2 내지 7배 사이의 팩터인 유량의 아르곤 가스를 플라즈마 반응기 챔버에 주입하는 단계를 포함한다. 또한, 상기 방법은 콘택 개구의 반지름보다 작은 막 두께를 가지는 콘택 개구의 측벽 상에 폴리머막을 증착하면서 유전체층에 콘택 개구를 에칭하는 단계를 포함한다. 일 실시예에서, 콘택 개구의 측벽상에 폴리머막을 증착하면서 유전체층에 콘택 개구를 에칭하는 단계는 원하는 플라즈마 에칭 프로세스에 해당하는 공칭 RF 바이어스 전력 레벨의 RF 바이어스 전력을 연속적으로 인가하면서 챔버에 플라즈마를 생성하기 위해 챔버에 RF 전력을 결합시킴으로써 수행된다. 일 실시예에서, 측벽 상의 폴리머막의 전도도는 전도성 폴리머 물질의 사용 및 아르곤 이온들을 이용한 폴리머막의 이온 충돌에 의해, 그리고 공칭 전력 레벨의 1.5배 이상을 넘는 높은 RF 바이어스 전력 레벨의 RF 바이어스 전력의 연속 버스트들(successive bursts)을 기판과 결합시킴으로써 증가된다.
본 발명의 앞서 언급된 특징들을 본 발명의 보다 상세한 설명, 상기 간략한 설명을 통해 이해할 수 있도록, 첨부되는 도면에 도시된 몇 가지 실시예를 참조한다. 그러나 첨부되는 도면은 단지 본 발명의 전형적인 실시예만을 나타내는 것으 로, 본 발명의 범주를 제한하고자 하는 것은 아니며, 본 발명은 등가적인 다른 실시예를 구현할 수 있다는 것을 주지해야 한다.
발명의 이해를 돕기 위해 도면에서 공통되는 동일한 부재들을 나타내는데 가능한 동일한 참조번호를 사용했다. 도면의 이미지들은 도시를 위해 간략화된 것이며 실제크기대로 도시된 것은 아니다.
본 발명자들은 45nm 이하의 피쳐 크기에서 발생하는 에칭 프로파일의 구부러짐 및 휨은 각각의 콘택 개구의 측벽 표면의 길이에 따른 정전하의 불균일한 분포에 의해 야기된다는 것을 발견했다. 이온 및 전자 속도 프로파일들의 상이한 각 분포로부터 부분적으로 문제가 발생된다. 도 1에 도시된 것처럼, 고종횡비 콘택 개구(100)는 상부에 놓인 포토레지스트층(106)을 관통하는 어퍼쳐(104)와 정합되는 유전체막(102)에 형성된다. 개구(100)는 플루오로카본/플루오로하이드로카본 플라즈마(108)의 에천트 종들과 유전체막(102)의 노출된 부분의 반응에 의해 형성된다. 플라즈마로부터의 전자들 및 양으로 하전된 이온들은 개구(100)의 측벽(100a)과 만난다. 도 2의 그래프에 도시된 것처럼, 이온들은 유전체층(102)의 상부 표면을 기준으로 대략 수직 방향으로 집중된 좁은 각속도 분포 또는 프로파일(실선)을 갖는 반면, 전자들은 보다 균등한 각속도 분포를 갖는다. 결과적으로, 사실상 플라즈마로부터의 전자들은 측벽(100a)과의 충돌에 의해 흡수되기 이전에 고종횡비 개구(100)의 바닥으로 이동할 수 없다. 대신, 거의 모든 전자들은 측벽(100a)의 상부 부분과의 충돌에 의해 흡수되어, 측벽(100a)의 상부 부분은 음으로 하전된다.
이온들은 2개의 에너지 피크를 갖는다. 높은 에너지 피크는 웨이퍼에 인가되는 RF 바이어스 신호의 피크-대-피크 전압에 해당하는 이온 에너지에서 발생된다. 낮은 에너지 피크는 피크-대-피크 바이어스 전압의 절반에 해당하는 이온 에너지에서 발생된다. 다양한 운동 에너지 레벨들에서 이온 모집단 분포는 도 3의 그래프에 도시된다. 바이어스 신호의 RF 주파수가 감소됨에 따라 모집단에서 높은 에너지 피크는 증가한다. 측벽(100a)의 바닥 부분이 양으로 하전되도록, 높은 에너지 이온들은 개구(100)의 바닥 부분에 도달할 때까지 측벽(100a)과 충돌하지 않는 경향이 있다. 낮은 에너지 이온들은 측벽(100a)의 상부 부근에 축적되는 음의 전하에 의해 수직 궤도로부터 보다 쉽게 편향된다. 도 1에 도시된 편향된 이온 경로(112)는 측벽(100a)의 음으로 하전된 섹션의 전계를 통해 굽은 경로로 이온이 이동함에 따라 실제 수직부로부터 편향되는 낮은 에너지 이온의 전형적인 경로를 나타내며, 편향된 이온 경로는 측벽(100a)의 음으로 하전된 섹션 아래의 지점에서 측벽(100a)과 결국 교차한다. 이는 상기 지점에서 측벽(102)의 에칭률을 증가시켜 측벽(100a) 및 편향된 이온 경로의 교차점 부근의 영역에서 개구 프로파일의 휨을 유도한다. 결과는 도 4에 도시되어 있으며, 여기서 공칭 직경(D)을 갖는 고종횡비 콘택 개구(100)는 그의 상부 부근에서 에칭 프로파일의 휨을 나타내는 확대된 직경(DB)을 갖는 섹션을 포함한다. 콘택 개구(100)는 공칭 분리 간격(S1)에 의해 인접한 콘택 개구(101)로부터 분리된다. 휨 부근에서, 분리 간격은 공칭 분리 간격(S1)의 5% 정도일 수 있는 작은 분리 간격(S2)으로 감소된다. 소정의 경우, 분리 간격(S2)은 휨 부근에서 제로일 수 있다. 확대 개구 직경(DB)은 공칭 직경(D)의 거의 2배일 수 있다.
구부러짐 문제는 측벽(100a)의 원주 부근의 불균일한 전하 분포로 인해 야기된다. 이는 예를 들어, 개구(100)의 바닥 부근에 축적되는 양전하의 불균일한 원주 분포일 수 있다. 이러한 불균일한 전하 분포는 이온들이 충분히 긴 거리, 또는 개구(100)의 바닥으로 이동할 때까지 드러나지 않는 높은 에너지 이온들의 작은 네트(net) 편향을 산출한다. 결과적으로, 구부러짐 문제는 개구(100) 상부의 중심부(또는 축)로부터 개구(100) 바닥의 중심부의 위치로의 측방 이동에 따라 나타난다. 도 4를 참조로, 개구(100)의 바닥은 개구의 직경(D)과 대략 동일한 구부러짐 간격(B)만큼 측방으로 이동한다.
본 발명의 실시예들은 플라즈마 에칭 프로세스의 전체 기간 동안, 각각의 개구(100)의 측벽(100a) 상에 전도성 박막을 제공함으로써 휨 문제 및 구부러짐 문제 모두를 해결하는 것에 관한 것이다. 전도성 코팅은 전하 분포가 균일해지도록 불균일한 전하 분포가 흐를 수 있는 전기적 방전 경로를 구성한다. 사실상, 개구(100) 상부 부근에 음전하의 축적 및 개구(100) 바닥 부근에 양전하의 축적은 측벽(100a) 상의 전도성 박막을 따라 서로를 향해 음전하 및 양전하를 흘려보냄으로써 감소 또는 제거된다.
에칭 프로세스 동안, 개구(100)의 깊이는 측벽(100a)의 깊이가 연장되게 일정하게 증가한다. 개구(100)의 깊이가 에칭 프로세스 동안 측벽(100a)의 추가 섹 션을 일정하게 형성하도록 증가함에 따라, 전도성 박막은 추가 섹션을 코팅하도록 하향 연장된다. 일 실시예에서, 프로세스는 에칭 프로세스 동안 연속적으로 실행된다. 도 5는 에칭 프로세스를 시작할 무렵 콘택 개구(100)의 초기로, 측벽(100a)을 코팅하는 전도성 박막(130)이 도시된다. 도 6은 충분한 깊이, 약 24,700Å로 콘택 개구(100)가 도달한 후 프로세스의 결과를 나타낸다. 휨부(bow)에서 직경(DB)은 공칭 직경(D)의 10% 이내 또는 미만이다. 구부러짐 간격(B)(바닥에서 개구 축의 편향)은 거의 제로로 감소된다. 이러한 결과는 전도성막(130)에 적어도 5 siemens/meter의 전도도를 제공함으로써 얻어진다. 전도도는 전도성층에서 약 10-11 sec 이하의 1/e 방전 시간을 구현하기에 충분해야 한다. 1/e 방전 시간 T=ε/σ이며, ε은 전도성층(130)을 지나는 정전기 방전 경로의 유효 유전상수이며 σ은 전도성층(130)의 전기 전도도이다.
일 실시예에서, 전도성 박막(130)은 플라즈마 에칭 프로세스 동안, C2F4, C4F6, CH2F2, 또는 C4F8중 임의의 플루오로카본 및/또는 플루오로하이드로카본 프로세스 가스를 이용함으로써 형성된다. 불소-풍부 플라즈마 부산물은 유전체 물질(102)의 노출된 부분을 플라즈마 에칭시 플루오로카본/플루오로하이드로카본 가스 분자들의 분해에 의해 형성된다. 탄소-풍부 플라즈마 부산물은 약 10Å 정도의 두께인 얇은 전도성 폴리머층(130)으로서 측벽(100a)상에 증착되는 경향이 있는 플라즈마의 플루오로카본/플루오로하이드로카본 가스 분자들의 분해에 의해 형성된 다. 층(130)의 전도도는 10-11 이하 정도의 1/e 방전 시간을 얻기에 충분하게 증가된다. 도 7은 앞서 개시된 형태의 전형적인 플루오로카본 폴리머에 대해 제공된 유전상수에 대해 전도도(수평축)의 함수로서 1/e 방전 시간(수직축)을 나타내는 그래프이다. 일 실시예에서, 전도성층(130)은 특정하게 형성된 폴리머로, 10-11 이하 정도로 1/e 방전 시간을 최소화시키기에 충분한 전도도를 가지며 유전성 및 전도성을 모두 갖는다. 층(130)에서 이러한 전도도를 제공하는 효과로 층(130)에서 측벽(100a) 상에(또는 보다 정확하게) 양전하 및 음전하들이 서로를 향해 흘러 중성화되거나 또는 균등화된다. 결과적으로 측벽(100a)을 따라 균일한 정전하 분포, 또는 혹은 정전하 취하가 달성된다.
일 실시예에서, 전도성 폴리머는 예를 들어, 도 6의 콘택 개구(100)가 형성되는 플라즈마 에칭 프로세스 동안 프로세스 가스로서 임의의 C2F4, C4F6, CH2F2, 또는 C4F8를 사용함으로써 형성된다. 임의의 C2F4, C4F6, CH2F2, 또는 C4F8는 전도성층(130)으로서 측벽(100a) 상에 증착될 때 전도성 폴리머를 형성하는 경향이 있는 플라즈마에서 폴리머 전구체들을 형성한다. 또한, 요구되는 전도도는 SiF4 실리콘 불화물 같은 반도체 종-함유 프로세스 가스를 플라즈마에 부가시킴으로써 얻어진다. 이는 폴리머층(130)이 폴리머 구조물에 실리콘 원자들을 포함하도록 하여, 폴리머층(130)의 전도도가 증가된다.
일 실시예에서, 측벽(100a) 상의 폴리머층(130)의 전도도는 아르곤과 같이, 상대적으로 높은 원자 수 불활성 가스를 플라즈마에 첨가하고 높은 에너지 아르곤 이온들을 이용하여 폴리머층(130)을 이온 가격함으로써 보다 증가된다. 이는 약 5-10킬로와트 범위의 전력 레벨에서 웨이퍼에 낮은 주파수(1-4MHz) RF 바이어스 신호를 인가함으로써 달성된다. 이 결과로 폴리머막(130)의 분자형 구조물이 보다 그래파이트형 구조물처럼 될 수 있도록 변형될 수 있다. 그래파이트 구조물은 높은 전기 전도도를 갖는 평면형의 육방 탄소 결정 구조물이다. 폴리머막(130)의 분자형 구조가 그래파이트 구조물과 유사해짐에 따라, 폴리머막(130)의 전도도는 그래파이트의 전도도와 근사하게 된다. 일 실시예에서, 아르곤 이온 충돌은 폴리머층(130)에서 약 5S/m의 전도도를 얻도록 충분히 높은 이온 에너지에서 실행된다.
아르곤 이온 충돌을 위해 요구되는 높은 전력 높은 전압 RF 바이어스는 일부 유전체 에칭 프로세스 레시피와 양립하지 않을 수 있다. 이러한 경우, 아르곤 이온 충돌은 플라즈마 에칭 프로세스보다 덜 작용하도록 짧은 버스트들(bursts)/섬광들(flashes)에서 주기적으로 수행되어, 높은 에너지 아르곤 이온 충돌이 수행될 때 각각의 짧은 버스트 동안을 제외하고, 에칭 프로세스 레시피와 양립되는 낮은 레벨로 RF 바이어스 전력이 유지된다. 이런 개념은 콘택 개구의 점진적인 에칭을 나타내는 에칭 프로파일 이미지들의 연대적 승계를 나타내는 도 8a 내지 도 8h에 설명된다. 도 8a 내지 도 8h에서, 높은 에너지 아르곤 이온 충돌에 먼저 노출되는 전도성층의 부분만이 가려져, 가려지지 않은 부분은 이전 이온 충돌 버스트 이후 형성되며 이온 충돌에 노출되지 않은 전도성층(130)의 새로운 부분을 나타낸다. 도 8a, 8c, 8e, 8g에서, 측벽(100a)의 새로운 섹션 및 폴리머막(130)(가려지지 않은)의 새로운 섹션은 높은 바이어스 전력에 노출되지 않도록 연속하는 버스트들 사이의 중간에 형성된다. 도 8b, 8d, 8f, 8h에서, 높은 RF 바이어스 전력(예를 들어, 6kW)의 다음 버스트 동안, 전도성층(130)의 이전에 노출되지 않은(가려지지 않은) 부분이 높은 바이어스 전압 및 높은 에너지 아르곤 이온 충돌에 노출되어 그 구조가 보다 전도성이 되도록 변형되며, 이러한 변형은 도면에서 층(130)의 음영에 의해 표시된다. 시간에 따라 웨이퍼에 인가되는 RF 바이어스 전력에 상응하는 패턴이 도 9에 도시되며, 도 9는 전력이 높은 레벨(예를 들어, 6킬로와트)로 일시적으로 상승되는 동안, 짧은 주기의 버스트들을 제외하고, 에칭 프로세스 레시피에 대한 공칭 전력 레벨(예를 들어, 3킬로와트 또는 500와트 내지 4킬로와트 범위)에서 RF 바이어스 전력이 유지된다는 것을 나타낸다. 일 실시예에서, RF 전력 레벨은 도 9에 도시된 것처럼 버스트들의 펄스형일 수 있으나, 아르곤 가스 유량은 일정할 수 있다. 플루오로카본 또는 플루오로하이드로카본 프로세스 가스들은 공칭 에칭 동안 사용되는 반면 Ar은 Ar 버스트 동안에만 이용된다. 각각의 버스트의 기간은 폴리머막(130)의 새롭게 노출된 부분에서 요구되는 전기 전도도 증가를 얻기에 충분하며, 10밀리초 정도(예를 들면, 약 0.25ms 내지 1초 이상의 범위)일 수 있다. 공칭 에칭 프로세스 바이어스 전력 레벨과 이온 충돌 버스트 전력 레벨 간의 차가 클수록, 에칭 프로세스에 대한 영향력을 방지하기 위해 버스트의 기간은 짧아야 한다. 예를 들어, 상기 차는 공칭 에칭 프로세스 바이어스 전력 레벨(예를 들어, 500W)과 6kW의 이온 충돌 버스트의 경우 상대적으로 높을 수 있고, 이 경우 각각의 6kW의 버스트 기간은 약 1ms로 상대적으로 짧아야 한다. 높은 공칭 에칭 프로세스 바이어스 전력 레벨(예를 들어, 3kW)과 6kW의 버스트 바이어스 레벨에 대해, 상기 차는 작아, 버스트 기간은 예를 들어, 약 10ms 내지 1초 정도로 증가할 수 있다. 버스트들간의 시간은 높은 에너지 이온 충돌에 아직 노출되지 않은 폴리머막(130)의 새로운(음영처리되지 않은) 부분에서 상당한 전하 축적이 이루어지지 않도록 충분히 짧으며, 1초 정도(예를 들어, 0.5초 내지 5초)일 수 있다.
일 실시예에서, RF 바이어스 신호 주파수는 예를 들어, 1-4MHz 범위의 LF 주파수이다. 또한, 13.56MHz RF 바이어스 전력 성분이 웨이퍼에 인가될 수도 있다. 챔버 압력은 종래의 프로세스들에서 보다 넓은 범위이며, 10mT 내지 1Torr 사이의 임의의 범위로 설정될 수 있다. 휨 및 구부러짐 문제는 전도성층(130)을 통한 전하 중성화(또는 평형화)에 의해 감소 또는 소거되어, 수직 방향으로부터 이온 궤도의 각 편향의 소정의 증가(챔버 압력의 증가로 인함)는 무시될 수 있다. 플라즈마 밀도는 유도성 코일 또는 오버헤드 용량성 전극일 수 있는 RF 소스 전력 애플리케이터로부터 챔버 속으로 RF 플라즈마 소스 전력을 결합시킴으로써 제어된다.
상술된 프로세스를 실행하는데 적합한 플라즈마 반응기가 도 10에 도시된다. 반응기는 실린더형 측벽(205), 실링(ceiling)(210), 및 플로어(floor)(220)에 의해 둘러싸인 진공 챔버(200)를 포함한다. 절연 링(212)은 실링(210)으로부터 전극(215)을 분리시킨다. 진공 펌프(225)는 플로어(220)의 펌핑 포트(227)를 통해 챔버(200)와 결합된다. 오버헤드 전극(215)은 가스 주입 오리피스들(240, 245)의 내부 및 외부 어레이들을 제공하는 내부 및 외부 인테리어 가스 매니폴드들(230, 235)을 가지는 가스 분배판이다. 동축 RF 공급 구조물(250)은 오버헤드 전극(215)과 RF 플라즈마 소스 전력을 결합시키며, 공급 구조물(250)은 얇은 절연 링(254)을 통해 전극(215)과 결합되는 내부 중공형 실린더 도체(252), 및 실링(210)에서 종결되는 외부 중공형 실린더 도체(256)를 포함한다. RF 소스 전력 발생기(260)는 동축 튜닝 스터브일 수 있는 고정된 임피던스 매칭 부재(262)를 통해 내부 및 외부 동축 도체들(252, 256)과 결합된다. 웨이퍼 지지 페데스탈(270)은 임피던스 매칭 부재(278)를 통해 RF 바이어스 전력 발생기(276)와 결합되는 캐소드 전극(274)을 둘러싸는 절연층(272)을 포함한다. 프로세스 가스 분배 패널(280)은 가스 공급 라인들(282, 284)을 통해 내부 및 외부 매니폴드들(230, 235)에 프로세스 가스를 공급한다. 플루오로카본/플루오로하이드로카본 가스 공급부(286), 실리콘 플루오라이드 가스 공급부(287) 및 아르곤 가스 공급부(288)를 포함하는 다양한 가스 공급부들이 가스 분배 패널에 결합된다. 가스 분배 패널(280)은 가스 공급 라인들(282, 284)의 전체 가스 유량을 구성하는 각각의 가스들의 유량들을 결정한다. 일 실시예에서, 펄스 조절 전력 인벨로프(envelope) 제어기(290)는 버스트들 간의 공칭 전력 출력 레벨(예를 들어, 3kW)을 유지하면서 발생기(276)가 높은 전력 버스트들(예를 들어, 6kW)을 인가할 수 있게 한다. 또 다른 실시예에서, 제어기(290)는 발생기(276)의 출력에서 스위치(292)를 제어할 수 있다. 제 2 발생기(277)(점선으로 도시됨)는 일정한 공칭 전력 출력(예를 들어 3kW)을 공급하는 반면, 발생기(276)는 스위치(292)에 의해 제어되는 주기적으로 짧은 6kW 버스트들을 공급한다.
주기적으로 높은 전력 버스트들 각각의 기간은 에칭 프로세스 레시피에 대한 영향력이 최소화되도록 충분히 짧지만, 도 5의 폴리머막(130)의 전도도 증가를 얻기에는 충분히 길다. 버스트들 간의 시간은 도 8의 콘택 개구 측벽(100a)에 상당한 정전하 축적이 방지되도록 충분히 짧다. 버스트들 간의 시간 동안, 도 8의 폴리머층(130)의 새롭게 형성된 부분들은 이온 충돌에 노출되지 않아 낮은 전도도를 가져 새로운 부분들이 전하 축적에 민감하게 된다. 이러한 축적은 웨이퍼 상에서 높은 전력 RF 바이어스의 버스트들 간의 시간을 최소화시킴으로써 (에칭 프로파일의 휨 또는 구부러짐이 방지되도록) 최소화될 수 있다. 각각의 높은 전력 RF 바이어스 버스트의 기간은 예를 들어 약 10ms일 수 있고 버스트들 간의 시간은 약 1초일 수 있다. 플루오로카본/플루오로하이드로카본 프로세스 가스 유량은 내부 및 외부 가스 매니폴드들(230, 235)의 조합에 대해 10-100sccm 범위일 수 있다. 아르곤 유량은 플루오로카본/플루오로하이드로카본 가스 유량의 약 2 내지 7배이다. 실리콘 플루오라이드 유량은 플루오로카본/플루오로하이드로카본 프로세스 가스 유량의 약 0.5 내지 1.5배 사이이다. 공칭 바이어스 전력 레벨은 약 500-4000W일 수 있는 한편, RF 버스트 레벨은 약 5-10kW 범위일 수 있다. 바이어스 전력 주파수는 1-4MHz 범위일 수 있다. 챔버 압력은 예를 들어, 1mT 내지 10 Torr 범위일 수 있다. 일 실시예에서, 플루오로카본 프로세스 가스는 C2F4일 수 있다.
도 11은 일 실시예에 따른 프로세스를 나타낸다. 프로세스에서, 플루오로카본/플루오로하이드로카본 가스(예를 들어, C2F4, C4F6, CH2F2, 또는 C4F8)는 10-100sccm 범위의 유량으로 챔버에 주입되다(블록 400). 또한, Ar 가스는 플루오로카본/플루오로하이드로카본 가스 유량의 2 내지 7배 사이의 유량(예를 들어, 300- 750sccm)으로 주입되며(블록 401) 실리콘 플루오라이드 가스는 플루오로카본/플루오로하이드로카본 가스 유량의 0.5 내지 1.5배 사이의 유량(예를 들어, 10-100sccm)으로 주입된다(블록 402). 소스 전력이 인가되고 챔버에서 플라즈마가 점화되도록 RF 바이어스 전력이 인가된다. RF 바이어스 전력 레벨은 에칭 프로세스 레시피에 의해 요청되는 공칭 레벨, 예를 들어 500-4000W로 설정되며, 이는 허용가능한 에칭 선택도 및 포토레지스트 마면 또는 손상의 최소화를 나타내다. 도 8의 폴리머막(130)의 전도도를 최적화시키기 위해, 바이어스 전력은 예정된 속도(예를 들어 매초 마다)에서만 Ar 흐름을 갖는 짧은 주기의 시간(예를 들어, 10msec) 동안 약 6kW로 주기적으로 증가된다. 이는 원하는 깊이로 콘택 개구가 에칭될 때까지 수행된다.
지금까지는 본 발명의 실시예들에 대해 개시되었지만, 하기 청구항들에 의해 한정되는 본 발명의 기본 사상 및 범주를 이탈하지 않고 본 발명에 대한 다른 및 추가 실시예들이 구현될 수 있다.
도 1은 콘택 에칭 프로세스 동안 고종횡비 콘택 개구에서 정전하 축적의 작용을 나타내는 도면;
도 2는 웨이퍼 표면에서 이온 궤도(실선) 및 전자 궤도(점선)의 각속도 분포를 나타내는 그래프;
도 3은 이온 에너지 분포의 그래프;
도 4는 도 1에 도시된 전하 축적 작용에 의해 야기되는 고종횡비 개구들의 형성되는 에칭 프로파일을 나타내는 도면;
도 5는 고종횡비 개구들의 측벽을 전도성막이 커버하는 실시예에 따른 개념을 나타내는 도면;
도 6은 도 5에 도시된 형태의 플라즈마 에칭 프로세스에서 달성되는 최종 에칭 프로파일을 나타내는 도면;
도 7은 부분적으로 전도성인 폴리머막에서 전도도의 함수로서 전기적 방전 시간을 나타내는 도면;
도 8a 내지 도 8h는 일 실시예에 따른 플라즈마 에칭 프로세스 동안 얻어진 에칭 프로파일의 연대순 승계를 나타내는 도면들;
도 9는 도 8의 프로세스에서 시간의 함수로서 인가되는 RF 바이어스 전력 레벨을 나타내는 도면;
도 10은 도 5의 에칭 프로세스를 실행하도록 구성된 플라즈마 반응기를 나타내는 도면;
도 11은 일 실시예에 따른 프로세스에 해당하는 순서도.
Claims (15)
- 기판상의 유전체층에 고종횡비 콘택 개구를 형성하기 위한 플라즈마 이온 에칭을 수행하는 방법으로서,유전체층 위에 놓이는 포토레지스트층에 콘택 개구 위치 및 직경을 한정하는 어퍼쳐(aperture)를 형성하는 단계;플라즈마 반응기 챔버에 기판을 배치하는 단계;상기 챔버속으로, (a) 제 1 유량으로 C2F4, C4F6, CH2F2 또는 C4F8를 포함하는 그룹에서 선택되는 플루오로카본/플루오로하이드로카본 가스를, (b) 상기 제 1 유량의 0.5배 내지 1.5배인 제 2 유량으로 실리콘 플루오라이드 가스를, 그리고 (c) 상기 제 1 유량의 2배 내지 7배인 유량으로 아르곤 가스를 주입하는 단계;0을 초과하고 상기 콘택 개구의 반경 미만인 막 두께를 가지는 폴리머막을 상기 콘택 개구의 측벽 상에 증착하면서 상기 어퍼쳐와 정합되게 상기 유전체층에 콘택 개구를 에칭하는 단계 ― 상기 폴리머막의 증착은 상기 챔버에서 플라즈마를 발생시키기 위해 상기 챔버에 RF 전력을 결합시키는 단계를 포함함 ― ;원하는 플라즈마 에칭 프로세스에 상응하는 공칭 RF 바이어스 전력 레벨의 RF 바이어스 전력을 연속적으로 인가하는 단계; 및상기 측벽 상에 상기 폴리머막의 전도도를 증가시키는 단계 ― 상기 전도도를 증가시키는 단계는 아르곤 이온들을 이용한 상기 폴리머막의 이온 충돌(ion bombardment)을 포함하며, 상기 공칭 전력 레벨의 1.5배를 초과하는 RF 바이어스 전력 레벨의 RF 바이어스 전력의 연속적인 버스트들을 상기 기판에 결합시키는 단계를 포함함 ―를 포함하는, 플라즈마 이온 에칭을 수행하는 방법.
- 제 1 항에 있어서,상기 공칭 RF 바이어스 전력 레벨은 원하는 에칭 프로파일에 상응하며, 상기 RF 바이어스 전력은 상기 폴리머막의 분자형 구조를 보다 전기적으로 전도성인 구조로 변형시키기에 충분한, 플라즈마 이온 에칭을 수행하는 방법.
- 제 2 항에 있어서,상기 공칭 RF 바이어스 전력 레벨은 500 - 4000 와트이고, 상기 RF 바이어스 전력 레벨은 5 - 10 킬로와트인, 플라즈마 이온 에칭을 수행하는 방법.
- 제 3 항에 있어서,상기 RF 바이어스 전력의 버스트들은 0.25 밀리초 내지 1초의 기간 및 0.5초 내지 5초의 버스트들간의 시간을 갖는, 플라즈마 이온 에칭을 수행하는 방법.
- 제 1 항에 있어서,상기 RF 바이어스 전력 레벨은 상기 폴리머막에서 적어도 5 S/m의 전기 전도도를 산출하기에 충분한, 플라즈마 이온 에칭을 수행하는 방법.
- 제 1 항에 있어서,상기 RF 바이어스 전력 레벨은 0을 초과하고 10-11 초를 초과하지 않는 상기 폴리머막의 1/e 전기 방전 시간에 대응하는, 플라즈마 이온 에칭을 수행하는 방법.
- 기판상의 유전체층에 고종횡비 콘택 개구들을 형성하기 위해 플라즈마 이온 에칭을 수행하는 방법으로서,기판상의 유전체층에 콘택 개구를 에칭하는 단계 ― 상기 유전체층은 상기 유전체층 상부에 놓이는 포토레지스트층에 형성된 어퍼쳐와 정합되고, 0을 초과하고 상기 콘택 개구의 반경 미만인 막 두께를 갖는 폴리머막을 상기 콘택 개구의 측벽상에 증착하면서 콘택 개구 위치 및 직경을 한정하며, 상기 에칭하는 단계는 상기 기판을 포함하는 챔버에 제 1 가스 유량으로 플루오로카본/플루오로하이드로카본 가스를 주입하는 단계를 포함하며, 상기 폴리머막의 증착은 상기 챔버 내에 플라즈마를 발생시키기 위하여 상기 챔버에 RF 전력을 결합시키는 단계를 포함함 ― ; 및상기 폴리머막의 이온 충돌에 의해 상기 측벽상의 상기 폴리머막의 전도도를 증가시키는 단계 ― 상기 폴리머막의 상기 이온 충돌은 상기 챔버 속에 제 2 가스 유량으로 아르곤 가스를 주입하는 단계, 및 (a) 5 S/m를 초과하는 전기적 전도도를 획득하기 위한 전력 레벨의, 또는 (b) 0을 초과하고 10-11 초를 초과하지 않는 1/e 전기 방전 시간을 제공하기 위한 전력 레벨의 상기 기판에 이온 충돌 RF 바이어스 전력을 인가하는 단계를 포함함 ―를 포함하는, 플라즈마 이온 에칭을 수행하는 방법.
- 제 7 항에 있어서,상기 전력 레벨은 적어도 1 킬로와트이며, 상기 방법은,버스트들간의 시간보다 짧은 기간의 연속하는 버스트들에 상기 이온 충돌 바이어스 전력을 인가하는 단계; 및에칭 프로세스에 상응하고 상기 전력 레벨 미만인 공칭 전력 레벨의 에칭 RF 바이어스 전력을 상기 기판에 연속적으로 인가하는 단계를 더 포함하는, 플라즈마 이온 에칭을 수행하는 방법.
- 제 7 항에 있어서,반도체 원소를 포함하는 프로세스 가스를 제 3 가스 유량으로 챔버 안에 주입하는 단계를 더 포함하는, 플라즈마 이온 에칭을 수행하는 방법.
- 제 9 항에 있어서,상기 반도체 원소를 포함하는 상기 프로세스 가스는 반도체 원소의 플루오라이드를 포함하는, 플라즈마 이온 에칭을 수행하는 방법.
- 제 9 항에 있어서,상기 제 3 가스 유량은 상기 제 1 가스 유량의 0.5배 내지 1.5배인, 플라즈마 이온 에칭을 수행하는 방법.
- 제 7 항에 있어서,상기 제 2 가스 유량은 상기 제 1 가스 유량의 2배 내지 7배의 범위인, 플라즈마 이온 에칭을 수행하는 방법.
- 제 8 항에 있어서,상기 버스트들은 0.25 밀리초 내지 1초의 기간 및 0.5초 내지 5초의 버스트들간의 시간을 갖는, 플라즈마 이온 에칭을 수행하는 방법.
- 제 7 항에 있어서,상기 에칭 RF 바이어스 전력을 연속적으로 인가하는 단계는 제 1 RF 발생기로부터 상기 에칭 바이어스 전력을 공급하는 단계를 포함하며,상기 이온 충돌 바이어스 전력을 인가하는 단계는 게이팅된(gated) 스위치를 통해 제 2 RF 발생기로부터 상기 이온 충돌 바이어스 전력을 공급하는 단계를 포함하는, 플라즈마 이온 에칭을 수행하는 방법.
- 제 7 항에 있어서,상기 플루오로카본/플루오로하이드로카본 가스는 C2F4, C4F6, CH2F2, 또는 C4F8중 적어도 하나를 포함하는, 플라즈마 이온 에칭을 수행하는 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/861,032 US7846846B2 (en) | 2007-09-25 | 2007-09-25 | Method of preventing etch profile bending and bowing in high aspect ratio openings by treating a polymer formed on the opening sidewalls |
| US11/861,032 | 2007-09-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090031822A KR20090031822A (ko) | 2009-03-30 |
| KR101019930B1 true KR101019930B1 (ko) | 2011-03-08 |
Family
ID=39952217
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080091587A KR101019930B1 (ko) | 2007-09-25 | 2008-09-18 | 개구 측벽들 상에 형성된 폴리머를 처리함으로써 고종횡비 개구들의 에칭 프로파일 구부러짐 및 휨을 방지하는 방법 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7846846B2 (ko) |
| EP (1) | EP2043139A2 (ko) |
| JP (1) | JP5553496B2 (ko) |
| KR (1) | KR101019930B1 (ko) |
| CN (1) | CN101447425B (ko) |
| TW (1) | TWI367527B (ko) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100330805A1 (en) * | 2007-11-02 | 2010-12-30 | Kenny Linh Doan | Methods for forming high aspect ratio features on a substrate |
| KR101575190B1 (ko) * | 2010-02-12 | 2015-12-08 | 삼성전자주식회사 | 윗면과 바닥면의 시디차가 없는 깊은 트렌치를 갖는 반도체 및 제조방법 |
| CN101866848B (zh) * | 2010-04-29 | 2012-05-30 | 中微半导体设备(上海)有限公司 | 一种刻蚀有机物层的等离子刻蚀方法 |
| US9165785B2 (en) | 2013-03-29 | 2015-10-20 | Tokyo Electron Limited | Reducing bowing bias in etching an oxide layer |
| US9275869B2 (en) * | 2013-08-02 | 2016-03-01 | Lam Research Corporation | Fast-gas switching for etching |
| KR102203460B1 (ko) | 2014-07-11 | 2021-01-18 | 삼성전자주식회사 | 나노구조 반도체 발광소자의 제조방법 |
| KR20160119329A (ko) | 2015-04-02 | 2016-10-13 | 삼성전자주식회사 | 반도체 소자의 미세패턴 형성방법 |
| KR102345979B1 (ko) | 2015-04-30 | 2021-12-31 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제조 방법 |
| CN111063655A (zh) * | 2018-10-17 | 2020-04-24 | 无锡华润上华科技有限公司 | 一种半导体器件的制造方法 |
| CN111785604A (zh) * | 2019-04-04 | 2020-10-16 | 中微半导体设备(上海)股份有限公司 | 气体喷淋头、制作方法及包括气体喷淋头的等离子体装置 |
| KR20220084153A (ko) * | 2019-10-18 | 2022-06-21 | 램 리써치 코포레이션 | SIO2:SINx 에칭 선택도를 향상시키기 위한 선택적 부착 |
| US11437230B2 (en) | 2020-04-06 | 2022-09-06 | Applied Materials, Inc. | Amorphous carbon multilayer coating with directional protection |
| US20220223431A1 (en) * | 2020-12-28 | 2022-07-14 | American Air Liquide, Inc. | High conductive passivation layers and method of forming the same during high aspect ratio plasma etching |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002110647A (ja) | 2000-09-29 | 2002-04-12 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| US6475920B2 (en) | 1998-02-24 | 2002-11-05 | Micron Technology, Inc. | Plasma etching method using low ionization potential gas |
| KR100763514B1 (ko) | 2006-06-30 | 2007-10-04 | 삼성전자주식회사 | 반도체 장치의 개구 형성 방법 및 이를 이용한 반도체 장치제조 방법 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9616225D0 (en) * | 1996-08-01 | 1996-09-11 | Surface Tech Sys Ltd | Method of surface treatment of semiconductor substrates |
| US6187685B1 (en) * | 1997-08-01 | 2001-02-13 | Surface Technology Systems Limited | Method and apparatus for etching a substrate |
| JP4153606B2 (ja) * | 1998-10-22 | 2008-09-24 | 東京エレクトロン株式会社 | プラズマエッチング方法およびプラズマエッチング装置 |
| DE69942034D1 (de) * | 1998-11-04 | 2010-04-01 | Surface Technology Systems Plc | Verfahren zur ätzung eines substrats |
| JP5174319B2 (ja) * | 2005-11-11 | 2013-04-03 | 株式会社日立ハイテクノロジーズ | エッチング処理装置およびエッチング処理方法 |
| US7713430B2 (en) * | 2006-02-23 | 2010-05-11 | Micron Technology, Inc. | Using positive DC offset of bias RF to neutralize charge build-up of etch features |
| US7682986B2 (en) * | 2007-02-05 | 2010-03-23 | Lam Research Corporation | Ultra-high aspect ratio dielectric etch |
| US20080203056A1 (en) * | 2007-02-26 | 2008-08-28 | Judy Wang | Methods for etching high aspect ratio features |
-
2007
- 2007-09-25 US US11/861,032 patent/US7846846B2/en not_active Expired - Fee Related
-
2008
- 2008-09-05 TW TW097134225A patent/TWI367527B/zh not_active IP Right Cessation
- 2008-09-18 KR KR1020080091587A patent/KR101019930B1/ko not_active IP Right Cessation
- 2008-09-19 JP JP2008240357A patent/JP5553496B2/ja not_active Expired - Fee Related
- 2008-09-24 CN CN2008101612758A patent/CN101447425B/zh not_active Expired - Fee Related
- 2008-09-25 EP EP08165173A patent/EP2043139A2/en not_active Withdrawn
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6475920B2 (en) | 1998-02-24 | 2002-11-05 | Micron Technology, Inc. | Plasma etching method using low ionization potential gas |
| JP2002110647A (ja) | 2000-09-29 | 2002-04-12 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| KR100763514B1 (ko) | 2006-06-30 | 2007-10-04 | 삼성전자주식회사 | 반도체 장치의 개구 형성 방법 및 이를 이용한 반도체 장치제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5553496B2 (ja) | 2014-07-16 |
| TW200924050A (en) | 2009-06-01 |
| CN101447425B (zh) | 2011-06-01 |
| TWI367527B (en) | 2012-07-01 |
| EP2043139A2 (en) | 2009-04-01 |
| JP2009124109A (ja) | 2009-06-04 |
| KR20090031822A (ko) | 2009-03-30 |
| CN101447425A (zh) | 2009-06-03 |
| US7846846B2 (en) | 2010-12-07 |
| US20090081876A1 (en) | 2009-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101019930B1 (ko) | 개구 측벽들 상에 형성된 폴리머를 처리함으로써 고종횡비 개구들의 에칭 프로파일 구부러짐 및 휨을 방지하는 방법 | |
| US11670486B2 (en) | Pulsed plasma chamber in dual chamber configuration | |
| US11728139B2 (en) | Process chamber for cyclic and selective material removal and etching | |
| KR100855002B1 (ko) | 플라즈마 이온 주입시스템 | |
| US6902683B1 (en) | Plasma processing apparatus and plasma processing method | |
| KR20210038938A (ko) | 플라즈마 공정을 위한 방법 및 장치 | |
| US8545671B2 (en) | Plasma processing method and plasma processing apparatus | |
| US20050020070A1 (en) | Etching method and apparatus | |
| WO2009070562A1 (en) | Plasma control using dual cathode frequency mixing | |
| US6827870B1 (en) | Method and apparatus for etching and deposition using micro-plasmas | |
| US20140265846A1 (en) | Scalable and uniformity controllable diffusion plasma source | |
| US7507672B1 (en) | Plasma etching system and method | |
| JP3748230B2 (ja) | プラズマエッチング装置及びシャワープレート | |
| US6815369B2 (en) | Method for monitoring deposition reaction during processing the surface of a semiconductor substrate | |
| US20220044938A1 (en) | Silicon dry etching method | |
| CA2387432C (en) | Method and apparatus for etching and deposition using micro-plasmas | |
| KR20050001831A (ko) | 플라즈마 처리 장치 | |
| JP4243615B2 (ja) | 反応性イオンエッチング装置 | |
| KR101016810B1 (ko) | 플라즈마 표면처리 장치 | |
| KR20220010703A (ko) | 붕소-도핑된 실리콘 재료들을 활용하는 통합 프로세스들 | |
| WO2001048789A1 (en) | Plasma processing methods | |
| KR20050064201A (ko) | 반도체 소자의 게이트 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20140129 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |