KR101017854B1 - 표시 장치의 제작 방법 - Google Patents

표시 장치의 제작 방법 Download PDF

Info

Publication number
KR101017854B1
KR101017854B1 KR1020057012108A KR20057012108A KR101017854B1 KR 101017854 B1 KR101017854 B1 KR 101017854B1 KR 1020057012108 A KR1020057012108 A KR 1020057012108A KR 20057012108 A KR20057012108 A KR 20057012108A KR 101017854 B1 KR101017854 B1 KR 101017854B1
Authority
KR
South Korea
Prior art keywords
insulating film
electrode
forming
interlayer
interlayer insulating
Prior art date
Application number
KR1020057012108A
Other languages
English (en)
Other versions
KR20050084497A (ko
Inventor
카오루 츠치야
아유미 이시가키
케이코 사이토
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20050084497A publication Critical patent/KR20050084497A/ko
Application granted granted Critical
Publication of KR101017854B1 publication Critical patent/KR101017854B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/26—Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/14—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of the electroluminescent material, or by the simultaneous addition of the electroluminescent material in or onto the light source
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/22—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

발광 소자에 있어서의 슈링크나 발광 불균일함 등의 불량 모드의 발생을 억제하고, 또한, 유기 화합물을 포함하는 층(EL 층)의 성막의 전처리에 필요하게 되는 시간을 단축시키기 위해서, 본 발명에서는 박막 트랜지스터의 소스 영역 또는 드레인 영역과 전기적으로 접속된 상기 제 1 전극을 형성하고, 제 1 전극의 단부를 덮도록 상기 절연막을 형성하고, 제 1 전극과 상기 절연막에 대하여, 아르곤 및 산소를 포함하는 분위기 중에서 플라즈마 처리를 한 후, 상기 제 1 전극 및 상기 절연막 상에 유기 화합물을 포함하는 층을 형성하고, 상기 유기 화합물을 포함하는 층 상에 제 2 전극을 형성함으로써 발광 소자를 형성하는 것을 특징으로 하고 있다.
발광 소자, 슈링크, 유기 화합물, 플라즈마, 절연막

Description

표시 장치의 제작 방법{Method for manufacturing display}
본 발명은 일렉트로루미네선스(이하, EL이라고 약기한다) 소자를 기판 상에 제작하여 형성된 표시 장치에 관한 것이다. 특히 유기 EL 소자의 제조 방법에 관한 것이다.
최근, 자발광형의 발광 소자로서 EL 소자를 가진 표시 장치의 연구가 활발하고, 특히, EL 재료로서 유기재료를 사용한 표시 장치가 주목받고 있다. 이 표시 장치는 EL 디스플레이라고도 불리고, 액정 표시 장치와 달리 자발광형이기 때문에 시야각의 문제가 없다는 특징이 있다.
EL 소자는 한 쌍의 전극간에 유기물을 포함하는 층(EL 층)이 끼워진 구조로 되어 있고, EL 층은 통상, 적층 구조로 되어 있다. 양극 상에 정공 주입층/정공 수송층/발광층/전자 수송층, 또는 정공 주입층/정공 수송층/발광층/전자 수송층/전자 주입층의 순서로 적층하는 구조가 현재, 일반적으로 채용되어 있다. 또한, 발광층에 대하여 형광성 색소 등을 도핑하여도 좋다. 이들 층은 저분자계 재료를 사용하여 형성하여도 좋고, 고분자계의 재료를 사용하여 형성하여도 좋다.
또, 본 명세서에 있어서, 양극과 음극의 사이에 설치되는 모든 층을 총칭하여 유기물을 포함하는 층(EL 층)이라고 한다. 따라서, 상술한 정공 주입층, 정공 수송층, 발광층, 전자 수송층 및 전자 주입층은 모두 EL 층에 포함되는 것으로 한다. 이들의 유기 화합물의 성막 방법에는 증착법, 스핀 코팅법, 잉크젯법과 같은 방법이 알려져 있다.
또한, EL 소자에는 서로 직교하도록 설치된 2종류의 스트라이프 형상 전극의 사이에 EL 층을 형성하는 방식(단순 매트릭스 방식), 또는 박막 트랜지스터(이하, TFT라고 약기한다)에 접속되어 매트릭스 형상으로 배열된 화소전극과 대향전극의 사이에 EL 층을 형성하는 방식(액티브 매트릭스 방식)의 2종류가 있다. 화소 밀도가 증가한 경우에는 화소(또는 1 도트)마다 스위치가 설치되어 있는 액티브 매트릭스형 쪽이 저전압 구동을 할 수 있기 때문에 유리하다고 생각된다.
유기 EL 소자는 주로 수분이나 산소가 원인으로 열화하여, 부분적인 휘도의 저하나 비발광 영역을 발생하는 경우가 있다. 열화의 패턴의 하나로, 비구동의 보존 시, 및, 구동 시에 있어서, 시간의 경과와 함께 비발광 영역이 확대되어, 최종적으로는 모두 비발광 영역이 되어 버리는 불량이 있다. 비발광 영역은 발광 영역의 주변가장자리부로부터 발생하기 쉬워, 확대되면 마치 발광 영역이 수축하는 것처럼 보이기 때문에, 이 불량 모드를 슈링크(shrink)라고 부르고 있다. 또, 도 4a에는 EL 소자 제작 직후의 발광 상태를 도시하고, EL 소자 제작 직후에서 시간이 지나 슈링크가 발생한 모양을 도 4b에 도시하고 있다.
특히 액티브 매트릭스형의 EL 소자 처럼 발광 영역의 최소 표시 단위(화소)가 작은 면적인 경우, 화소 내에서 슈링크가 발생하자마자 화소 전체가 어두워져 버린다. 따라서, 유기 EL 소자를 사용한 표시 장치의 경우, 슈링크가 발생하면, 고세밀(화소 피치가 작고)이고, 또한, 신뢰성이 높은 표시를 얻는 것이 곤란하다.
(발명이 해결하고자 하는 과제)
슈링크가 일어나는 과정으로서, 절연막의 표면이 거칠고 음극의 커버리지가 충분하지 않기 때문에, 거기에 빈 구멍으로부터 외부의 수분이 침입하여 EL 층에 도달하는 과정과, 절연막 등의 유기물에 흡수되어 있는 수분이 고온 보존 시에 증발하여 EL 층으로 도달하는 과정과, 기판 표면 전체에 흡착하고 있는 수분이 서서히 EL 층에 도달하여 열화를 일으키게 하는 과정이 생각된다.
상기 절연막이란, 제방이나 격벽이라고 불리는 것으로, 매트릭스 방식으로 표시 장치를 제작할 때, 인접하는 화소간이나 배선의 절연을 유지하기 위해서 양극의 단부를 덮도록 형성하는 것이다(도 1b의 30, 도 2a의 111).
슈링크가 일어나는 과정 중 외부로부터 침입하는 수분에 관해서는 절연막의 표면의 거칠기를 적게 하고, 또한, 완만한 테이퍼(taper) 형상, 바람직하게는 상측 단부 또는 하측 단부에 곡율 반경을 갖는 곡면을 구비한 형상(도 6a 또는 도 6b에 그 예를 도시한다)으로 함으로써 음극의 커버리지를 양호한 것으로 하여 해결하고 있다.
또한, 절연막 등에 흡수되어 있는 수분과 기판 표면에 부착한 수분에 관해서는 전처리(前處理)로서 진공 가열함으로써 제거할 수 있다. 그러나, 슈링크를 발생시키지 않기 때문에 충분한 진공 가열을 하기 위해서는 기판의 가열, 냉각에 더하여, 장치의 진공 배기, 설정 온도까지의 가열에 긴 시간이 걸리며, 대량 생산 시의 율속점(律速点)으로 이루어질 수 있다. 또, 본 명세서에서 말하는 전처리란 유 기물을 포함하는 층의 증착 직전에 행하고, 또한, 증착까지 일관하여 진공 하에서 행하는 처리를 말한다.
종래 기술로서, 기판의 전처리로서 아르곤 분위기(atmosphere)하에서 고주파 전압을 인가하여, 플라즈마 처리를 한 바, 기판 상의 유기물을 제거하여 발광 불균일함이 없어질 뿐만 아니라, 슈링크의 발생을 억제하는 효과가 있는 것이 보고되어 있다(특허문헌 1). 그러나, 아르곤 분위기 하에서 고주파 전압을 인가하여, 플라즈마 처리를 하면, ITO의 일함수가 저하한다는 보고도 되어 있다(비특허문헌 2). 또한, 산소 분위기하에서 플라즈마 처리를 하면, 양극의 단부에 설치된 아크릴 등 유기물의 절연막은 깎여 버린다. 절연막이 지나치게 깎이면 음극과 양극이 접촉하여 쇼트(short)한다.
(특허문헌 1)
일본 공개특허공보 제(평)7-142168호
(비특허문헌 1)
Kiyoshi Sugiyama, Hisao Ishii and Yukio Ouchi : J.Appl.Phys.87.1. 295-298(2000)
그래서, 본 발명은 유기 EL 소자에 있어서의 상기 슈링크 등의 불량 모드의 발생을 억제할 목적으로 플라즈마 처리를 하기 위해서 그 문제점을 해결하여, 전처리에 필요한 시간을 단축시키는 것이 목적으로서 고안되었다.
(과제를 해결하기 위한 수단)
본 발명자들은 유기 화합물을 포함하는 층을 형성하기 전에, 아르곤 및 산소를 포함하는 분위기 중에서 고주파 전압을 인가하여 플라즈마를 발생시켜, 발생한 플라즈마를 제 1 전극 및 절연막에 충돌시켜 물이나 먼지 등을 두드려 내어 세정함으로써, 기판의 전처리에 걸리는 시간을 단시간으로 할 수 있고, 또한 슈링크나 발광 불균일함을 억제할 수 있고, 또한, 절연막이 지나치게 깎이지 않는다는 것을 발견하였다. 또한, 제 1 전극이 ITO인 경우, 양극으로서의 ITO 막의 일함수가 저하하지 않은 것을 발견하였다.
본 발명은 박막 트랜지스터와, 발광 소자를 갖고, 상기 발광 소자는 상기 박막 트랜지스터의 소스 영역 또는 드레인 영역과 전기적으로 접속된 제 1 전극과, 상기 제 1 전극 상에 형성된 유기 화합물을 포함하는 층과, 상기 유기 화합물을 포함하는 층 상에 형성된 제 2 전극을 갖는 표시 장치의 제작 방법에 있어서, 상기 소스 영역 또는 드레인 영역과 전기적으로 접속된 상기 제 1 전극을 형성하고, 상기 제 1 전극의 단부를 덮도록 상기 절연막을 형성하고, 상기 제 1 전극과 상기 절연막에 대하여, 아르곤 및 산소를 포함하는 분위기 중에서 플라즈마 처리를 한 후, 상기 제 1 전극 및 상기 절연막 상에 유기 화합물을 포함하는 층을 형성하고, 유기 화합물을 포함하는 층 상에 제 2 전극을 형성함으로써 상기 발광 소자를 형성하는 것을 특징으로 하는 표시 장치의 제작 방법이다. 여기에서, 유기 화합물을 포함하는 층은 정공 주입층, 정공 수송층, 발광층, 전자 수송층 및 전자 주입층을 포함한다.
아르곤 및 산소를 포함하는 분위기 중에서 행하는 플라즈마 처리의 아르곤 가스와 산소가스의 유량비는 아르곤대 산소가 1대 9로부터 9대 1까지의 범위로 한다. 또한, 상기 절연막을 아크릴 등의 유기재료로 형성할 때는 거기에 흡착된 수분을 완전히 제거하기 위해서, 아르곤 및 산소를 포함하는 분위기 중에서 플라즈마 처리를 하기 직전에, 진공 가열을 하여도 좋다.
상기 진공 가열의 온도는 100℃ 내지 250℃이고, 진공도는 1×10-3Pa 이하이고, 바람직하게는 1×10-4Pa 이하인 것을 특징으로 하고 있다. 또한, 아르곤 및 산소를 포함하는 분위기 중에서 플라즈마 처리를 하기 전의 세정도를 일정하게 유지할 수 있기 때문에, 상기 진공 가열 외에 습식 세정법이나 UV/오존 세정 등의 다른 세정과 조합하는 것이 바람직하다.
상기 구성에 있어서, 상기 진공 가열을 하는 공정과, 상기 아르곤 및 산소를 포함하는 분위기 중에서 플라즈마 처리를 하는 공정과, 상기 유기 화합물을 포함하는 층을 형성하는 공정과, 상기 제 2 전극을 형성하는 공정은 대기에 닿지 않고서, 진공 상태 또는 아르곤 및 산소를 포함하는 분위기 중에 있어서, 연속적으로 순차 행하는 것이 바람직하고, 더욱 바람직하게는 밀봉하는 공정까지 대기에 닿지 않고서 연속적으로 행함으로써, 수분이나 산소의 침입을 억제하여, 신뢰성을 향상시킨다. 또한, 상기 구성에 있어서, 상기 제 2 전극을 형성하는 공정은 저항 가열법 또는 스퍼터법인 것을 특징으로 하고, TFT에 대한 손상이 적은 것으로 한다.
(발명의 효과)
본 발명에 의해, 기판에 악영향을 주지 않고서, 슈링크나 발광 불균일함의 발생을 억제하기 위한 전처리로서 아르곤 및 산소를 포함하는 분위기에서 플라즈마 처리를 사용할 수 있다. 그것에 의해서 전처리를 단시간으로 행할 수 있다.
도 1은 실시형태를 도시하는 상면도 및 단면도.
도 2는 실시예 1을 도시하는 공정도.
도 3은 실시예 1을 도시하는 도면.
도 4는 시간과 함께 확대하는 슈링크의 모양을 도시하는 도면.
도 5는 본 발명과 종래를 비교하기 위한 슈링크의 모양을 찍은 사진.
도 6은 실시형태를 도시하는 TEM 사진.
발명을 실시하기 위한 최량의 형태
본 발명의 실시형태에 대하여, 도 1을 사용하여, 이하에 설명한다.
(실시형태)
도 1a는 액티브 매트릭스형 표시 장치의 상면도이고, 도 1b는 쇄선 A-A'로 절단한 단면도이다.
도 1a에 있어서, 1은 소스 신호선 구동회로이고, 2는 화소부이고, 3은 게이트 신호선 구동회로이다. 또한, 4는 밀봉기판이고, 5는 시일제(sealing agent)이고, 시일제(5)로 둘러싸인 내측은 건조제(도시하지 않음)에 의해 건조된 불활성 기체가 충전된 공간으로 되어 있다. 7은 각 발광 소자에 공통하는 상부 전극과 기판 상의 배선을 접속하는 접속 영역이다.
또, 외부입력단자로 되는 FPC(플렉시블 프린트 서킷; 9)로부터 비디오 신호나 클록신호를 받아들인다. 또, 여기에서는 FPC밖에 도시되어 있지 않지만, 이 FPC에는 프린트 배선기반(PWB)이 장착되어 있어도 좋다. 본 명세서에 있어서의 표시 장치에는 표시 장치 본체 뿐만 아니라, 그것에 FPC 또는 PWB가 장착된 상태도 포함하는 것으로 한다.
소스 신호선 구동회로(1)는 n 채널형 TFT와 p 채널형 TFT을 조합한 CMOS 회로가 형성된다. n 채널형 TFT는 게이트 전극의 상하층과 게이트 절연막(15)을 끼워 겹치는 채널 형성 영역과, 게이트 전극의 하층과 게이트 절연막(15)을 끼워 겹치는 저농도 불순물 영역과, 게이트 전극의 하층과 겹치지 않는 저농도 불순물 영역과, 소스 영역 또는 드레인 영역이 되는 고농도 불순물 영역을 갖고 있다.
또한, p 채널형 TFT는 게이트 전극의 상층과 게이트 절연막(15)을 끼워 겹치는 채널 형성 영역과, 게이트 전극의 하층과 게이트 절연막(15)을 끼워 겹치는 저농도 불순물 영역(62d)과, 게이트 전극의 하층과 겹치지 않는 저농도 불순물 영역과, 소스 영역 또는 드레인 영역이 되는 고농도 불순물 영역을 갖고 있다. 또한, 구동 회로를 형성하는 TFT는 공지의 CMOS 회로, PMOS 회로 또는 NMOS 회로로 형성하여도 좋다. 또한, 본 명세서에서는 기판 상에 구동회로를 형성한 드라이버 일체형을 제시하지만, 반드시 그렇게 할 필요는 없고, 기판 상이 아닌 외부에 형성할 수도 있다.
도 1b에서는 전류 제어용 TFT(50)와, 스위칭용 TFT(40)와, 용량(41)의 단면도를 도시하였다. 도 1b에서는 스위칭용 TFT(40)으로서, 게이트 절연막(15)을 사이에 끼워 게이트 전극(64)과 겹치는 복수의 채널 형성 영역(60a)을 갖는 n 채널형 TFT를 사용한 일 예를 도시하고 있다. 또, 47, 48은 소스 배선 또는 드레인 배선이고, 60b는 소스 영역 또는 드레인 영역이고, 60c는 게이트 전극(64)과 겹치지 않은 저농도 불순물 영역이다. 용량(41)은 층간 절연막(22,20)을 유전체로 하고, 전극(46)과 전극(63)에서 보유 용량을 형성하고, 또한 게이트 절연막(15)을 유전체로 하여, 전극(63)과 반도체막(42)도 보유 용량을 형성하고 있다.
또한, 화소부(2)에는 스위칭용 TFT(40)와, 제 1 전극(양극; 28)과 접속하고 있는 전류제어용 TFT(50)와 그 드레인 영역 또는 소스 영역(고농도 불순물 영역; 62b)에 전기적으로 접속된 하부전극으로 되는 제 1 전극(양극; 28)과 용량(41)을 포함하는 복수의 화소에 의해 형성된다. 하나의 화소에는 복수의 TFT가 형성된다. 전류제어용 TFT(50)는 게이트 전극의 상층(66b) 및 게이트 전극의 하층(66a)과 게이트 절연막(15)을 끼워 겹치는 채널 형성 영역(62a)과, 게이트 전극의 하층(66a)과 게이트 절연막(15)을 끼워 겹치는 저농도 불순물 영역(62d)과, 게이트 전극의 하층(66a)과 겹치지 않는 저농도 불순물 영역(62c)을 갖고 있다. 또, 23, 24는 소스 전극 또는 드레인 전극이고, 24는 제 1 전극(양극; 28)과 고농도 불순물 영역(62b)을 접속하는 접속 전극이다.
또한, 층간 절연막(20, 21, 22)으로서는 감광성 또는 비감광성의 유기재료(폴리이미드, 아크릴, 폴리아미드, 폴리이미드아미드, 레지스트 또는 벤조사이클로부텐), 스퍼터법이나 CVD 법이나 도포법에 의한 무기재료(산화실리콘, 질화실리콘, 산화질화실리콘 등), 또는 이들의 적층 등을 사용할 수 있다. 도 1b에 있어서는 게이트 전극 및 게이트 절연막(15)을 덮어 질화규소막으로 이루어지는 무기절연막(20)을 설치하고 있고, 이 무기절연막(20)은 막 중에 수소를 포함시키는 조건으로 성막하여, 가열처리함으로써 반도체층의 댕글링 본드(dangling bond)를 종단하는 수소화를 위해 설치된 무기절연막이다. 산화실리콘막으로 이루어지는 게이트 절연막(15)의 존재에 관계없이 하방에 존재하는 반도체층을 수소화할 수 있다. 또한, 층간 절연막(21)은 감광성의 유기재료를 도포법에 의해 성막한 후, 웨트 에칭 또는 드라이 에칭에 의해서 상측 단부가 곡율 반경을 갖는 곡면이 되도록 선택적으로 에칭하고 있다. 또한, 층간 절연막(21)으로서 유기재료를 사용하는 경우에는 층간 절연막(21)중에서의 수분이나 가스나 불순물이 확산하여, 나중에 형성하는 발광 소자를 열화시키지 않도록 블로킹하기 때문에, 질화실리콘막, 산화질화실리콘막, 산화질화알루미늄막, 또는 이들의 적층으로 이루어지는 층간 절연막(22)으로 덮는 것이 바람직하다. 또한, 층간 절연막(22)은 기판(10)으로부터 발광 소자로의 불순물의 확산이나 발광 소자로부터 TFT로의 불순물의 확산 등을 블로킹할 수 있다. 또한, 층간 절연막(21)으로서, 흡습성을 갖는 유기재료를 사용하는 경우, 나중의 공정에서 다른 패터닝으로 사용하는 박리액 등의 용액에 노출되면 팽윤(澎潤)하기 때문에, 재차 베이킹할 필요가 있지만, 층간 절연막(22)으로 덮음으로써 층간 절연막(21)을 팽윤시키지 않도록 할 수 있다.
또한, 층간 절연막(20 내지 22)으로서 무기절연막을 사용하는 경우에는 PCVD 법 또는 스퍼터법을 사용하여 성막하면 좋지만, 특히 RF 스퍼터법으로 실리콘을 타깃으로서 사용하고, 기판 온도를 실온 내지 350℃, 성막 압력을 0.1Pa 내지 1.5Pa, 13.56MHz의 고주파 전력(5 내지 20W/cm2)을 인가하여, 질소가스만, 또는 질소가스와 아르곤가스의 혼합가스에 의해 형성한 질화규소막은 Na, Li 그 밖의 주기표의 1족 또는 2족에 속하는 원소에 대한 블로킹 효과가 매우 강하고, 이들의 가동 이온 등의 확산을 효과적으로 억제할 수 있다.
본 발명에 사용하는 제 2 전극(음극; 32)으로서는 알루미늄에 0.2 내지 1.5wt%(바람직하게는 0.5 내지 1.0wt%)의 리튬을 첨가한 금속막이 전하주입성 및 그 밖의 점에서 바람직하지만, 리튬을 포함하는 재료를 제 2 전극(음극; 32)으로서 사용하는 경우, 리튬의 확산에 의해서 트랜지스터의 동작에 해를 미치는 것이 우려되지만, 층간 절연막(22)이 RF 스퍼터법에 의한 질화규소막이라면, 리튬이 TFT에 확산하는 것을 막을 수 있다.
층간 절연막(21)으로서, 감광성의 유기 수지 재료를 사용한 경우는 도 1b에 도시하는 바와 같이 상측 단부에 곡율 반경을 갖는 곡면을 갖는 콘택트홀이 되기 쉽지만, 층간 절연막(22)으로서, 비감광성의 유기 수지 재료, 또는 무기재료를 사용한 경우에는 도 2a, 도 2b에 도시한 콘택트홀의 단면도가 된다.
또한, 제 1 전극(양극; 28)의 양말단에는 절연막(뱅크, 격벽, 장벽, 제방 등이라고도 불린다; 30)이 형성되고, 제 1 전극(양극; 28)상에는 유기 화합물을 포함하는 층(EL 층이라고도 부른다; 31)이 형성된다. 제 1 전극(양극; 28)으로서는 투명도전막(ITO(산화인듐산화주석합금), 산화인듐산화아연합금(In2O3-ZnO), 산화아연(ZnO) 등)을 사용하면 좋다.
유기 화합물을 포함하는 층(31)은 매우 얇기 때문에, 제 1 전극(양극; 28)의 표면은 평탄한 것이 바람직하고, 예를 들면, 제 1 전극(양극; 28)의 패터닝 전, 또는 패터닝 후에 화학적 및 기계적으로 연마하는 처리(대표적으로는 CMP 기술) 등에 의해 평탄화를 하면 좋다. CMP를 하는 경우에는 전극(24) 또는 절연막(30)의 막두께를 얇게 하거나, 또는 전극(24)의 단부를 테이퍼 형상으로 하면, 제 1 전극(양극; 28)의 평탄성을 더욱 향상시킬 수 있다. 또한, 제 1 전극(양극; 28)의 평탄성을 향상시키기 위해서 층간 절연막(21)으로서 유기수지막을 사용한 경우, 층간 절연막(22)으로서 무기절연막을 설치함으로써 균열의 발생을 방지하여 제작 직후의 비발광 영역의 발생이나 점 결함의 발생을 억제하는 것이 바람직하다.
또한, 절연막(30)으로서는 감광성 또는 비감광성의 유기재료(폴리이미드, 아크릴, 폴리아미드, 폴리이미드아미드, 레지스트 또는 벤조사이클로부텐), CVD 법이나 스퍼터법이나 도포법에 의한 무기재료(산화실리콘, 질화실리콘, 산화질화실리콘 등), 또는 이들의 적층 등을 사용할 수 있다. 또한, 절연막(30)으로서 감광성의 유기재료를 사용하는 경우, 감광성의 유기재료는 크게 나눠 2종류, 감광성의 빛에 의해서 에천트에 불용해성으로 되는 네거티브형, 또는 빛에 의해서 에천트에 용해성으로 되는 포지티브형이 있지만, 어느 쪽이라도 적절하게 사용할 수 있다. 또한, 유기재료로 이루어지는 절연막(30)으로 한 경우, 절연막(30)을 무기절연막(스퍼터법의 질화규소막 등)으로 덮어도 좋다.
또한, 제 1 전극(양극; 28)의 표면에 있어서의 청정도를 향상시키기 위해서, 절연막(30)의 형성 전, 또는 형성 후에 이물(먼지 등)을 클리닝하기 위한 세정(브 러쉬 세정이나 스폰지 세정)을 하여, 다크 스폿(dark spot)이나 점 결함의 발생을 저감시킨다. 스폰지 세정 등의 습식 세정을 한 후는 대기압으로 100 내지 250℃의 오븐에서 30분 내지 2시간 가열하여, 기판의 수분을 제거한다. 냉각 후, UV/오존 처리를 한다.
이어서, 기판을 성막장치 내로 옮겨, 아르곤 및 산소를 포함하는 분위기 중에서 고주파 전압을 인가함으로써, 플라즈마를 발생시키고, 발생한 플라즈마를 제 1 전극(양극; 28) 및 절연막(30) 등에 대하여 충돌시킨다. 이 아르곤 및 산소를 포함하는 분위기 중에서 행하는 플라즈마 처리에 의해, 제 1 전극(양극; 28)과 절연막(30) 등의 속에 있는 물이나 먼지 등을 두드려내고, 슈링크, 발광 불균일함의 발생을 억제할 수 있다는 효과가 있다. 또한, 전처리 공정을 종래부터도 단시간으로 행할 수 있다. 또한, TFT 및 절연막 중에 들어간 수분을 완전히 제거하기 위해서, 아르곤 및 산소를 포함하는 분위기 중에서 행하는 플라즈마 처리의 앞에, 진공 가열을 하여도 좋다. 그 경우, 세정 후에 오븐에서 가열한 직후, 5×10-3 Torr(0.665Pa) 이하, 바람직하게는 10-4Pa 이하까지 진공 배기하여, 100℃ 내지 250℃, 바람직하게는 150℃ 내지 200℃에서, 예를 들면 20분 이상의 가열을 한 후, 20분의 자연 냉각을 하여 흡착 수분을 제거한다. 또, 중에는 250℃의 열처리에 견딜 수 없는 재료도 있기 때문에, 진공 가열의 조건은 층간 절연막재료나 배선재료에 의해서 적절하게 설정하는 것이 필요하다.
이어서, 5×10-3Torr(0.665 Pa) 이하, 바람직하게는 10-4Pa 이하까지 진공 배 기한 증착실에서 증착하여, 유기 화합물을 포함하는 층(EL 층; 31)을 형성하여, 유기 화합물을 포함하는 층(31)상에 제 2 전극(음극; 32)을 증착법(저항가열법) 또는 스퍼터법에 의해 형성한다. 이로써, 제 1 전극(양극; 28), 유기 화합물을 포함하는 층(EL 층; 31), 및 제 2 전극(음극; 32)을 갖는 발광 소자가 형성된다.
유기화합물을 포함하는 층(EL 층; 31)으로서는 고분자 재료, 저분자 재료, 무기 재료, 또는 이들을 혼합시킨 층, 또는 이들을 분산시킨 층, 또는 이들 층을 적절하게 조합한 적층으로 하면 좋다. 또, 유기 화합물을 포함하는 층(EL 층; 31)의 형성 후에, 진공 가열을 하여 탈기하는 것이 바람직하다.
유기 화합물을 포함하는 층(EL 층; 31)으로부터의 발광을, 백색 발광으로 하여, 컬러필터나 색 변환층 등을 별도로 설치함으로써 풀컬러 표시 가능한 발광 표시 장치로 하여도 좋다. 또한, 간단한 표시만을 하는 표시 장치, 조명장치로서 사용하는 경우, 단색발광(대표적으로는 백색 발광)으로 하면 좋다. 예를 들면, 홀 수송성의 폴리비닐카바졸(PVK)에 전자수송성의 1,3,4-옥사졸 유도체(PBD)를 분산시켜도 좋다. 또한, 30wt%의 PBD를 전자수송제로서 분산하여, 4종류의 색소(테트라페닐부타디엔(TPB), 쿠마린6, 4-디시아노메틸렌-2-메틸-6-p-디메틸아미노스티릴-4H-피란(DCM1), 나일레드)를 적당량 분산함으로써 백색 발광이 얻어진다. 또한, 적색 발광하는 유기 화합물막이나 녹색 발광하는 유기 화합물막이나 청색 발광하는 유기 화합물막을 적절하게 선택하여, 겹쳐서 혼색시킴으로써 전체로서 백색 발광을 얻는 것도 가능하다.
또, 제 2 전극(음극; 32)은 전자빔을 사용하는 증착법에서는 증착 시에 방출되는 X 선에 의해서 TFT에 손상을 주어 버리기 때문에, 저항 가열법을 사용하여 증착하는 것이 바람직하다. 제 2 전극(음극; 32)의 재료로서는 MgAg, MgIn, AlLi, CaF2, CaN 등의 합금, 또는 주기표의 1족 또는 2족에 속하는 원소와 알루미늄을 공증착법에 의해 형성한 막을 100nm 내지 500nm의 막두께 범위 사용하면 좋다. 제 2 전극(음극; 32)의 막두께가 두꺼운 쪽이, 유기 화합물을 포함하는 층으로의 수분이나 산소의 확산을 블록할 수 있다.
발광 소자를 백색 발광으로 하는 경우, 착색층과 블랙 매트릭스로 이루어지는 컬러필터(간략화를 위해, 여기에서는 도시하지 않는다)를 기판(10)에 설치한다.
제 2 전극(음극; 32)은 전화소에 공통의 배선으로서도 기능하고, 배선을 경유하여 FPC(9)에 전기적으로 접속되어 있다. 또, 도 1a, 도 1b에는 제 2 전극(음극; 32)과 배선(45)을 접속시키는 접속영역(7)을 도시하고, 이 배선(45)을 끌어 FPC(9)에 전기적으로 접속시킨다.
또한, 단자부는 게이트 전극과 동일 공정으로 형성되는 전극과, 소스 전극 또는 드레인 전극과 동일 공정에서 형성되는 전극과, 제 1 전극(양극; 28)과 동일 공정에서 형성되는 전극과의 적층으로 이루어지는 단자전극이 FPC(9)와 도전성 접착제 등의 접착제로 접착되어 있다. 또, 단자부의 구성은 특히 한정되지 않으며, 적절하게 형성하면 좋다.
또한, 기판(10)상에 형성된 발광 소자를 밀봉하기 위해서 필러를 포함하는 시일제(5)에 의해 밀봉 기판(4)을 접착한다. 또, 밀봉기판(4)과 발광 소자의 간격 을 확보하기 위해서 수지막으로 이루어지는 스페이서를 설치하여도 좋다. 그리고, 시일제(5)의 안쪽 공간에는 질소 등의 불활성 기체가 충전되어 있다. 또, 시일제(5)로서는 에폭시계 수지를 사용하는 것이 바람직하다. 또한, 시일제(5)는 가능한 한 수분이나 산소를 투과하지 않는 재료인 것이 바람직하다. 더욱이, 공간의 내부에 산소나 물을 흡수하는 효과를 갖는 물질(건조제 등)을 설치하여도 좋다.
또한, 본 발명에서는 밀봉기판(4)을 구성하는 재료로서 유리기판이나 석영기판 외, FRP(Fiberglass-Reinforced Plastics), PVF(폴리비닐플로라이드), 마일라(Mylar), 폴리에스테르 또는 아크릴) 등으로 이루어지는 플라스틱 기판을 사용할 수 있다. 또한, 시일제(5)를 사용하여 밀봉기판(4)을 접착한 후, 더욱 측면(노정면)을 덮도록 시일제로 밀봉하는 것도 가능하다.
이상과 같이 하여 발광 소자를 폐쇄 공간에 봉입함으로써, 발광 소자를 외부로부터 완전하게 차단할 수 있어, 외부로부터 수분이나 산소와 같은 유기 화합물층의 열화를 재촉하는 물질이 침입하는 것을 막을 수 있다. 따라서, 슈링크가 발생하지 않는 신뢰성이 높은 표시 장치를 얻을 수 있다.
또한, 본 발명은 도 1b의 화소부의 스위칭 TFT(40)의 구조는 상술한 것에 한정되지 않고, 예를 들면, 게이트 절연막을 개재하여 게이트 전극과 겹치지 않은 저농도 불순물 영역(60c) 외에, 게이트 전극과 겹치는 저농도 불순물 영역(60b)을 채널 형성 영역(60a)과 드레인 영역(또는 소스 영역)의 사이에 설치하여도 좋다. 또한, 게이트 전극 형상도 한정되지 않고, 단층의 게이트 전극으로 하여도 좋다.
더욱이, 여기에서는 톱 게이트형 TFT를 예로서 설명하였지만, TFT 구조에 관 계 없이 본 발명을 적용하는 것이 가능하고, 예를 들면 보텀 게이트형(역스태거형) TFT에 적용하는 것이 가능하다.
또한, 도 1b에서는 소스 영역 또는 드레인 영역에 접하는 접속 전극(24)을 형성한 후, 제 1 전극(양극; 28)을 형성한 구조를 도시하였지만, 특히 한정되지 않고, 예를 들면, 제 1 전극(양극; 28)을 형성한 후에, 소스 영역 또는 드레인 영역에 접촉하는 접속 전극을 형성하여도 좋다.
또한, 소스 영역 또는 드레인 영역과 접촉하는 전극을 덮는 층간 절연막을 더 설치하고, 콘택트홀을 형성한 후, 그 층간 절연막 상에 전극과 접속하는 제 1 전극을 형성하여도 좋다.
(실시예)
여기에서는 TFT와 접속하는 제 1 전극은 양극이고, 제 1 전극(양극)이 매트릭스형상으로 배치된 액티브 매트릭스 기판 상에 유기 화합물을 포함하는 층, 및 제 2 전극(음극)을 형성하는 예를 이하에 제시한다(도 2).
우선, 절연표면을 갖는 기판(100)상에 TFT를 형성한다. TFT는 게이트 전극(105)과, 게이트 절연막(106a)과, 채널형성 영역(102)과, 드레인 영역 또는 소스 영역(103, 104)과, 소스 전극 또는 드레인 전극(107, 108)과, 절연막(106b, 106c)으로 이루어진다. 제 1 전극(110)으로서는 일함수가 큰 금속(Pt, Cr, W, Ni, Zn, Sn, In), 본 실시예에서는 스퍼터법으로 성막된 ITO로 이루어지는 도전막을 사용한다. 본 실시예에서는 TFT로서 채널 형성 영역이 결정 구조를 갖는 반도체막(대표적으로는 폴리실리콘막)인 p 채널형 TFT를 사용한다.
또, TFT의 층간 절연막의 최상층, 즉, 제 1 전극(양극; 110)과 하면에서 접촉하는 절연층(106c)은 무기절연막(대표적으로는 RF스퍼터법에서 성막된 질화규소막)으로 한다. 커버리지가 양호한 무기절연막을 설치함으로써, 위에 형성하는 제 1 전극(양극; 110)의 균열을 없앤다. 또한, 무기절연막으로 함으로써 표면의 흡착수분을 저감시킬 수 있기 때문에, 나중에 유기 화합물을 포함하는 층을 성막하여도 슈링크의 발생을 억제할 수 있다.
이 RF스퍼터법으로 성막된 것 질화규소막은 실리콘을 타깃으로서 사용한 치밀한 막이고, LAL 500을 사용한 에칭 속도가 0.77nm/min 내지 8.6 nm/min으로 느리고, 막 중의 수소 농도가 SIMS 측정으로 1×1021 atoms/cm3이다. 또, LAL500이란, 하시모토카세이 주식회사 제조의 「LA-L500SA 버퍼드 불산」이고, NH4HF2(7.13%)와 NH4F(15.4%)를 포함하는 수용액이다. 또한, 이 RF 스퍼터법의 질화규소막은 BT 스트레스 시험 후에 있어서의 C-V 특성의 시프트는 차가 없고, 알칼리 금속이나 불순물의 블로킹을 할 수 있다.
또한, 층간 절연막(106b)으로서 유기수지막을 사용함으로써 평탄성을 향상시킬 수 있다. 또한, 유기수지막 대신에, PCVD 법이나 스퍼터법에 의한 산화규소막, 산화질화규소막, 질화규소막을 사용한 경우에는 발광 소자 제작 직후의 비발광 영역의 발생, 및 비발광 영역의 확대가 생기지 않고, 제 1 전극(양극; 110)의 균열도 없앨 수 있다.
이어서, 제 1 전극(양극; 110)의 단부를 덮는 절연막(111)을 형성한다(도 2a). 절연막(111)은 TFT의 콘택트홀이나 배선(109)을 덮고, 인접하는 화소간이나 배선과의 절연을 유지하기 위해서 형성하는 것이다. 절연막(111)으로서는 무기재료(산화실리콘, 질화·실리콘, 산화질화실리콘 등), 감광성 또는 비감광성의 유기재료(폴리이미드, 아크릴, 폴리아미드, 폴리이미드아미드, 레지스트 또는 벤조사이클로부텐), 또는 이들의 적층 등을 사용할 수 있다. 빛에 의해서 에천트에 불용해성이 되는 네거티브형의 감광성 아크릴을 사용하여, 절연막(111)의 상측 단부에 제 1 곡율 반경을 갖는 곡면, 및 하측 단부에 제 2 곡율 반경을 갖는 곡면을 갖게 한다. 상기 제 1 곡율 반경 및 상기 제 2 곡율 반경은 0.2㎛ 내지 3㎛로 하는 것이 바람직하다.
또한, 본 실시예는 빛에 의해서 에천트에 용해성이 되는 포지티브형의 유기수지를 사용하고 있다. 이 경우, 절연막(111)의 상측 단부에만 곡율 반경을 갖는 곡면을 갖게 할 수 있다. 절연막(111)의 상측 단부 또는 하측 단부에 곡율 반경을 갖는 곡면을 갖게 함으로써, 발광 소자 제작 직후의 비발광 영역이 생기지 않게 되지만, 절연막(111)의 형상으로서는 어떠한 것이라도 좋다.
또한, 절연막(111)을 질화알루미늄막, 질화산화알루미늄막, 또는 질화규소막으로 이루어지는 보호막으로 덮어도 좋다. 무기절연막으로 이루어지는 보호막으로 덮음으로써 표면의 흡착수분을 저감시킬 수 있기 때문에, 나중에 유기 화합물을 포함하는 층을 성막하더라도 슈링크의 발생을 억제할 수 있다.
여기에서, 절연막의 상측 단부 또는 하측 단부에 곡율 반경을 갖는 곡면을 갖게 하는 것의 효과에 대하여 도 3을 사용하여 설명한다. 도 3에 있어서, 200은 기판이고, 201은 하지 절연막이고, 202는 게이트 절연막이고, 203은 층간 절연막이고, 204는 질화규소막이고, 205는 제 1 전극(양극)이고, 206은 절연막이고, 207은 유기 화합물을 포함하는 층이고, 208은 제 2 전극(음극)이다. 그리고, 절연막(206)은 상측 단부(206a; 도 3a 중에서 동그라미로 둘러싼 영역)에 곡면을 갖고, 하측 단부(206b; 도 3 중에서 동그라미로 둘러싼 영역)에도 곡면을 갖고 있고, 기판면과 절연막(206)의 측면과의 이루는 각(테이퍼각)θt(θt= 35° 내지 70°)를 갖고 있기 때문에, 완만하고, 그 위에 형성되는 유기 화합물을 포함하는 층(207), 제 2 전극(음극; 208)의 커버리지가 양호한 것으로 되는 효과가 있다.
절연막(111)을 형성한 후, 제 1 전극(양극; 110) 표면에 점재하는 미소한 알맹이를 제거하기 위해서, 다공질인 스폰지(대표적으로는 PVA(폴리비닐알콜)제, 나일론제)에 계면활성제(약알칼리성)를 포함시키고, 제 1 전극(양극; 110) 표면을 문질러 세정한다. 그 후, 200 ℃에서의 오븐으로 대기압인 상태에서 1시간 가열한다. 자연 냉각 후, UV/오존처리를 370초 하여, 기판을 성막장치에 세트하여, 아르곤 및 산소를 포함하는 분위기 중에서 플라즈마 처리를 한다. 본 실시예에서는 성막장치의 챔버 내를 1×10-6Torr 이하의 진공도까지 감압한 후, 8.3×10-2Torr(11Pa)가 될 때까지, 유량비의 Ar:O2=67sccm:133sccm(3:7)으로 가스를 도입하여, 75W, Gap50mm에서 90초간, 고주파 전압을 인가함으로써, 아르곤 및 산소를 포함하는 분위기 중에서 플라즈마 처리를 하였다.
유기 화합물을 포함하는 층(112)으로서는 풀컬러 표시로 하는 경우, 구체적 으로는 적색, 녹색, 청색의 발광을 나타내는 재료층을 각각 증착 마스크를 사용한 증착법, 또는 잉크젯법 등에 의해서 적절하게 선택적으로 성막하면 좋다.
본 실시예에서는 녹색의 발광을 나타내는 유기 화합물을 포함하는 층(112)을 형성하였다. 정공 주입층으로서, CuPc를 20nm, 정공 주입층으로 하고, 방향족 아민계 재료인 4,4-비스-[N-(나프틸)-N-페닐-아미노]비페닐(이하, α-NPD라고 약기한다)을 40nm 성막한 후, 동일한 증착 마스크를 사용하여, 녹색의 발광층으로서 디메틸퀴나크리돈(DMQD)이 첨가된 트리스-6-퀴놀리놀라트알루미늄 착체(이하, Alq3이라고 약기한다)를 40nm 성막하여, 전자 수송층으로서 Alq3을 40nm 성막하고, 전자 주입층으로서 CaF2를 1nm 성막하였다.
또한, 청색의 발광을 나타내는 유기 화합물을 포함하는 층(112)을 형성하는 경우, 정공 주입층으로서, CuPc를 20nm 성막하고, 정공 주입층 및 발광층으로서, α-NPD를 40nm 성막한 후, 동일한 마스크를 사용하여, 블로킹층으로서 바소큐브로인(BCP)을 10nm 성막하여, 전자 수송층으로서 Alq3을 40nm 성막하여, 전자 주입층으로서 CaF2를 1nm 성막한다.
또한, 적색의 발광을 나타내는 유기 화합물을 포함하는 층(112)을 형성하는 경우, 정공 주입층으로서, CuPc를 20nm 성막하고, 정공 주입층으로서, α-NPD를 40nm 성막한 후, 동일한 마스크를 사용하여, 적색의 발광층으로서 DCM1이 첨가된 Alq3을 40nm 성막하고, 전자 수송층으로서 Alq3을 40nm 성막하여, 전자 주입층으로 서 CaF2를 1nm 성막한다.
또, 제 2 전극(음극; 113)은 전자빔을 사용하는 증착법에서는 증착 시에 방출되는 X선에 의해서 TFT에 손상을 주기 때문에, 저항 가열법을 사용하여 증착하는 것이 바람직하다. 제 2 전극(음극; 113)의 재료로서는 MgAg, MgIn, AlLi, CaF2, CaN 등의 합금, 또는 주기표의 1족 또는 2족에 속하는 원소와 알루미늄을 공증착법에 의해 형성한 막을 100nm 내지 500nm의 막두께 범위 사용하면 좋다. 제 2 전극(음극)의 막두께가 두꺼운 쪽이, 유기 화합물을 포함하는 층으로의 수분이나 산소의 확산을 블록할 수 있다. 본 실시예에서는 알루미늄만을 저항 가열법으로 200nm 성막하였다(도 2b).
아르곤 및 산소를 포함하는 분위기 중에서 플라즈마 처리를 하는 공정으로부터 밀봉 공정까지 진공하에서 행하는 이상의 공정에 의해, 단시간에서, 슈링크가 없고, 또한, 발광 불균일함이 없는 발광 소자를 형성할 수 있고, 이 공정을 사용하여 유기 EL 소자를 제작한다.
이하에 실시예와 유기 화합물을 포함하는 층(EL 층)을 형성하기 전의 전처리 공정의 조건을 바꾼 것을 슈링크, 발광 불균일함에 대하여 비교하였다.
(비교예 1)
전처리 공정으로서, 성막장치 내의 챔버를 1×10-3Pa 이하로 감압한 후, 170℃에서 가열을 30분, 자연 냉각 30분을 행하였다. 진공 가열로부터 밀봉 공정까지 진공을 파괴하지 않고서, 실시예와 같이 유기 EL 소자를 제작할 수 있다.
(비교예 2)
UV/오존 세정 후에, 전처리 공정으로서 진공 가열이나 아르곤 및 산소를 포함하는 분위기 중에서의 플라즈마 처리 등을 일체 행하지 않고서 증착으로부터 밀봉공정까지 진공을 파괴하지 않고서, 실시예와 동일하게 유기 EL 소자를 제작하였다.
상기 전처리 공정에서 형성한 실시예 1 및 비교예 1, 비교예 2의 유기 EL 소자에 대하여, 초기 상태의 발광의 상태와, 65℃, 습도 95%의 분위기하에 있어서 190시간 보존한 후의 슈링크의 발생을 관찰하였다.
평가 결과를 도 5, 표 1에 제시한다. 표 중,
Figure 112005034107914-pct00001
는 양호를 나타내고, ×는 불량을 나타낸다
또한, 도 5a에는 실시예의 결과를 도시하고, 좌측에는 초기 상태의 발광의 상태의 사진이고, 우측에는 65℃, 습도 95%의 분위기하에 있어서 190시간 보존한 후의 사진이다. 마찬가지로, 도 5b에는 비교예 1의 결과를 도시하고, 좌측에는 초기 상태의 발광 상태의 사진이고, 우측에는 65℃, 습도 95%의 분위기하에 있어서 190 시간 보존한 후의 사진이다. 도 5c에는 비교예 2의 결과를 도시하고, 좌측에는 초기 상태의 발광의 상태의 사진이고, 우측에는 65℃, 습도 95%의 분위기하에 있어서 190 시간 보존한 후의 사진이다.
전처리(시간) 고온 고습 보존 후의 슈링크 발광 불균일함
실시예 아르곤 산소를 포함하는 분위기 중에서 플라즈마 처리(90초)
Figure 112005034107914-pct00002
Figure 112005034107914-pct00003
비교예 1 감압상태에서 170℃(30분), 자연냉각(30분)
Figure 112005034107914-pct00004
 ×
비교예 2 - × ×
이들 결과로부터, 전처리로서 단시간 아르곤 및 산소를 포함하는 분위기 중에서 플라즈마 처리를 한 소자는 진공 가열을 장시간 행한 소자와 동일한 정도로 고온 고습 보존 후의 슈링크의 발생이 억제됨을 알았다. 또한, 플라즈마 처리에 의해서 진공 가열만으로는 제거할 수 없었던 제 1 전극(양극)상에 남은 유기재료를 제거할 수 있으므로 발광 불균일함이 없는 유기 EL 소자가 얻어진다(도 5).
본 발명에 의해, 기판에 악영향을 주지 않고서, 슈링크나 발광 불균일함의 발생을 억제하기 위한 전처리로서 아르곤 및 산소를 포함하는 분위기 중의 플라즈마 처리를 사용함으로써, 전처리를 단시간으로 행할 수 있다. 이로써, 표시 장치를 대량 생산할 때에, 스루풋을 향상시킬 수 있다.

Claims (12)

  1. 박막 트랜지스터 및 발광 소자를 갖는 표시 장치의 제작 방법에 있어서,
    상기 박막 트랜지스터 위에 감광성의 유기 재료를 포함하는 제 1 층간 절연막을 형성하는 단계;
    상기 제 1 층간 절연막의 상측 단부가 곡면을 갖도록 상기 제 1 층간 절연막을 선택적으로 에칭하는 단계;
    상기 제 1 층간 절연막을 덮고 질화 실리콘, 산화질화 실리콘, 및 산화질화 알루미늄으로 구성된 그룹으로부터 선택된 적어도 하나를 포함하는 제 2 층간 절연막을 형성하는 단계;
    상기 제 1 층간 절연막 및 상기 제 2 층간 절연막 내에 콘택트 홀을 형성하는 단계;
    상기 콘택트 홀을 통해 상기 박막 트랜지스터의 소스 영역 및 드레인 영역 중 적어도 하나에 전기적으로 접속된 제 1 전극을 형성하는 단계;
    상기 제 1 전극의 단부를 덮도록 절연막을 형성하는 단계로서, 상기 절연막의 상측 단부는 곡면을 갖는, 상기 제 1 전극의 단부를 덮도록 절연막을 형성하는 단계;
    상기 제 1 전극 및 상기 절연막에 대하여, 아르곤 및 산소를 포함하는 분위기 중에서 플라즈마 처리를 하는 단계;
    상기 제 1 전극 및 상기 절연막 위에 유기 화합물을 포함하는 층을 형성하는 단계; 및
    상기 유기 화합물을 포함하는 층 위에 제 2 전극을 형성하는 단계를 포함하는, 표시 장치의 제작 방법.
  2. 박막 트랜지스터 및 발광 소자를 갖는 표시 장치의 제작 방법에 있어서,
    상기 박막 트랜지스터 위에 감광성의 유기 재료를 포함하는 제 1 층간 절연막을 형성하는 단계;
    상기 제 1 층간 절연막의 상측 단부가 곡면을 갖도록 상기 제 1 층간 절연막을 선택적으로 에칭하는 단계;
    상기 제 1 층간 절연막을 덮고 질화 실리콘, 산화질화 실리콘, 및 산화질화 알루미늄으로 구성된 그룹으로부터 선택된 적어도 하나를 포함하는 제 2 층간 절연막을 형성하는 단계;
    상기 제 1 층간 절연막 및 상기 제 2 층간 절연막 내에 콘택트 홀을 형성하는 단계;
    상기 콘택트 홀을 통해 상기 박막 트랜지스터의 소스 영역 및 드레인 영역 중 적어도 하나에 전기적으로 접속된 제 1 전극을 형성하는 단계;
    상기 제 1 전극의 단부를 덮도록 절연막을 형성하는 단계로서, 상기 절연막의 상측 단부는 곡면을 갖는, 상기 제 1 전극의 단부를 덮도록 절연막을 형성하는 단계;
    상기 제 1 전극 및 상기 절연막을 세정하는 단계;
    상기 제 1 전극 및 상기 절연막에 대하여, 아르곤 및 산소를 포함하는 분위기 중에서 플라즈마 처리를 하는 단계;
    상기 제 1 전극 및 상기 절연막 위에 유기 화합물을 포함하는 층을 형성하는 단계; 및
    상기 유기 화합물을 포함하는 층 위에 제 2 전극을 형성하는 단계를 포함하는, 표시 장치의 제작 방법.
  3. 박막 트랜지스터 및 발광 소자를 갖는 표시 장치의 제작 방법에 있어서,
    상기 박막 트랜지스터 위에 감광성의 유기 재료를 포함하는 제 1 층간 절연막을 형성하는 단계;
    상기 제 1 층간 절연막의 상측 단부가 곡면을 갖도록 상기 제 1 층간 절연막을 선택적으로 에칭하는 단계;
    상기 제 1 층간 절연막을 덮고 질화 실리콘, 산화질화 실리콘, 및 산화질화 알루미늄으로 구성된 그룹으로부터 선택된 적어도 하나를 포함하는 제 2 층간 절연막을 형성하는 단계;
    상기 제 1 층간 절연막 및 상기 제 2 층간 절연막 내에 콘택트 홀을 형성하는 단계;
    상기 콘택트 홀을 통해 상기 박막 트랜지스터의 소스 영역 및 드레인 영역 중 적어도 하나에 전기적으로 접속된 제 1 전극을 형성하는 단계;
    상기 제 1 전극의 단부를 덮도록 절연막을 형성하는 단계로서, 상기 절연막의 상측 단부는 곡면을 갖는, 상기 제 1 전극의 단부를 덮도록 절연막을 형성하는 단계;
    상기 제 1 전극 및 상기 절연막에 대하여, 진공 가열을 하는 단계;
    상기 제 1 전극 및 상기 절연막에 대하여, 아르곤 및 산소를 포함하는 분위기 중에서 플라즈마 처리를 하는 단계;
    상기 제 1 전극 및 상기 절연막 위에 유기 화합물을 포함하는 층을 형성하는 단계; 및
    상기 유기 화합물을 포함하는 층 위에 제 2 전극을 형성하는 단계를 포함하는, 표시 장치의 제작 방법.
  4. 제 3 항에 있어서,
    상기 진공 가열의 온도는 100℃ 내지 250℃인, 표시 장치의 제작 방법.
  5. 제 3 항에 있어서,
    상기 진공 가열시, 진공도는 1×10-4Pa 이하인, 표시 장치의 제작 방법.
  6. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 아르곤 및 산소를 포함하는 분위기 중에서 플라즈마 처리를 하는 단계, 상기 유기 화합물을 포함하는 층을 형성하는 단계, 및 상기 제 2 전극을 형성하는 단계는 순차적이고 연속적으로 수행되는, 표시 장치의 제작 방법.
  7. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제 2 전극은 저항 가열법 또는 스퍼터법으로 형성된 음극인, 표시 장치의 제작 방법.
  8. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 절연막은 폴리이미드, 아크릴, 폴리아미드, 폴리이미드아미드, 레지스트 또는 벤조사이클로부텐인, 표시 장치의 제작 방법.
  9. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    아르곤 가스와 산소 가스의 유량비는 상기 아르곤 및 산소를 함유하는 분위기 중에서 1:9로부터 9:1까지인, 표시 장치의 제작 방법.
  10. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제 1 전극은 ITO를 포함하는, 표시 장치의 제작 방법.
  11. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 절연막의 상기 곡면은 0.2㎛ 내지 3㎛의 곡률 반경을 갖는, 표시 장치의 제작 방법.
  12. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 박막 트랜지스터를 덮기 위해 무기 절연막을 형성하는 단계를 더 포함하고, 상기 무기 절연막의 상면은 상기 제 1 층간 절연막 및 상기 제 2 층간 절연막과 접하는, 표시 장치의 제작 방법.
KR1020057012108A 2002-12-27 2003-12-19 표시 장치의 제작 방법 KR101017854B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002380457 2002-12-27
JPJP-P-2002-00380457 2002-12-27

Publications (2)

Publication Number Publication Date
KR20050084497A KR20050084497A (ko) 2005-08-26
KR101017854B1 true KR101017854B1 (ko) 2011-03-04

Family

ID=32708439

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057012108A KR101017854B1 (ko) 2002-12-27 2003-12-19 표시 장치의 제작 방법

Country Status (6)

Country Link
US (1) US7452257B2 (ko)
JP (1) JP4554367B2 (ko)
KR (1) KR101017854B1 (ko)
CN (1) CN100484350C (ko)
AU (1) AU2003289449A1 (ko)
WO (1) WO2004062323A1 (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100699996B1 (ko) * 2004-09-02 2007-03-26 삼성에스디아이 주식회사 회로 측정용 패드를 포함하는 유기전계발광표시장치와 그제조방법
KR20060026776A (ko) * 2004-09-21 2006-03-24 삼성에스디아이 주식회사 유기 전계 발광 소자 및 그의 제조 방법
US8148895B2 (en) * 2004-10-01 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of the same
JP4689439B2 (ja) * 2004-11-04 2011-05-25 株式会社半導体エネルギー研究所 発光装置
US20060091397A1 (en) * 2004-11-04 2006-05-04 Kengo Akimoto Display device and method for manufacturing the same
JP2006216924A (ja) * 2005-01-07 2006-08-17 Toyota Industries Corp 有機エレクトロルミネッセンス素子及びその製造方法
KR100903101B1 (ko) * 2005-02-07 2009-06-16 삼성모바일디스플레이주식회사 유기전계 발광표시장치 및 그의 제조방법
US7888702B2 (en) * 2005-04-15 2011-02-15 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of the display device
US7838347B2 (en) * 2005-08-12 2010-11-23 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of display device
KR101147266B1 (ko) * 2005-10-06 2012-05-18 엘지디스플레이 주식회사 폴리형 박막 트랜지스터 기판 및 제조 방법
JP4954088B2 (ja) * 2005-12-05 2012-06-13 シャープ株式会社 有機エレクトロルミネセンスパネル及び有機エレクトロルミネセンス表示装置
WO2007077715A1 (ja) 2006-01-05 2007-07-12 Konica Minolta Holdings, Inc. ボトムエミッション型有機エレクトロルミネッセンスパネル
US20080268136A1 (en) * 2007-04-27 2008-10-30 Canon Kabushiki Kaisha Method of producing organic light emitting apparatus
JP4873736B2 (ja) * 2007-06-19 2012-02-08 キヤノン株式会社 有機発光素子の製造方法
CN102007079A (zh) * 2008-04-21 2011-04-06 旭硝子株式会社 显示面板用玻璃板、其制造方法及tft面板的制造方法
US9018109B2 (en) 2009-03-10 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor including silicon nitride layer and manufacturing method thereof
WO2011007677A1 (en) * 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011070929A1 (en) 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US8629472B2 (en) * 2010-12-02 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, electronic device, and lighting device
CN104871080B (zh) * 2012-12-28 2017-09-29 夏普株式会社 液晶显示器
JP6155856B2 (ja) * 2013-06-03 2017-07-05 住友化学株式会社 表示装置
KR102360783B1 (ko) * 2014-09-16 2022-02-10 삼성디스플레이 주식회사 디스플레이 장치
KR102323250B1 (ko) * 2015-05-27 2021-11-09 삼성전자주식회사 반도체 발광소자 제조방법
KR102503816B1 (ko) * 2017-11-20 2023-02-24 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20200037891A (ko) 2018-10-01 2020-04-10 삼성디스플레이 주식회사 유기발광 표시 장치
WO2022215938A1 (ko) * 2021-04-05 2022-10-13 삼성전자 주식회사 카메라 모듈을 포함하는 전자 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000286057A (ja) * 1999-01-26 2000-10-13 Mitsubishi Chemicals Corp 有機電界発光素子及びその製造方法
JP2001284059A (ja) 2000-03-29 2001-10-12 Honda Motor Co Ltd 透明電極、有機エレクトロルミネッセンス素子、透明電極処理装置および透明電極の処理方法
KR20020067976A (ko) * 2001-02-19 2002-08-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광장치 및 그의 제작방법

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2004A (en) * 1841-03-12 Improvement in the manner of constructing and propelling steam-vessels
DE20221915U1 (de) * 1977-06-01 2009-06-04 Idemitsu Kosan Co. Ltd. Organische Elektrolumineszenzvorrichtung
JPH0793823B2 (ja) * 1988-02-01 1995-10-09 株式会社日立製作所 電圧形インバータのｐｗｍ制御装置
EP0334112B1 (de) * 1988-03-21 1995-01-18 Siemens Aktiengesellschaft Pulsumrichtergespeiste Drehfeldmaschine
JP3379107B2 (ja) * 1991-12-10 2003-02-17 アイシン・エィ・ダブリュ株式会社 電動モータ式車両駆動装置
JP3531680B2 (ja) 1993-11-16 2004-05-31 松下電器産業株式会社 有機ｅｌ素子の製造方法
WO1997048115A1 (en) * 1996-06-12 1997-12-18 The Trustees Of Princeton University Plasma treatment of conductive layers
JPH10214682A (ja) 1997-01-30 1998-08-11 Mitsubishi Chem Corp 有機電界発光素子の製造装置及び製造方法
JP3328297B2 (ja) 1998-03-17 2002-09-24 セイコーエプソン株式会社 表示装置の製造方法
EP0982783A3 (en) * 1998-08-21 2000-11-08 TDK Corporation Organic electroluminescent device and making method
TW439387B (en) * 1998-12-01 2001-06-07 Sanyo Electric Co Display device
US6306559B1 (en) * 1999-01-26 2001-10-23 Mitsubishi Chemical Corporation Organic electroluminescent device comprising a patterned photosensitive composition and a method for producing same
CN1264387C (zh) * 2000-03-22 2006-07-12 出光兴产株式会社 有机el显示装置的制造装置以及使用其制造有机el显示装置的方法
US6936485B2 (en) * 2000-03-27 2005-08-30 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a light emitting device
US7525165B2 (en) * 2000-04-17 2009-04-28 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
JP4588167B2 (ja) * 2000-05-12 2010-11-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6739931B2 (en) * 2000-09-18 2004-05-25 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating the display device
US6664732B2 (en) * 2000-10-26 2003-12-16 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
JP4223218B2 (ja) * 2001-02-19 2009-02-12 株式会社半導体エネルギー研究所 発光装置
US20030117069A1 (en) * 2001-12-03 2003-06-26 Tetsuya Kato Organic electroluminescent element and process for its manufacture
JP2003217843A (ja) 2002-01-24 2003-07-31 Seiko Epson Corp 表示装置の製造方法、電子機器の製造方法、表示装置および電子機器
JP3891858B2 (ja) 2002-02-21 2007-03-14 株式会社林原生物化学研究所 有機電界発光素子
SG113448A1 (en) * 2002-02-25 2005-08-29 Semiconductor Energy Lab Fabrication system and a fabrication method of a light emitting device
JP4126932B2 (ja) 2002-03-05 2008-07-30 セイコーエプソン株式会社 表面処理方法及び処理装置、有機ｅｌ装置の製造方法及び製造装置、有機ｅｌ装置、電子機器
JP4075425B2 (ja) * 2002-03-20 2008-04-16 セイコーエプソン株式会社 有機ｅｌ装置、有機ｅｌ装置の製造方法、有機ｅｌ装置の製造装置、及び電子機器
JP3989761B2 (ja) * 2002-04-09 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
TWI270919B (en) * 2002-04-15 2007-01-11 Semiconductor Energy Lab Display device and method of fabricating the same
US7242021B2 (en) * 2002-04-23 2007-07-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display element using semiconductor device
TWI272556B (en) * 2002-05-13 2007-02-01 Semiconductor Energy Lab Display device
TWI263339B (en) * 2002-05-15 2006-10-01 Semiconductor Energy Lab Light emitting device and method for manufacturing the same
US7256421B2 (en) * 2002-05-17 2007-08-14 Semiconductor Energy Laboratory, Co., Ltd. Display device having a structure for preventing the deterioration of a light emitting device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000286057A (ja) * 1999-01-26 2000-10-13 Mitsubishi Chemicals Corp 有機電界発光素子及びその製造方法
JP2001284059A (ja) 2000-03-29 2001-10-12 Honda Motor Co Ltd 透明電極、有機エレクトロルミネッセンス素子、透明電極処理装置および透明電極の処理方法
KR20020067976A (ko) * 2001-02-19 2002-08-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광장치 및 그의 제작방법

Also Published As

Publication number Publication date
US20040246432A1 (en) 2004-12-09
KR20050084497A (ko) 2005-08-26
AU2003289449A1 (en) 2004-07-29
WO2004062323A1 (ja) 2004-07-22
US7452257B2 (en) 2008-11-18
CN1732719A (zh) 2006-02-08
CN100484350C (zh) 2009-04-29
JP4554367B2 (ja) 2010-09-29
JPWO2004062323A1 (ja) 2006-05-18

Similar Documents

Publication Publication Date Title
KR101017854B1 (ko) 표시 장치의 제작 방법
KR101011980B1 (ko) 발광장치의 제조방법
JP4628104B2 (ja) 発光装置およびその作製方法
US6893887B2 (en) Process for producing a light emitting device
CN102511199B (zh) 有机el器件
TWI364236B (en) Light emitting device, electronic equipment and apparatus for manufacturing the same
US20020070663A1 (en) Light emitting device
JP2002246185A (ja) 有機エレクトロルミネセンス素子
JP2004071558A (ja) 発光装置の作製方法
JP2003264073A (ja) 有機ｅｌディスプレイの製造方法
JP4090743B2 (ja) 発光装置の作製方法
JP2006019087A (ja) 有機ｅｌ表示素子の製造方法
KR20050117254A (ko) 유기 전계 발광 표시 장치 및 이의 제조 방법
JP2005196225A (ja) 発光装置及び発光装置の作製方法
KR100615223B1 (ko) 유기 전계 발광 표시 장치 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140120

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150120

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170119

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180118

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190116

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20200115

Year of fee payment: 10