KR101017489B1 - 시크-스캔 프로브(ｓｓｐ) 메모리 저장 장치용 비트 소거 아키텍처 - Google Patents
시크-스캔 프로브(ｓｓｐ) 메모리 저장 장치용 비트 소거 아키텍처 Download PDFInfo
- Publication number
- KR101017489B1 KR101017489B1 KR1020087030503A KR20087030503A KR101017489B1 KR 101017489 B1 KR101017489 B1 KR 101017489B1 KR 1020087030503 A KR1020087030503 A KR 1020087030503A KR 20087030503 A KR20087030503 A KR 20087030503A KR 101017489 B1 KR101017489 B1 KR 101017489B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- phase change
- heater
- electrode
- memory
- Prior art date
Links
- 239000000523 sample Substances 0.000 title abstract description 47
- 230000005055 memory storage Effects 0.000 title 1
- 230000015654 memory Effects 0.000 claims abstract description 160
- 230000008859 change Effects 0.000 claims abstract description 130
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 238000000034 method Methods 0.000 claims abstract description 21
- 239000010410 layer Substances 0.000 claims description 159
- 150000004770 chalcogenides Chemical group 0.000 claims description 19
- 239000011241 protective layer Substances 0.000 claims description 9
- 230000003213 activating effect Effects 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 claims description 5
- 238000002844 melting Methods 0.000 claims description 3
- 230000008018 melting Effects 0.000 claims description 3
- 238000001816 cooling Methods 0.000 claims 1
- 239000000463 material Substances 0.000 description 28
- 239000012782 phase change material Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000010791 quenching Methods 0.000 description 4
- 238000003491 array Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 229910052755 nonmetal Inorganic materials 0.000 description 3
- 229910052714 tellurium Inorganic materials 0.000 description 3
- 229910000763 AgInSbTe Inorganic materials 0.000 description 2
- 229910000618 GeSbTe Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910010037 TiAlN Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 229910052711 selenium Inorganic materials 0.000 description 2
- 239000011669 selenium Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- QDZRBIRIPNZRSG-UHFFFAOYSA-N titanium nitrate Chemical compound [O-][N+](=O)O[Ti](O[N+]([O-])=O)(O[N+]([O-])=O)O[N+]([O-])=O QDZRBIRIPNZRSG-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910005865 GeSbTeSe Inorganic materials 0.000 description 1
- 229910018321 SbTe Inorganic materials 0.000 description 1
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- 229910008482 TiSiN Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- SCZZGVQQIXBCTC-UHFFFAOYSA-N [Sb].[Se].[Ge] Chemical compound [Sb].[Se].[Ge] SCZZGVQQIXBCTC-UHFFFAOYSA-N 0.000 description 1
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 description 1
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- WQKGZWYITFEUHG-UHFFFAOYSA-N aluminum titanium(4+) heptanitrate Chemical compound [N+](=O)([O-])[O-].[Ti+4].[Al+3].[N+](=O)([O-])[O-].[N+](=O)([O-])[O-].[N+](=O)([O-])[O-].[N+](=O)([O-])[O-].[N+](=O)([O-])[O-].[N+](=O)([O-])[O-] WQKGZWYITFEUHG-UHFFFAOYSA-N 0.000 description 1
- ZOOQTGHJIQHXRE-UHFFFAOYSA-N antimony;selanylideneindium Chemical compound [Sb].[In]=[Se] ZOOQTGHJIQHXRE-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 150000002843 nonmetals Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- JMANVNJQNLATNU-UHFFFAOYSA-N oxalonitrile Chemical compound N#CC#N JMANVNJQNLATNU-UHFFFAOYSA-N 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- OQRNKLRIQBVZHK-UHFFFAOYSA-N selanylideneantimony Chemical compound [Sb]=[Se] OQRNKLRIQBVZHK-UHFFFAOYSA-N 0.000 description 1
- NMHFBDQVKIZULJ-UHFFFAOYSA-N selanylideneindium Chemical compound [In]=[Se] NMHFBDQVKIZULJ-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000010583 slow cooling Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 239000011593 sulfur Substances 0.000 description 1
- DDJAGKOCVFYQOV-UHFFFAOYSA-N tellanylideneantimony Chemical compound [Te]=[Sb] DDJAGKOCVFYQOV-UHFFFAOYSA-N 0.000 description 1
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B9/00—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor
- G11B9/04—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor using record carriers having variable electric resistance; Record carriers therefor
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B9/00—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor
- G11B9/12—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor using near-field interactions; Record carriers therefor
- G11B9/14—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor using near-field interactions; Record carriers therefor using microscopic probe means, i.e. recording or reproducing by means directly associated with the tip of a microscopic electrical probe as used in Scanning Tunneling Microscopy [STM] or Atomic Force Microscopy [AFM] for inducing physical or electrical perturbations in a recording medium; Record carriers or media specially adapted for such transducing of information
- G11B9/1418—Disposition or mounting of heads or record carriers
- G11B9/1427—Disposition or mounting of heads or record carriers with provision for moving the heads or record carriers relatively to each other or for access to indexed parts without effectively imparting a relative movement
- G11B9/1436—Disposition or mounting of heads or record carriers with provision for moving the heads or record carriers relatively to each other or for access to indexed parts without effectively imparting a relative movement with provision for moving the heads or record carriers relatively to each other
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B9/00—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor
- G11B9/12—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor using near-field interactions; Record carriers therefor
- G11B9/14—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor using near-field interactions; Record carriers therefor using microscopic probe means, i.e. recording or reproducing by means directly associated with the tip of a microscopic electrical probe as used in Scanning Tunneling Microscopy [STM] or Atomic Force Microscopy [AFM] for inducing physical or electrical perturbations in a recording medium; Record carriers or media specially adapted for such transducing of information
- G11B9/1463—Record carriers for recording or reproduction involving the use of microscopic probe means
- G11B9/1472—Record carriers for recording or reproduction involving the use of microscopic probe means characterised by the form
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Micromachines (AREA)
Abstract
기판, 기판 상에 형성된 히터, 및 히터 상에 형성된 상 변화 층을 포함하는 장치가 개시된다. 히터는 히터 층, 및 히터 층에 전기적으로 결합되는 제1 및 제2 전극들을 포함한다. 기판 상에 히터를 형성하는 단계, 및 히터 상에 상 변화 층을 형성하는 단계를 포함하는 방법이 개시된다. 히터는 히터 층, 및 히터 층에 전기적으로 결합되는 제1 및 제2 전극들을 포함한다.
마이크로 전자 기계 장치, 시크-스캔 프로브 메모리, 상 변화 메모리, 히터, 비트 소거,
Description
본 발명은 일반적으로 마이크로 전자 기계(MEMS) 장치에 관한 것으로서, 배타적은 아니지만, 특히 소거 가능 MEMS 시크-스캔 프로브(SSP) 메모리에 관한 것이다.
종래의 반도체 메모리들은 각각의 메모리 비트를 위해 마이크로 전자 회로 소자들을 사용한다. 각각의 메모리 비트에 대해 하나 이상의 전자 회로가 필요하므로(예를 들어, 비트당 1 내지 4개의 트랜지스터), 이러한 장치들은 1비트의 정보를 저장하기 위해 상당한 칩 "면적(real estate)"을 소비할 수 있으며, 이는 메모리 칩의 밀도를 제한하다. 이러한 장치들의 주요 메모리 소자는 일반적으로 각각의 메모리 비트를 저장하기 위해 전계 효과 트랜지스터의 게이트에 전하를 유지하는 부동 게이트 전계 효과 트랜지스터 소자이다. 통상적인 메모리 응용들은 동적 랜덤 액세스 메모리(DRAM), 정적 랜덤 액세스 메모리(SRAM), 소거 가능 프로그래머블 판독 전용 메모리(EPROM) 및 전기적 소거 가능 프로그래머블 판독 전용 메모리(EEPROM)을 포함한다.
일반적으로 상 변화 메모리로서 알려진 특이한 타입의 반도체 메모리는 상 변화 재료를 데이터 저장 메커니즘으로 이용하며, 전하 저장에 기초하여 종래의 메모리들보다 비용 및 성능 양자에서 중요한 이점들을 제공한다. 상 변화 메모리들은 상 변화 재료들, 즉 저항 등의 상이한 전기적 특성을 가진 둘 이상의 상태 사이에서 전기적으로 스위칭될 수 있는 재료들을 사용한다. 예를 들어, 일 타입의 메모리 소자는 대체로 비결정 상태와 대체로 결정성 로컬 오더(crystalline local order) 사이에서, 또는 완전 비결정 상태와 완전 결정 상태 사이의 전체 스펙트럼에 걸쳐 상이한 검출 가능한 로컬 오더의 상태들 사이에서 전기적으로 스위칭될 수 있는 상 변화 재료를 사용한다.
상 변화 메모리는 적절한 크기와 지속 기간을 갖고 상 변화 재료의 볼륨을 통해 필요한 전압 및 전류를 발생시키는 전류 펄스들을 인가함으로써 기입되거나 판독될 수 있다. 상 변화 메모리의 선택된 셀은 선택된 셀에 대한 셀 전압 및 셀 전류를 상 변화 재료의 특성인 프로그래밍 임계 레벨들로 상승시킴으로써 선택된 상태로 프로그래밍될 수 있다. 이어서, 통상적으로 전압 및 전류는 상 변화 재료의 프로그래밍 임계 레벨들 아래인 정지 레벨들(예를 들어, 본질적으로 제로 전압 및 전류)로 낮춰진다. 이러한 프로세스는 예를 들어 셀을 2개의 상이한 논리 상태로 프로그래밍할 수 있는 리셋 펄스와 셋 펄스의 인가에 의해 수행될 수 있다. 이러한 펄스들 양자에서, 셀 전압 및 셀 전류는 적어도, 셀을 프로그래밍하는 데 필요한 소정의 임계 전압 및 전류 레벨들 정도로 높게 상승하게 된다. 이어서, 프로그래밍된 셀을 판독하기 위해, 판독 펄스를 인가하여 셀 재료의 상태를 변화시키지 않고 셀 재료의 상대 저항을 측정할 수 있다. 따라서, 통상적으로 판독 펄스는 리 셋 펄스 또는 셋 펄스보다 훨씬 작은 크기의 셀 전류 및 셀 전압을 제공한다.
이러한 전기 메모리 장치들은 통상적으로 전계 효과 트랜지스터 소자를 사용하지 않지만, 전기적인 관계에서 박막 칼코겐화물 재료의 모놀리식 본체를 포함한다. 결과적으로, 1비트의 정보를 저장하기 위해 매우 적은 칩 면적이 필요하며, 따라서 본질적으로 높은 밀도의 메모리 칩들이 제공된다. 상 변화 재료들은 또한, 저항 값을 나타내는 결정, 반결정, 비결정 또는 반비결정 상태로 셋팅될 때, 이 값은 재료의 물리적 상태(예를 들어, 결정 또는 비결정)를 나타내므로, 리셋될 때까지 이 값이 유지된다는 점에 진정으로 비휘발성이다.
본 발명의 비제한적이고 비포괄적인 실시예들이 아래의 도면들을 참조하여 설명되며, 다양한 도면들에서 달리 상술되지 않는 한, 동일 참조 번호들은 동일 부분들을 참조한다.
도 1A는 시크-스캔 프로브(SSP) 상 변화 메모리의 측면도.
도 1B는 메모리에 기입된 비트를 소거하기 위한 시도 후의 도 1A의 메모리의 측면도.
도 2는 SSP 상 변화 메모리의 일 실시예의 평면도.
도 3은 상 변화 메모리를 포함하는 개별 어드레스 가능 상 변화 메모리 셀들의 어레이의 일 실시예의 평면도.
도 4는 예를 들어 도 2 또는 3에 도시된 셀 어레이들에서 사용 가능한 메모리 셀의 일 실시예의 단면도.
도 5는 예를 들어 도 2 또는 3에 도시된 셀 어레이들에서 사용 가능한 메모리 셀의 대안 실시예의 단면도.
도 6은 도 2, 3, 4 및/또는 5에 도시된 것들과 같은 상 변화 메모리의 하나 이상의 실시예를 이용하는 시스템의 일 실시예의 개략 블록도.
SSP 상 변화 메모리를 위한 장치, 시스템 및 방법의 실시예들이 본 명세서에서 설명된다. 아래의 설명에서는, 본 발명의 실시예들의 충분한 이해를 제공하기 위해 다양한 특정 상세들이 설명된다. 그러나, 관련 분야의 전문가는 본 발명이 특정 상세들 중 하나 이상 없이도, 또는 다른 방법들, 컴포넌트들, 재료들 등을 이용하여 실시될 수 있음을 인식할 것이다. 다른 사례들에서, 공지 구조들, 재료들 또는 동작들은 상세히 도시되거나 설명되지 않지만, 그럼에도 이들은 본 발명의 범위 내에 포함된다.
본 명세서 전반에서 "일 실시예" 또는 "하나의 실시예"에 대한 참조는 그 실시예와 관련하여 설명되는 특정 특징, 구조 또는 특성이 본 발명의 적어도 일 실시예에 포함된다는 것을 의미한다. 따라서, 본 명세서에서 "일 실시예에서" 또는 "하나의 실시예에서"라는 문구들의 출현 모두가 반드시 동일 실시예를 지칭하는 것은 아니다. 또한, 특정 특징들, 구조들 또는 특성들은 하나 이상의 실시예에서 임의의 적절한 방식으로 결합될 수 있다.
도 1A 및 1B는 프로브(102)를 사용하여 메모리 셀(103)에 데이터를 기입하고 판독하는 SSP 상 변화 메모리(100)의 일 실시예를 나타낸다. 메모리 셀(103)은 유전체 층(106)이 형성된 기판(104)을 포함한다. 유전체 층(106) 상에는 전극 층(108)이 형성되고, 전극 층 상에는 상 변화 층(110)이 형성된다. 상 변화 층(110) 상에는 보호 캡 층(112)이 옵션으로 형성된다. 도 1A는 상 변화 층(110)에 데이터 비트가 기입된 메모리(100)를 나타낸다. 메모리(100)와 같은 SSP 메모리에서는, 프로브(102)의 팁과 전극 층(108) 사이에 전류를 통함으로써 상 변화 층(110)에 데이터 비트가 기입된다. 상 변화 층(110)이 칼코겐화물인 일 실시예에서 상 변화 층(110)은 처음에 비결정 상태와 같은 균일한 제1 상태에 있다. 프로브(102)의 팁과 전극 층(108) 사이에 흐르는 전류에 의해 발생하는 열은 상 변화 층(110)의 작은 영역(114)을 제1 상태(비결정 상태)에서 상대적으로 높거나 낮은 저항률을 갖는 제2 상태(다결정 상태)로 변환한다. 이어서, 상 변화 층(110)의 영역(114)은 동일 프로브(102)를 사용하여 판독될 수 있는 데이터 비트를 나타낸다. 데이터를 판독하기 위하여, 프로브(102)는 메모리 셀의 표면 상으로 이동하고, 프로브와 제2 전극(108) 사이에 작은 전류가 흘러, 프로브는 영역(114) 위 또는 근처에 있을 때 저항률의 변화를 감지할 수 있다. 프로브가 저항률의 변화를 감지할 때, 도면에는 도시되지 않은 적절한 전자 장비에 결합되어 있는 프로브(102)는 데이터 비트를 경우에 따라 1 또는 0으로 등록한다.
도 1B는 프로브(102)를 사용하여 데이터 비트(114)를 소거하려고 시도한 후의 메모리(100)를 나타낸다. 상 변화 메모리에서의 데이터 비트의 소거는 영역(114)의 상태가 상 변화 층(110)의 최초 상태로 다시 변경될 것을 필요로 한다. 예를 들어, 도 1A에서 상 변화 층(110)에 비트를 기입하는 것은 영역(114)의 상태를 비결정에서 다결정으로 변화시키는 것을 필요로 하였으며, 따라서 비트의 소거는 영역(114)의 상태를 다결정에서 비결정으로 다시 변화시키는 것을 필요로 한다. 영역의 상태를 변경하는 하나의 방법은 프로브(102)의 팁과 전극(108) 사이에 큰 전류가 흐르게 하여 영역(114)을 신속하게 가열한 후에 가열된 재료를 급냉시켜 영역(114) 내의 재료를 그의 다형태 상태로 복귀시키는 것이다. 실험들 및 시뮬레이션은 프로브(102)의 팁을 이용하는 이러한 비트의 소거는 매우 어렵다는 것을 보여주고 있는데, 이는 영역(114)을 가열하고 이를 비결정 상태로 급냉시키려는 시도가 생성된 비결정 점(122) 주위에 다결정 재료(120)의 링을 불가피하게 형성하기 때문이다.
도 2는 상 변화 메모리(200)의 일 실시예를 나타낸다. 메모리(200)는 어레이(202)로 그룹화된 복수의 개별 메모리 셀 또는 서브-아일랜드(204)를 포함한다. 각각의 메모리 셀(204)은 그 내부에 히터를 포함하고(예를 들어, 도 4 및 5 참조), 각 메모리 셀(204) 내의 히터는 개별적으로 어드레스 가능하며, 이는 어레이(202) 내의 각각의 메모리 셀(204)이 다른 셀들과 독립적으로 가열될 수 있다는 것을 의미한다. 도시된 바와 같이, 메모리(200)는 5×5 어레이(202)로 그룹화된 25개의 메모리 셀(204)을 포함한다. 다른 실시예들에서, 메모리 셀들(204)의 수는 25개보다 많거나 적을 수 있으며, 다른 실시예들에서는 도면에 도시된 어레이(202)와 다른 형태의 어레이들로 그룹화될 수 있다. 도면에는 도시되지 않았지만, 메모리(200)는 각각의 메모리 셀에 데이터를 기입하고 판독하기 위해 프로브(102) 또는 소정의 다른 타입의 프로브와 같은 하나 이상의 프로브를 더 포함할 수 있다. 일 실시예에서, 메모리(200)는 모든 메모리 셀(204)에서 판독 및 기입을 행할 수 있는 하나의 프로브를 포함할 수 있지만, 다른 실시예들에서는 더 많은 프로브가 사용될 수 있다. 예를 들어, 소정 실시예들에서, 각각의 메모리 셀(204)은 그 자신의 하나 이상의 프로브를 가질 수 있는 반면, 다른 실시예들에서는 단일 프로브가 어레이(202) 내의 메모리 셀들(204)의 서브세트를 커버할 수 있다. 또 다른 실시예들은 전체 어레이(202)에 대해 또는 개별 메모리 셀들 또는 메모리 셀들의 그룹들에서 기입 및 판독을 위한 개별 프로브들을 포함할 수 있다.
도 3은 개별적으로 어드레스 가능한 메모리 셀들을 갖는 메모리(300)의 일 실시예를 나타낸다. 메모리(200)와 같이, 메모리(300)는 어레이로 그룹화되는 하나 이상의 메모리 셀 또는 서브-아일랜드를 포함하며, 개별 셀들에 데이터를 기입하고 판독하기 위한 하나 이상의 프로브(도시되지 않음)를 포함할 수 있다. 메모리 셀들 사이에는 복수의 도전성 라인이 형성되어, 각각의 메모리 셀은 두 라인에 전기적으로 결합되고, 따라서 개별적으로 어드레스될 수 있다. 도시된 실시예에서, 메모리 셀들은 어레이 내의 각각의 셀이 X 라인과 Y 라인 양자에 전기적으로 결합되도록 배열된다. 예를 들어, 메모리 셀(302)은 X 라인(304) 및 Y 라인(306)에 결합된다. X 라인들 및 Y 라인들 중 하나 또는 양자는, X 라인(304) 및 Y 라인(306)을 활성화함으로써 메모리 셀(302)이 개별적으로 어드레스될 수 있게 하는 회로(도시되지 않음)에 결합된다. 예를 들어, 일 실시예에서, X 라인들은 전력 소스 및 제어 회로에 결합될 수 있고, Y 라인들은 접지 및 제어 회로에 결합될 수 있다.
도시된 실시예에서, 메모리 셀들은 규칙적인 X-Y 어레이 내에 배열되어, 도전성 라인들은 복수의 X 라인은 물론, 복수의 Y 라인을 포함하며, 어레이 내의 각각의 메모리 셀은 X 라인 및 Y 라인 양자에 전기적으로 결합된다. X 라인들 및 Y 라인들은 개별 메모리 셀들 사이에 배치되지만, 다른 실시예에서는 X 라인들 및 Y 라인들 중 하나 또는 양자의 상이한 라우팅이 가능하다. 더욱이, 메모리(300)는 규칙적인 5×5 어레이로서 도시되지만, 다른 실시예들에서는 상이한 수의 셀들 및 어레이 내의 상이한 배열들이 사용될 수 있다.
도 4는 메모리(200)의 일 실시예에서 메모리 셀(204)로 또는 메모리(300)의 일 실시예에서 메모리 셀(302)로 사용될 수 있는 SSP 상 변화 메모리(400)의 일 실시예를 나타낸다. 메모리(400)는 프로브(402) 및 메모리 셀(403)을 포함한다. 메모리 셀(403)은 히터가 형성되어 있는 기판(404)을 포함한다. 히터는 제1 전극(406), 제2 전극(410), 및 제1 전극(406)과 제2 전극(410) 사이에 개재된 히터 층(408)을 포함한다. 히터는 유전체(412)로 둘러싸인다. 히터 위에 상 변화 층(414)이 형성되며, 상 변화 층(414) 상에는 옵션으로 보호 층(416)이 형성된다.
프로브(402)는 외팔보 타입의 프로브로서 도시되지만, 다른 실시예들에서 프로브(402)는 물론 상이한 종류의 프로브일 수 있다. 예를 들어, 프로브(402)는 메모리 셀(403)에 걸터앉은 하나 이상의 브리지 구조로부터 지지될 수 있다. 기판(404)은 메모리(400)의 제조 요건에 맞고 메모리(400)의 구성에 맞는 특성들을 가진 임의 종류의 기판일 수 있다. 일 실시예에서, 기판(404)은 폴리실리콘, 단결정 실리콘 등과 같은 다양한 형태의 실리콘 중 하나 이상일 수 있다. 다른 실시예들에서, 기판(404)은 상이한 재료들로 이루어질 수 있다. 유전체 층(412)은 제1 전극(406) 및 히터 층(408)을 둘러싸고, 제2 전극(410)을 지지한다. 일 실시예에서, 유전체 층(412)은 실리콘 산화물(명목상 SiO2)로 이루어지지만, 다른 실시예들에서는 상이한 유전체가 사용될 수 있다.
히터는 기판(404)과 상 변화 층(414) 사이에 개재된다. 도시된 실시예에서, 제1 전극(406)이 기판(404) 상에 형성되고, 히터 층(408)이 제1 전극(406) 상에 형성되며, 제2 전극이 히터 층(408) 및 유전체(412) 상에 형성되고 상 변화 층(414)과 접촉한다. 메모리(400)를 개별적으로 어드레스 가능하게 하기 위해, 제1 전극(406) 및 제2 전극(410)은 히터를 턴온 및 턴오프하도록 선택적으로 활성화 또는 비활성화될 수 있는 개별 전기 접속들에 결합된다. 예를 들어, 메모리(400)가 메모리 셀(302; 도 3 참조)의 일 실시예로서 사용되는 경우, 제1 전극(406)은 X 라인(304)에 전기적으로 결합될 수 있고, 제2 전극(410)은 Y 라인(306)에 전기적으로 결합될 수 있거나, 그 반대로 결합될 수 있다. 제1 전극(406) 및 제2 전극(410)은 임의의 도전성 재료로 이루어질 수 있다. 일 실시예에서, 제1 전극(406) 및 제2 전극(410)은 금(Au), 구리(Cu) 또는 알루미늄(Al)과 같은 금속으로 이루어질 수 있다. 그러나, 다른 실시예들에서, 제1 전극(406) 및 제2 전극(410)은 다른 금속들, 다른 금속 합금들 또는 도전성 비금속들로 이루어질 수 있다. 더욱이, 제1 전극(406) 및 제2 전극(410)은 동일 재료로 이루어질 필요는 없으며, 예를 들어 소정 실시예들에서 제1 전극(406)은 도전성 비금속으로 이루어지고, 제2 전극(410)은 금속으로 이루어질 수 있다.
히터 층(408)은 제1 전극(406)과 제2 전극(410) 사이에 개재되며, 상 변화 층(414)의 폭보다 작은 폭을 갖는다. 다른 실시예들에서, 히터 층(408)의 폭은 도시된 폭보다 크거나 작을 수 있다. 예를 들어, 일 실시예에서, 히터 층(408)은 상 변화 층(414)과 동일하거나 그보다 큰 폭을 가질 수 있다. 더욱이, 히터 층은 "층"으로서 설명되지만, 도시된 바와 같이 얇은 평면 형상을 가질 필요는 없는 대신, 임의의 규칙적이거나 불규칙적인 형상을 가질 수 있다. 히터 층(408)은 비교적 높은 전기 저항률(또는 반대로 말하면 낮은 전기 전도율)을 갖는 임의의 재료로 형성될 수 있으며, 따라서 전류가 히터 층을 통과할 때 히터 층의 온도는 상승하게 된다. 상이한 실시예들에서 히터 층(408)에 사용될 수 있는 재료들의 예는 티타늄 알루미늄 질화물(명목상 TiAlN) 및 티타늄 질화물(명목상 TiN), 티타늄 실리콘 질화물(명목상 TiSiN) 및 탄소 질화물(명목상 CN)을 포함한다.
상 변화 층(414)이 제2 전극(410) 상에 형성된다. 상태가 변하고, 상이한 상태들이 상이한 전기적 특성들(상이한 저항률들 또는 역으로 말하면 상이한 전도율들 등)을 갖는 임의의 재료가 상 변화 층(414)에 사용될 수 있다. 예를 들어, 일 실시예는 상 변화 층을 위해 칼코겐화물 재료를 사용할 수 있다. 칼코겐화물은 칼코겐화물 원소(황, 셀레늄 또는 텔루륨을 포함하지만 이에 한정되지 않음)를 실질적인 성분으로서 함유하는 유리형 재료이다. 상 변화 메모리에 유용한 칼코겐화물의 예는 게르마늄-황-텔루륨(명목상 GeSTe), 게르마늄-안티몬-텔루륨(명목상 GeSbTe) 및 은-인듐-안티몬-텔루륨(명목상 AgInSbTe)을 포함한다. 칼코겐화물 재료의 다른 예는 인듐-셀레늄(명목상 InSe), 안티몬-셀레늄(명목상 SbSe), 안티몬-텔루륨(명목상 SbTe), 인듐-안티몬-셀레늄(명목상 InSbSe), 인듐-안티몬-텔루륨(명목상 InSbTe), 게르마늄-안티몬-셀레늄(명목상 GeSbSe), 게르마늄-안티몬-텔루륨-셀레늄(명목상 GeSbTeSe) 및 은-인듐-안티몬-셀레늄-텔루륨(명목상 AgInSbSeTe)을 포함한다. 물론, 칼코겐화물 외의 다른 재료들도 다른 실시예들에서 사용될 수 있다.
옵션인 보호층(416)이 상 변화 층(414) 위에 형성되어, 오염으로부터 그리고 예를 들어 프로브(402)가 메모리 셀(403)과 접촉해야 할 경우에 발생할 수 있는 기계적 손상으로부터 상 변화 층을 보호한다. 반드시는 아니지만, 바람직하게는 보호층(416)은 상당한 강도 및 경도 특성을 갖는 재료로 형성된다. 일 실시예에서, 보호층은 다이아몬드형 탄소(DLC)를 사용하여 형성될 수 있지만, 다른 실시예들에서는 도핑되거나 도핑되지 않은 실리콘 탄화물 또는 티타늄 질산염(명목상 TiN) 또는 티타늄-알루미늄-질산염(명목상 TiAlN) 등의 세라믹 재료와 같은 다른 재료들이 사용될 수 있다.
메모리(400)의 동작에 있어서, 프로브(402)의 팁과 제2 전극(410) 사이에 전류가 흐르게 함으로써 상 변화 층(414)에 데이터 비트들이 기입된다. 상 변화 층(414)은 처음에는 비결정 상태와 같은 균일한 상태에 있지만, 프로브(402)의 팁과 제2 전극(410) 사이에 흐르는 전류에 의해 발생하는 온도(일 실시예에서 약 200℃보다 큼)는 상 변화 층(414)의 작은 영역(418)을 상대적으로 높은 저항률을 갖는 비결정 상태에서 상대적으로 낮은 저항률을 갖는 다결정 상태로 변환하며, 이어서 영역(418)은 상 변화 층에 기입된 데이터 비트를 나타낸다. 이어서, 프로브(402) 또는 다른 프로브는 프로브(402)와 제2 전극(410) 사이에 적은 전류를 흐르게 하고 전기적 저항률의 변화를 감지함으로써 상 변화 층(414)에 저장된 데이터 비트들을 판독할 수 있다.
상 변화 층(414)에 기입된 비트들을 소거하기 위해, 제1 전극(406) 및 제2 전극(410)을 활성화함으로써 상 변화 층(414) 아래의 히터가 활성화되고, 따라서 전극들 사이에 히터 층(408)을 통해 전류가 흐르게 된다. 전류가 히터 층(408)을 통해 흐름에 따라 그의 온도가 상승하며, 따라서 상 변화 층(414)도 가열된다. 상 변화 층(414)이 상 변화를 얻는 데 필요한 온도로 가열된 후, 히터는 턴오프되고, 상 변화 층(414)은 냉각되어, 실질적으로 전체 층이 그의 최초 균일 상태로 복귀한다. 상 변화 층이 칼코겐화물이고, 데이터 비트들이 비결정 매체 내의 다결정 영역들에 의해 표현되는 일 실시예에서, 소거는 상 변화 층의 온도를 그의 용융점(대체로 소정 칼코겐화물들에 대해 500℃를 초과함)을 초과하도록 상승시키고 이를 그의 비결정 상태로 급냉시킴으로써 행해진다. 데이터 비트들이 다결정 매체 내의 비결정 영역들에 의해 표현되는 칼코겐화물 실시예에서, 상 변화 층은 결정 성장을 유발하기에 충분한 높은 온도(소정 칼코겐화물들에 대해 300-400℃)로 가열되고, 비결정 영역들을 제거하는 결정 성장이 이루어질 수 있도록 충분히 오랫동안 그 온도로 유지된다. 대안으로, 상 변화 층은 그의 용융 온도로 가열될 수 있지만, 비교적 느리게 냉각되며(소정의 칼코겐화물들에 대해 ~1 마이크로초), 이러한 느린 냉각은 급냉으로부터 발생하는 비결정 상태 대신에 결정 상태를 생성한다.
이러한 소거 프로세스의 결과는, 상 변화 층에 기입된 거의 모든 데이터 비트가 완전히 소거되며, 따라서 메모리 또는 메모리 셀이 완전히 소거되어, 나중에 최초 데이터를 복구하기 위해 판독할 수 있는 잔여 데이터가 거의 남지 않거나 전혀 남지 않는다는 것이다. 이것은 예를 들어, 표준 소거 동작이 소거되었던 것으로 생각되었던 데이터를 검색하기 위해 나중에 판독할 수 있는 잔여 자기 흔적을 남기는 자기 메모리들과 대조적이다.
전술한 소거 절차를 이용하여, 메모리 셀의 전체 내용 등의 전체 데이터 블록이 동시에 또는 거의 동시에 소거되는데, 이는 매우 높은 데이터 소거 레이트가 달성될 수 있음을 의미한다. 정확한 데이터 소거 레이트는 메모리 셀 내의 데이터 비트 밀도가 얼마인지, 그리고 얼마나 많은 데이터 비트가 그곳에 기입되어 있는지에 의존할 것이다. 소정 실시예들에서, 초당 100 메가비트를 초과하는 데이터 소거 레이트가 달성될 수 있는 반면, 다른 실시예들에서는 초당 1 테라비트와 동일하거나 이를 초과하는 훨씬 더 높은 데이터 레이트가 달성될 수 있다.
개별적으로 어드레스 가능한 메모리 셀들을 갖는 메모리(300)와 같은 메모리에서는, 예를 들어 어레이 내의 모든 메모리 셀의 히터들을 동시에 활성화함으로써 매우 높은 데이터 소거 레이트가 달성될 수 있으며, 이는 전체 메모리(300)의 동시 또는 거의 동시 소거로 이어진다. 이는 초당 1 테라비트를 크게 초과하는 데이터 소거 레이트로 이어질 수 있다. 보다 적은 데이터 소거 레이트가 필요한 다른 실시예들에서, 메모리 셀들 내의 히터들은 예를 들어 고속으로 연속하여 활성화되거나, 한 번에 하나씩 활성화될 수 있다. 물론, 특정 셀의 데이터가 유지되어야 하는 경우, 메모리(300) 내의 모든 메모리 셀이 소거될 필요는 없다.
도 5는 메모리(200)의 일 실시예에서 메모리 셀(204)로서 또는 메모리(300)의 일 실시예에서 메모리 셀(302)로서 사용될 수 있는 SSP 상 변화 메모리(500)의 대안 실시예를 나타낸다. 메모리(500)는 프로브(502) 및 메모리 셀(503)을 포함한다. 메모리 셀(503)은 히터가 형성되어 있는 기판(504)을 포함한다. 히터는 제1 전극(510), 제2 전극(512), 및 제1 전극(510)과 제2 전극(512) 사이에 측방으로 연장하는 히터 층(508)을 포함한다. 히터 층(508)은 히터 층과 기판 사이에 개재된 유전체(512)에 의해 제1 및 제2 전극들 사이에 지지된다. 상 변화 층(514)이 히터 층(508) 및 전극들(510, 512) 상에 형성되고, 옵션으로 보호층(516)이 상 변화 층(516) 상에 형성된다.
프로브(502)는 외팔보 타입의 프로브로서 도시되지만, 프로브(402)와 같이 프로브(502)는 다른 종류의 프로브일 수 있다. 또한, 기판(404)과 같이, 기판(504)은 폴리실리콘, 단결정 실리콘 및 리스트되지 않은 다른 기판 재료들과 같이 메모리(500)의 제조 및 구성 요건에 맞는 임의의 기판일 수 있다. 다른 실시예들에서, 기판(504)은 상이한 재료들로 이루어질 수 있다.
메모리 셀(504)은 주로 히터의 구성에서 메모리 셀(403)과 다르다. 메모리 셀(503)에서, 히터는 또한 기판(504)과 상 변화 층(514) 사이에 개재되어 있다. 그러나, 메모리 셀(403)과 달리, 제1 전극(510) 및 제2 전극(512)은 메모리 셀(503)의 에지들 근처에 기판(504) 상에 형성되며, 히터 층(508)은 제1 전극(510) 및 제2 전극(512)에 전기적으로 결합되고, 이 둘 사이에 측방으로 연장되어 있다. 히터 층(508)은 상 변화 층(514)과 접촉하여, 가열 동안 그 층에 대한 열 전달을 향상시키며, "층"으로서 설명되지만, 히터 층(508)은 도시된 바와 같이 얇은 평면 형상을 가질 필요가 없는 대신, 임의의 규칙적이거나 불규칙적인 형상을 가질 수 있다. 히터 층(508)은 비교적 높은 전기적 저항률(또는 역으로 말하면 낮은 전기적 전도율)을 가진 임의의 재료로 형성될 수 있으며, 따라서 전류가 그를 통해 흐를 때 그의 온도는 증가하게 된다. 히터 층(508)의 상이한 실시예들에서 사용 가능한 재료들의 예는 적어도 히터 층(408)에 사용될 수 있는 재료들을 포함한다. 유전체 층(506)이 히터 층(508)과 기판(504) 사이에 개재되어 히터 층(508)을 지지한다. 유전체 층(506)은 실리콘 산화물(명목상 SiO2)로 형성될 수 있지만, 다른 실시예들에서는 다른 유전체들이 사용될 수 있다.
메모리(500)를 개별적으로 어드레스 가능하게 하기 위해, 제1 전극(510) 및 제2 전극(512)은 메모리(400)에 대해 전술한 바와 같이 히터를 턴온 및 턴오프하기 위해 선택적으로 활성화 또는 비활성화될 수 있는 개별 전기 접속들에 결합될 수 있다. 전극들(406, 410)과 같이, 제1 전극(510) 및 제2 전극(512)은 임의의 도전성 재료로 형성될 수 있고, 동일 재료일 필요는 없으며, 소정 실시예들에서 예를 들어 제1 전극(510)은 도전성 비금속으로 형성되고, 제2 전극(512)은 금속으로 형성될 수 있다.
제2 전극(512) 상에는 상 변화 층(514)이 형성된다. 상 변화 층(414)과 같이, 상태가 변하고, 상이한 상태들이 상이한 전기적 특성을 갖는 임의의 재료가 상 변화 층(514)에 사용될 수 있다. 예를 들어, 일 실시예는 상 변화 층에 칼코겐화물을 사용하는데, 상 변화 층(414)에 대해 위에서 리스트된 임의의 칼코겐화물은 물론, 리스트되지 않은 다른 것들도 상 변화 층(514)에 사용될 수 있다. 옵션인 보호층(516)이 상 변화 층(514) 상에 형성되어, 오염 및 예를 들어 프로브(502)가 메모리 셀(503)과 접촉할 경우에 발생할 수 있는 기계적 손상으로부터 상 변화 층(514)을 보호한다.
메모리(500)는 메모리(400)와 유사하게 동작한다. 프로브(502)의 팁과 히터 층(508) 사이에 전류가 흐르게 하여, 상 변화 층(514)의 일 영역(518)을 상대적으로 높은 저항률을 갖는 비결정 상태에서 상대적으로 낮은 저항률을 갖는 다결정 상태로 변환함으로써 상 변화 층(514)에 데이터 비트들이 기입되며, 이어서 영역(518)은 상 변화 층에 기입된 데이터 비트를 나타낸다. 이어서, 프로브(502) 또는 다른 프로브는 전기적 저항률의 변화를 감지함으로써 상 변화 층(514)에 저장된 비트들을 판독할 수 있다. 상 변화 층(514)에 기입된 비트들을 소거하기 위해, 제1 전극(510) 및 제2 전극(512)을 활성화함으로써 히터가 활성화되고, 따라서 전류가 히터 층(508)을 통해 흐르게 된다. 전류가 히터 층(508)을 통해 흐름에 따라 그의 온도가 증가하고, 상 변화 층(514)이 가열된다. 상 변화 층(514)이 상 변화를 얻는 데 필요한 온도로 가열된 후, 히터는 턴오프되고, 상 변화 층(514)은 냉각되어, 거의 전체 층이 그의 최초 비결정 상태로 복귀한다.
도 6은 메모리(400) 또는 메모리(500)와 같은 메모리 셀들을 포함할 수 있는 메모리(300)와 같은 상 변화 메모리의 일 실시예를 포함하는 시스템(600)의 일 실시예를 나타낸다. 시스템(600)은 메모리(606) 및 SSP 메모리와 같은 상 변화 메모리(604)가 결합되는 프로세서(602)를 포함한다.
프로세서(602)는 메모리들(604, 606)에 결합되는 외에도 각기 데이터를 수신하고 데이터를 송신할 수 있는 입력 및 출력을 갖는다. 일 실시예에서, 프로세서(602)는 통상의 범용 마이크로프로세서일 수 있는 반면, 다른 실시예들에서 프로세서(602)는 프로그래머블 컨트롤러 또는 ASIC과 같은 임의 타입의 프로세서일 수 있다.
메모리(606)는 임의 타입의 휘발성 또는 비휘발성 메모리 또는 저장 장치일 수 있다. 메모리(606)의 상이한 실시예들에서 사용될 수 있는 휘발성 메모리는 RAM, DRAM, SDRAM 등을 포함한다. 메모리(606)의 상이한 실시예들에서 사용될 수 있는 비휘발성 메모리는 자기 및 광 디스크 드라이브들을 포함한다.
상 변화 메모리(604)는 상이한 실시예들에서 도 2 및 3에 각각 도시된 메모리들(200 또는 300)과 같은 메모리일 수 있다. 메모리들(200 또는 300)의 상이한 실시예들은 메모리들(400, 500)과 관련하여 도시된 구성들을 가진 메모리 셀들을 포함할 수 있다. 또 다른 실시예들에서, 메모리(200 또는 300)와 같은 메모리 내의 모든 메모리 셀은 동일한 구성을 가질 필요는 없으며, 임의의 주어진 메모리가 상이한 구성의 셀들을 포함할 수 있다.
시스템(600)의 동작에 있어서, 프로세서(602)는 그의 입출력을 통해 데이터를 송수신할 수 있으며, 메모리(606) 및 상 변화 메모리(604) 양자에 대해 데이터를 판독 및 기입할 수 있다. 프로세서(602)는 관련 셀 내의 히터를 선택적으로 활성화함으로써 상 변화 메모리(604) 내의 하나 이상의 셀로부터 데이터의 소거를 제어할 수 있다. 상 변화 메모리 내의 셀 내의 정보가 수정되는 것이 필요한 경우, 상 변화 메모리(604)로부터 데이터가 판독되어 메모리(606) 내에 임시로 유지될 수 있다. 데이터가 메모리(606) 내에 유지되는 동안, 상 변화 메모리(604) 내의 관련 셀들이 소거되며, 이어서 메모리(606)로부터 데이터가 검색되고, 데이터가 이전에 기입되었던 상 변화 셀들에 재기입될 수 있다.
요약서에 설명된 것을 포함하는, 본 발명의 실시예들에 대한 위의 설명은 포괄적이거나 본 발명을 개시된 바로 그 형태들로 한정하고자 하는 의도는 없다. 본 발명의 특정 실시예들 및 예들은 예시적인 목적으로 본 명세서에 설명되는 한편, 관련 분야의 전문가들이 인식하는 바와 같이, 다양한 균등적 변형들이 본 발명의 범위 내에서 가능하다. 이러한 변형들은 전술한 설명에 비추어 본 발명에 대해 이루어질 수 있다.
아래의 청구범위에서 사용되는 용어들은 본 발명을 명세서 및 청구범위에 개시되는 특정 실시예들로 한정하는 것으로 해석되지 않아야 한다. 오히려, 본 발명의 범위는 확립된 청구범위 해석 이론에 따라 해석되어야 하는 아래의 청구범위에 의해서만 결정되어야 한다.
Claims (30)
- 기판;상기 기판 상에 형성되고, 히터 층, 및 상기 히터 층에 전기적으로 결합되는 제1 및 제2 전극들을 포함하는 히터; 및상기 히터 상에 형성되는 상 변화 층 - 상기 히터는 상기 기판과 상기 상 변화 층 사이에 개재되어(sandwiched) 실질적으로 상기 상 변화 층 전체를 가열함 -을 포함하는 장치.
- 제1항에 있어서, 상기 제1 전극은 상기 기판과 상기 히터 층 사이에 위치하고, 상기 제2 전극은 상기 히터 층과 상기 상 변화 층 사이에 위치하는 장치.
- 제2항에 있어서, 상기 히터 층 및 상기 제1 전극은 유전체 층 내에 위치하는 장치.
- 제1항에 있어서, 상기 제1 전극은 상기 히터 층의 에지에 결합되고, 상기 제2 전극은 상기 히터 층의 다른 에지에 결합되는 장치.
- 제1항에 있어서, 상기 상 변화 층은 칼코겐화물 층인 장치.
- 제1항에 있어서, 상기 히터는 개별적으로 어드레스 가능한 장치.
- 제1항에 있어서, 상기 상 변화 층 상에 형성된 보호층을 더 포함하는 장치.
- 프로세서;상기 프로세서에 결합되는 DRAM 메모리; 및상기 프로세서에 결합되는 상 변화 메모리를 포함하고,상기 상 변화 메모리는,기판;상기 기판 상에 형성되고, 히터 층, 및 상기 히터 층에 전기적으로 결합되는 제1 및 제2 전극들을 포함하는 히터; 및상기 히터 상에 형성되는 상 변화 층 - 상기 히터는 상기 기판과 상기 상 변화 층 사이에 개재되어 실질적으로 상기 상 변화 층 전체를 가열함 -을 포함하는 시스템.
- 제8항에 있어서, 상기 제1 전극은 상기 기판과 상기 히터 층 사이에 위치하고, 상기 제2 전극은 상기 히터 층과 상기 상 변화 층 사이에 위치하는 시스템.
- 제9항에 있어서, 상기 히터 층 및 상기 제1 전극은 유전체 층 내에 위치하는 시스템.
- 제8항에 있어서, 상기 제1 전극은 상기 히터 층의 에지에 결합되고, 상기 제2 전극은 상기 히터 층의 다른 에지에 결합되는 시스템.
- 제8항에 있어서, 상기 상 변화 층은 칼코겐화물 층인 시스템.
- 제8항에 있어서, 상기 히터는 개별적으로 어드레스 가능한 시스템.
- 제8항에 있어서, 상기 상 변화 층 상에 형성된 보호층을 더 포함하는 시스템.
- 히터 층, 및 상기 히터 층에 전기적으로 결합되는 제1 및 제2 전극들을 포함하는 히터를 기판 상에 형성하는 단계; 및상기 히터 상에 상 변화 층을 형성하여 상기 히터가 상기 기판과 상기 상 변화 층 사이에 개재되어 실질적으로 상기 상 변화 층 전체를 가열하도록 하는 단계를 포함하는 방법.
- 제15항에 있어서,상기 제1 및 제2 전극들을 형성하는 단계는,상기 기판과 상기 히터 층 사이에 상기 제1 전극을 형성하는 단계; 및상기 히터 층과 상기 상 변화 층 사이에 상기 제2 전극을 형성하는 단계를 포함하는 방법.
- 제16항에 있어서, 상기 히터 층 및 상기 제1 전극은 유전체 층 내에 위치하는 방법.
- 제15항에 있어서,상기 제1 및 제2 전극들을 형성하는 단계는,실질적으로 상기 히터 층의 에지에 상기 제1 전극을 형성하는 단계; 및상기 히터 층의 다른 에지를 따라 상기 제2 전극을 형성하는 단계를 포함하는 방법.
- 제15항에 있어서, 상기 상 변화 층은 칼코겐화물 층인 방법.
- 제15항에 있어서, 상기 히터는 개별적으로 어드레스 가능한 방법.
- 제15항에 있어서, 상기 상 변화 층 상에 보호층을 형성하는 단계를 더 포함하는 방법.
- 하나 이상의 상 변화 메모리 셀을 포함하는 상 변화 메모리에 기입된 하나 이상의 데이터 비트를 소거하는 단계를 포함하고,상기 하나 이상의 상 변화 메모리 셀 각각을 소거하는 단계는,기판 상에 형성되고 상기 기판과 상 변화 층 사이에 개재된 히터를 활성화하는 단계 - 상기 상 변화 층은 그 안에 상기 하나 이상의 데이터 비트가 기입되어 있으며, 각각의 데이터 비트는 제1 상태의 영역에 의해 둘러싸인 제2 상태의 영역을 포함함 - ;실질적으로 전체 상 변화 층이 동일 상태가 될 때까지 상기 상 변화 층을 가열하는 단계;상기 히터를 비활성화하는 단계; 및실질적으로 전체 상 변화 층이 상기 제1 상태가 될 때까지 상기 상 변화 층을 냉각시키는 단계를 포함하는 방법.
- 제22항에 있어서, 상기 상 변화 층 내의 상기 하나 이상의 데이터 비트는 실질적으로 동시에 소거되는 방법.
- 제23항에 있어서, 상기 데이터 비트들은 초당 1 테라비트를 초과하는 레이트로 상기 상 변화 메모리 셀로부터 소거되는 방법.
- 제22항에 있어서, 소거 후에 상기 상 변화 층에는 제2 상태 영역이 남지 않는 방법.
- 제22항에 있어서, 상기 상 변화 메모리는 실질적으로 동시에 소거될 수 있는 어드레스 가능 상 변화 메모리 셀들의 어레이를 포함하는 방법.
- 제26항에 있어서, 초당 1 테라비트를 초과하는 레이트로 상기 상 변화 메모리로부터 데이터 비트들이 소거되는 방법.
- 제22항에 있어서, 상기 상 변화 층은 칼코겐화물 층인 방법.
- 제28항에 있어서, 상기 제1 상태는 비결정 상태이고, 상기 제2 상태는 다결정 상태인 방법.
- 제22항에 있어서, 상기 상 변화 층을 가열하는 단계는 상기 상 변화 층의 온도가 그의 용융 온도 이상이 될 때까지 상기 상 변화 층을 가열하는 단계를 포함하는 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/477,276 | 2006-06-28 | ||
| US11/477,276 US7750333B2 (en) | 2006-06-28 | 2006-06-28 | Bit-erasing architecture for seek-scan probe (SSP) memory storage |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090027208A KR20090027208A (ko) | 2009-03-16 |
| KR101017489B1 true KR101017489B1 (ko) | 2011-02-25 |
Family
ID=38845974
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020087030503A KR101017489B1 (ko) | 2006-06-28 | 2007-06-26 | 시크-스캔 프로브(ｓｓｐ) 메모리 저장 장치용 비트 소거 아키텍처 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US7750333B2 (ko) |
| JP (1) | JP5057589B2 (ko) |
| KR (1) | KR101017489B1 (ko) |
| CN (1) | CN101479850B (ko) |
| GB (1) | GB2453283B (ko) |
| TW (1) | TWI349999B (ko) |
| WO (1) | WO2008002943A1 (ko) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE602005011972D1 (de) * | 2005-09-14 | 2009-02-05 | St Microelectronics Srl | Ringförmiger Heizer für eine Phasenübergangsspeichervorrichtung |
| US7545667B2 (en) * | 2006-03-30 | 2009-06-09 | International Business Machines Corporation | Programmable via structure for three dimensional integration technology |
| US7646006B2 (en) * | 2006-03-30 | 2010-01-12 | International Business Machines Corporation | Three-terminal cascade switch for controlling static power consumption in integrated circuits |
| US7750333B2 (en) | 2006-06-28 | 2010-07-06 | Intel Corporation | Bit-erasing architecture for seek-scan probe (SSP) memory storage |
| US7622780B2 (en) * | 2006-12-21 | 2009-11-24 | Intel Corporation | Seek-scan probe (SSP) including see-saw scan probe with redundant tip |
| US7633079B2 (en) * | 2007-09-06 | 2009-12-15 | International Business Machines Corporation | Programmable fuse/non-volatile memory structures in BEOL regions using externally heated phase change material |
| US7782649B2 (en) * | 2007-12-20 | 2010-08-24 | Intel Corporation | Using controlled bias voltage for data retention enhancement in a ferroelectric media |
| US8130533B2 (en) * | 2008-10-03 | 2012-03-06 | International Business Machines Corporation | Thermoelectric device and method |
| US8217478B2 (en) * | 2008-10-10 | 2012-07-10 | Seagate Technology Llc | Magnetic stack with oxide to reduce switching current |
| US8458804B1 (en) | 2011-12-29 | 2013-06-04 | Elwha Llc | Systems and methods for preventing data remanence in memory |
| ES2710920T3 (es) * | 2012-04-13 | 2019-04-29 | Py Dr Inst Llc | Aparato de llenado modular y método |
| CN112292758A (zh) * | 2018-07-10 | 2021-01-29 | 国立研究开发法人产业技术综合研究所 | 积层构造体及积层构造体的制造方法以及半导体装置 |
| CN111083817B (zh) * | 2019-12-20 | 2022-08-12 | 华中科技大学鄂州工业技术研究院 | 一种非线性透射光处理器 |
| US11437102B1 (en) * | 2021-03-05 | 2022-09-06 | International Business Machines Corporation | Memory erasure using proximity heaters |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040107487A (ko) * | 2002-04-04 | 2004-12-20 | 가부시끼가이샤 도시바 | 상-변화 메모리 디바이스 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3817032B2 (ja) * | 1997-07-22 | 2006-08-30 | シャープ株式会社 | プローブ及びその製造方法とプローブ型メモリ |
| JP2003034081A (ja) * | 2000-09-14 | 2003-02-04 | Ricoh Co Ltd | 相変化型光情報記録媒体 |
| EP1362348B1 (en) * | 2001-01-16 | 2011-11-09 | GR Intellectual Reserve, LLC | Enhanced data storage and retrieval devices and systems and methods for utilizing the same |
| US6545287B2 (en) * | 2001-09-07 | 2003-04-08 | Intel Corporation | Using selective deposition to form phase-change memory cells |
| US6566700B2 (en) * | 2001-10-11 | 2003-05-20 | Ovonyx, Inc. | Carbon-containing interfacial layer for phase-change memory |
| EP1559146A1 (en) | 2002-08-21 | 2005-08-03 | Ovonyx Inc. | Utilizing atomic layer deposition for programmable device |
| US6869883B2 (en) * | 2002-12-13 | 2005-03-22 | Ovonyx, Inc. | Forming phase change memories |
| KR100486306B1 (ko) * | 2003-02-24 | 2005-04-29 | 삼성전자주식회사 | 셀프 히터 구조를 가지는 상변화 메모리 소자 |
| US7129560B2 (en) * | 2003-03-31 | 2006-10-31 | International Business Machines Corporation | Thermal memory cell and memory device including the thermal memory cell |
| JP4103136B2 (ja) * | 2003-04-23 | 2008-06-18 | 船井電機株式会社 | データ記録再生装置 |
| JP4634014B2 (ja) * | 2003-05-22 | 2011-02-16 | 株式会社日立製作所 | 半導体記憶装置 |
| KR100979710B1 (ko) * | 2003-05-23 | 2010-09-02 | 삼성전자주식회사 | 반도체 메모리 소자 및 제조방법 |
| US20060006472A1 (en) * | 2003-06-03 | 2006-01-12 | Hai Jiang | Phase change memory with extra-small resistors |
| KR100504700B1 (ko) * | 2003-06-04 | 2005-08-03 | 삼성전자주식회사 | 고집적 상변환 램 |
| US6987688B2 (en) * | 2003-06-11 | 2006-01-17 | Ovonyx, Inc. | Die customization using programmable resistance memory elements |
| DE602005011249D1 (de) * | 2005-04-08 | 2009-01-08 | St Microelectronics Srl | Phasenwechselspeicher mit rohrförmiger Heizstruktur sowie deren Herstellungsverfahren |
| US20060249724A1 (en) * | 2005-05-06 | 2006-11-09 | International Business Machines Corporation | Method and structure for Peltier-controlled phase change memory |
| JP2007273618A (ja) * | 2006-03-30 | 2007-10-18 | Toshiba Corp | 抵抗変化メモリ装置 |
| US7750333B2 (en) | 2006-06-28 | 2010-07-06 | Intel Corporation | Bit-erasing architecture for seek-scan probe (SSP) memory storage |
-
2006
- 2006-06-28 US US11/477,276 patent/US7750333B2/en not_active Expired - Fee Related
-
2007
- 2007-06-26 WO PCT/US2007/072163 patent/WO2008002943A1/en active Application Filing
- 2007-06-26 GB GB0822743.1A patent/GB2453283B/en not_active Expired - Fee Related
- 2007-06-26 KR KR1020087030503A patent/KR101017489B1/ko active IP Right Grant
- 2007-06-26 JP JP2009510202A patent/JP5057589B2/ja not_active Expired - Fee Related
- 2007-06-26 CN CN2007800238342A patent/CN101479850B/zh not_active Expired - Fee Related
- 2007-06-27 TW TW096123339A patent/TWI349999B/zh not_active IP Right Cessation
-
2009
- 2009-12-04 US US12/631,265 patent/US8338813B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040107487A (ko) * | 2002-04-04 | 2004-12-20 | 가부시끼가이샤 도시바 | 상-변화 메모리 디바이스 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7750333B2 (en) | 2010-07-06 |
| US20080012094A1 (en) | 2008-01-17 |
| US20100080051A1 (en) | 2010-04-01 |
| CN101479850B (zh) | 2011-08-17 |
| US8338813B2 (en) | 2012-12-25 |
| TW200818488A (en) | 2008-04-16 |
| KR20090027208A (ko) | 2009-03-16 |
| GB0822743D0 (en) | 2009-01-21 |
| GB2453283A (en) | 2009-04-01 |
| CN101479850A (zh) | 2009-07-08 |
| TWI349999B (en) | 2011-10-01 |
| JP5057589B2 (ja) | 2012-10-24 |
| GB2453283B (en) | 2012-01-11 |
| WO2008002943A1 (en) | 2008-01-03 |
| JP2009536466A (ja) | 2009-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101017489B1 (ko) | 시크-스캔 프로브(ｓｓｐ) 메모리 저장 장치용 비트 소거 아키텍처 | |
| JP4567963B2 (ja) | 半導体集積回路装置 | |
| US7227170B2 (en) | Multiple bit chalcogenide storage device | |
| US7502252B2 (en) | Nonvolatile semiconductor memory device and phase change memory device | |
| JP5539610B2 (ja) | 相変化メモリのプログラム方法と読み出し方法 | |
| KR100704329B1 (ko) | 프로세서 기반 시스템을 형성하는 방법 및 장치 | |
| JP2007026492A (ja) | 記憶装置及び半導体装置 | |
| CN109427969A (zh) | 具有多个热界面的相变存储器电极 | |
| EP1661142B1 (en) | Read bias scheme for phase change memories | |
| US7359227B2 (en) | Shared address lines for crosspoint memory | |
| US20070183189A1 (en) | Memory having nanotube transistor access device | |
| US11823741B2 (en) | PCRAM analog programming by a gradual reset cooling step | |
| JP5645778B2 (ja) | 情報記憶素子 | |
| JP3763131B2 (ja) | 相変化型情報記録媒体 | |
| Skúlason | Ultra-High Density Phase-Change Storage and Memory |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20140203 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20150130 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20160127 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20170201 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20180201 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20190129 Year of fee payment: 9 |