KR100983554B1 - 스위칭 회로, 신호 출력 디바이스 및 시험 장치 - Google Patents

스위칭 회로, 신호 출력 디바이스 및 시험 장치 Download PDF

Info

Publication number
KR100983554B1
KR100983554B1 KR1020080029281A KR20080029281A KR100983554B1 KR 100983554 B1 KR100983554 B1 KR 100983554B1 KR 1020080029281 A KR1020080029281 A KR 1020080029281A KR 20080029281 A KR20080029281 A KR 20080029281A KR 100983554 B1 KR100983554 B1 KR 100983554B1
Authority
KR
South Korea
Prior art keywords
voltage
switching
voltage side
switching circuit
control
Prior art date
Application number
KR1020080029281A
Other languages
English (en)
Other versions
KR20080088527A (ko
Inventor
세이지 아마누마
Original Assignee
가부시키가이샤 어드밴티스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 어드밴티스트 filed Critical 가부시키가이샤 어드밴티스트
Publication of KR20080088527A publication Critical patent/KR20080088527A/ko
Application granted granted Critical
Publication of KR100983554B1 publication Critical patent/KR100983554B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H03K17/62—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/04123—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/28—Modifications for introducing a time delay before switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/28—Modifications for introducing a time delay before switching
    • H03K17/284—Modifications for introducing a time delay before switching in field effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163—Soft switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6877—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the control circuit comprising active elements different from those used in the output circuit

Landscapes

  • Electronic Switches (AREA)
  • Power Conversion In General (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

제어 신호에 따라 제1 단자와 제2 단자 사이를 개방 또는 단락하는 스위칭 회로가 제공된다. 상기 스위칭 회로는 상기 제1 단자와 상기 제2 단자 사이에 직렬 연결되고, 각각이 제공된 제어 전압에 따라 개방 또는 단락되는 복수의 스위칭 디바이스, 및 대응하는 상기 스위칭 디바이스에 제공되며, 각각이 상기 제어 신호에 따라 제어 전압을 상기 대응하는 스위칭 디바이스에 제공하며, 서로 동기되어 상기 복수의 스위칭 디바이스를 단락 및 개방하는 복수의 제어 회로를 포함한다.
Figure R1020080029281
스위칭 회로, 신호 출력 디바이스, 시험 장치, FET, 피시험 디바이스

Description

스위칭 회로, 신호 출력 디바이스 및 시험 장치{SWITCHING CIRCUIT, SIGNAL OUTPUT DEVICE AND TEST APPARATUS}
관련 출원에 대한 교차 참조
본 특허 출원은 본 명세서에서 그 전문이 원용되는 2007년 3월 29일 출원된 일본 특허 출원 제2007-088110호의 우선권을 주장한다.
기술분야
본 발명은 스위칭 회로, 신호 출력 디바이스 및 시험 장치에 관한 것이다. 더욱 상세하게는, 본 발명은 제어 신호에 따라 제1 단자와 제2 단자 사이를 개방 또는 단락시키는 스위칭 회로 및 이 스위칭 회로를 이용한 신호 출력 디바이스와 시험 장치에 관한 것이다.
고압(예를 들어, 1000V)을 스위칭할 수 있는 높은 항복 전압을 갖는 FET가 알려져 있다. 이러한 FET를 이용한 스위칭 회로는 수백 볼트의 전압이 고속으로 인가되는 2개의 단자 사이를 스위칭한다. (예를 들어, "일본특허 공개공보 제2001-284097호 및 "Tamotsu Inaba, Foundation and Practice of Power MOSFET Application, CQ publication, November 1, 2004, p.146" 참조)
한편, FET에 의해 실현될 수 있는 항복 전압을 초과하는 전압(예를 들어, 2000V 이상)이 2개의 단자 사이에 인가되면, 스위칭은 기계식 계전기(relay) 또는 FET 대신에 더 높은 항복 전압을 갖는 유사한 것을 이용한 스위칭 회로에 의해 2개의 단자 사이에 수행된다. 그러나, 기계식 계전기는 FET에 비하여 매우 느린 스위칭을 갖는다. 따라서, 기계식 계전기를 이용한 스위칭 회로는 예를 들어 고전압을 스위칭하는 것이 필요한 신호 생성 장치 또는 이와 유사한 것과 같은 장치에서 이용될 수 있다.
따라서, 본 발명의 일부 양태의 목적은 전술한 문제점들을 해결할 수 있는 스위칭 회로, 신호 출력 디바이스, 및 시험 장치를 제공하는 것이다. 이 목적은 청구의 범위의 독립항에 기재된 특징의 조합에 의해 달성된다. 또한, 종속항은 본 발명의 또 다른 유리한 구체예를 규정한다.
상기 과제를 해결하기 위하여, 본 발명의 제1 양태에 따르면, 제어 신호에 따라 제1 단자 및 제2 단자 사이를 개방 또는 단락하는 예시적인 스위칭 회로가 제공된다. 상기 스위칭 회로는, 상기 제1 단자와 상기 제2 단자 사이에 직렬 연결되고, 각각이 제공된 제어 전압에 따라 개방 또는 단락되는 복수의 스위칭 디바이스; 및 대응하는 상기 스위칭 디바이스에 제공되며, 각각이 상기 제어 신호에 따라 제어 전압을 상기 대응하는 스위칭 디바이스에 제공하며, 서로 동기되어 상기 복수의 스위칭 디바이스를 단락 및 개방하는 복수의 제어 회로;를 포함한다. 상기 복수의 제어 회로는 상기 복수의 스위칭 디바이스에 대응하여 하나에 하나씩 제공될 수 있다.
본 발명의 제2 양태에 따르면, 논리값을 나타내는 입력 신호에 따라 출력 신호를 출력하는 예시적인 신호 출력 디바이스가 제공된다. 상기 신호 출력 디바이스는, 상기 출력 신호를 출력하는 출력 포트; 제1 제어 신호에 따라 고압측 기준 전압을 출력하는 고압측 기준 전압 생성 포트에 연결된 제1 단자와, 상기 출력 포 트에 연결된 제2 단자 사이를 개방 또는 단락하는 고압측 스위칭 회로; 제2 제어 신호에 따라 상기 출력 포트에 연결된 제1 단자와 상기 고압측 기준전압보다 더 낮은 저압측 기준 전압을 출력하는 저압측 기준 전압 생성 포트에 연결된 제2 단자 사이를 개방 또는 단락하는 저압측 스위칭 회로; 및 상기 저압측 스위칭 회로가 단락될 때 상기 고압측 스위칭 회로가 개방되게 하고, 상기 고압측 스위칭 회로가 단락될 때 상기 저압측 스위칭 회로가 개방되게 하는 입력 신호에 따라 상기 제1 제어 신호 및 상기 제2 제어 신호를 출력하는 제어부;를 포함하며, 상기 고압측 스위칭 회로 및 상기 저압측 스위칭 회로의 각각은, 상기 제1 단자와 상기 제2 단자 사이에 직렬 연결되고, 각각이 제공된 제어 전압에 따라 개방 또는 단락되는 복수의 스위칭 디바이스; 및 대응하는 상기 스위칭 디바이스에 제공되며, 각각이 상기 제어 신호에 따라 제어 전압을 상기 대응하는 스위칭 디바이스에 제공하며, 서로 동기되어 상기 복수의 스위칭 디바이스를 단락 및 개방하는 복수의 제어 회로;를 포함한다.
본 발명의 제3 양태에 따르면, 피시험 디바이스를 시험하는 예지적인 시험 장치가 제공된다. 상기 시험 신호는, 시험 신호에 따라 상기 피시험 디바이스에 출력 신호를 출력하는 신호 출력디바이스; 및 상기 출력 신호에 따라 상기 피시험 디바이스로부터 출력된 신호를 검출하여 검출 결과를 출력하는 검출부;를 포함하며, 상기 신호 출력 디바이스는, 상기 출력 신호를 출력하는 출력 포트; 제1 제어 신호에 따라 고압측 기준 전압을 출력하는 고압측 기준 전압 생성 포트에 연결된 제1 단자와, 상기 출력 포트에 연결된 제2 단자 사이를 개방 또는 단락하는 고압측 스위칭 회로; 제2 제어 신호에 따라 상기 출력 포트에 연결된 제1 단자와 상기 고압측 기준전압보다 더 낮은 저압측 기준 전압을 출력하는 저압측 기준 전압 생성 포트에 연결된 제2 단자 사이를 개방 또는 단락하는 저압측 스위칭 회로; 및 상기 저압측 스위칭 회로가 단락될 때 상기 고압측 스위칭 회로가 개방되게 하고, 상기 고압측 스위칭 회로가 단락될 때 상기 저압측 스위칭 회로가 개방되게 하는 입력 신호에 의해 나타나는 논리값에 따라 상기 제1 제어 신호 및 상기 제2 제어 신호를 출력하는 제어부;를 포함하며, 상기 고압측 스위칭 회로 및 상기 저압측 스위칭 회로의 각각은, 상기 제1 단자와 상기 제2 단자 사이에 직렬 연결되고, 각각이 제공된 제어 전압에 따라 개방 또는 단락되는 복수의 스위칭 디바이스; 및 대응하는 상기 스위칭 디바이스에 제공되며, 각각이 상기 제어 신호에 따라 제어 전압을 상기 대응하는 스위칭 디바이스에 제공하며, 서로 동기되어 상기 복수의 스위칭 디바이스를 단락 및 개방하는 복수의 제어 회로;를 포함한다.
또한, 상기 발명의 개요는 본 발명이 필요로 하는 특징의 모두를 열거한 것이 아니며, 이들 특징군의 서브 콤비네이션도 또한 발명이 될 수 있다.
본 발명의 실시예에 따르면, 전계 효과 트랜지스터와 같은 고속이면서 저가의 스위칭 디바이스를 이용하여 고압을 스위칭할 수 있는 효과가 있다.
또한, 본 발명의 다른 실시예에 따르면, 낮은 항복 전압을 갖는 스위칭 디바이스를 이용하여 높은 전압 스윙을 갖는 출력 신호를 출력할 수 있는 효과가 있다.
본 발명의 실시예들이 본 발명의 범위를 제한하도록 의도되지 않고 본 발명에 대한 예를 보여주는 바람직한 실시예를 바탕으로 설명된다. 실시예들에 대하여 설명된 특징 및 조합의 모두가 본 발명에 필수적인 것은 아니다.
도 1은 본 발명의 실시예에 따른 신호 출력 디바이스(10)의 구성을 기준 전압 생성부(100)와 함께 도시한다. 신호 출력 디바이스(10)는 외부로부터 논리값을 나타내는 입력 신호를 입력하고 입력 신호에 따라 출력 신호를 출력한다.
신호 출력 디바이스(10)에는 외부에서 제공된 기준 전압 생성부(100)로부터 출력된 고압측 기준 전압(VH)과 저압측 기준 전압(VL)이 공급된다. 기준 전압 생성부(100)는 고압측 기준 전압 생성 포트(102)로부터 고압측 기준 전압(VH)을 출력하고 저압측 기준 전압 생성 포트(104)로부터 고압측 기준 전압(VH)보다 낮은 저압측 기준 전압(VL)을 출력한다. 일례로, 신호 출력 디바이스(10)는 대략 2000V의 전압차를 갖는 고압측 기준 전압(VH) 및 저압측 기준 전압(VL)을 출력한다. 본 실시예에서, 신호 출력 디바이스(10)는 입력 신호의 논리(예를 들어, 하이 논리 또는 로우 논리)에 따라 고압측 기준 전압(VH) 또는 저압측 기준 전압(VL)을 출력한다.
신호 출력 디바이스(10)는 출력 포트(12), 고압측 스위칭 회로(14), 저압측 스위칭 회로(16), 제어부(18) 및 동작 전압원(20)을 포함한다. 출력 포트(12)는 출력 신호를 외부로 출력한다. 본 실시예에서, 출력 포트(12)의 전위는 입력 신호의 논리에 따라 고압측 기준 전압(VH) 또는 저압측 기준 전압(VL)으로 스위칭된다.
고압측 스위칭 회로(14) 및 저압측 스위칭 회로(16)는 제어 신호에 따라 제1 단자(22)와 제2 단자(24) 사이를 개방 또는 단락한다. 더욱 상세하게는, 고압측 스위칭 회로(14)는 제1 제어 신호에 따라 고압측 기준 전압 생성 포트(102)에 연결된 제1 단자와 출력 포트(12)에 연결된 제2 단자(24) 사이를 개방 또는 단락한다. 저압측 스위칭 회로(16)는 제2 제어 신호에 따라 출력 포트(12)에 연결된 제1 단자와 저압측 기준 전압 생성 포트(104)에 연결된 제2 단자(24) 사이를 개방 또는 단락한다.
고압측 스위칭 회로(14) 및 저압측 스위칭 회로(16) 각각은 복수의 스위칭 디바이스(30)와 복수의 제어 회로(32) 및 복수의 저항기(34)를 포함한다. 일례로, 고압측 스위칭 회로(14) 및 저압측 스위칭 회로(16)는 2개의 스위칭 디바이스(30-1 및 30-2, 이하, 총칭하여 '30'이라 한다), 2개의 제어 회로(32-1 및 32-2, 이하, 총칭하여 '32'이라 한다), 및 2개의 저항기(34-1 및 34-2, 이하, 총칭하여 '34'이라 한다)를 가질 수 있다.
복수의 스위칭 디바이스(30)는 제1 단자(22)와 제2 단자(24) 사이에서 직렬로 연결된다. 복수의 스위칭 디바이스(30) 각각은 주어진 제어 전압에 따라 개방 또는 단락된다. 복수의 스위칭 디바이스(30)의 항복 전압의 합이 고압측 기준 전압(VH)과 저압측 기준 전압(VL) 사이의 전위차보다 더 큰 것을 조건으로, 복수의 스위칭 디바이스(30) 각각의 항복 전압은 예를 들어 고압측 기준 전압(VH)과 저압측 기준 전압(VL) 사이의 전위차보다 더 작을 수 있다.
복수의 제어 회로(32)가 복수의 스위칭 디바이스(30)에 대응하여 하나에 하나씩 제공된다. 예를 들어, 제1 제어 회로(32-1)는 제1 스위칭 디바이스(30-1)에 대응하여 제공되며, 제2 제어 회로(32-2)는 제2 스위칭 디바이스(30-2)에 대응하여 제공된다. 복수의 제어 회로(32) 각각은 고압측 스위칭 회로(14)에 입력된 제어 신호에 따른 제어 전압을 대응하는 스위칭 디바이스(30)에 공급한다. 더욱 상세하게는, 고압측 스위칭 회로(14)의 복수의 제어 회로(32) 각각은 제1 제어 신호에 따른 제어 전압을 대응하는 스위칭 디바이스(30)에 공급한다. 저압측 스위칭 회로(16)의 복수의 제어 회로(32) 각각은 제2 제어 신호에 따른 제어 전압을 대응하는 스위칭 디바이스(30)에 공급한다.
그 다음, 복수의 제어 회로(32)는 서로 동기되어 복수의 스위칭 디바이스(30)를 개방 및 단락한다. 예를 들어, 복수의 제어 회로(32)는 복수의 스위칭 디바이스(30)가 동시에 개방되거나 동시에 단락되게 제1 단자(22)와 제2 단자(24) 사이에 모두 직렬로 연결되도록 한다. 이에 따라, 복수의 스위칭 디바이스(30)의 저항값은 단락 상태에서 개방 상태로의 전이 동안 0에서 무한대로 동기되어 변경된다. 또한, 복수의 스위칭 디바이스(30)의 저항값은 개방 상태에서 단락 상태로의 전이 동안 무한대에서 0으로 동기되어 변경된다.
그 결과, 복수의 스위칭 디바이스(30)의 상호 저항값은 스위칭 상태를 전이하는 동안 일반적으로 동일하다. 따라서, 복수의 스위칭 디바이스(30) 각각은 스위칭 상태를 전이하는 동안 제1 단자(22)와 제2 단자(24) 사이에 인가된 전압을 스위칭 디바이스(30)의 개수로 나누어 얻어진 동일한 전압이 공급된다. 다른 말로 하면, 복수의 제어 회로(32)는 스위칭 상태를 전이하는 동안 복수의 스위칭 디바이스(30) 중 임의의 하나에 과전압을 인가하는 것이 가능하지 않게 할 수 있다.
복수의 저항기(34)는 복수의 스위칭 디바이스(30)에 대응하여 하나에 하나씩 제공된다. 예를 들어, 제1 저항기(34-1)는 제1 스위칭 디바이스(30-1)에 대응하여 제공되고, 제2 저항기(34-2)는 제2 스위칭 디바이스(30-2)에 대응하여 제공된다. 복수의 저항기(34) 각각은 대응하는 스위칭 디바이스(30)와 병렬로 연결된다. 그 다음, 복수의 저항기(34)의 상호 저항값은 실질적으로 동일하다.
복수의 저항기(34)에 따라, 복수의 스위칭 디바이스(30)가 단락 상태에서 개방 상태로 전이한 후의 안정된 개방 상태에서, 제1 단자(22)와 제2 단자(24) 사이에 인가된 전압을 저항기(34)의 개수로 나누어 얻어진 동일한 전압이 복수의 스위칭 디바이스(30) 각각에 인가될 수 있다. 다른 말로 하면, 복수의 저항기(34)는 안정된 개방 상태에서 복수의 스위칭 디바이스(30) 중 임의의 하나에 과전압을 인가하는 것이 가능하지 않게 할 수 있다.
전술한 바와 같이, 고압측 스위칭 회로(14) 및 저압측 스위칭 회로(14)에서, 개방 상태에서 제1 단자(22)와 제2 단자(24) 사이에 인가된 전압을 스위칭 디바이스(30)의 개수로 나누어 얻어진 동일한 전압을 제1 단자(22)와 제2 단자(24) 사이에 직렬로 연결된 복수의 스위칭 디바이스(30)에 인가한다. 따라서, 고압측 스위칭 회로(14)와 저압측 스위칭 회로(16)는 개방 상태에서 제1 단자(22)와 제2 단자(24) 사이에 인가된 전압보다 더 낮은 항복 전압을 갖는 스위칭 디바이스(30)를 이용하여 제1 단자(22)와 제2 단자(24) 사이를 스위칭 할 수 있다.
예를 들어, 고압측 스위칭 회로(14)와 저압측 스위칭 회로(16)는 고압측 기준 전압(VH)과 저압측 기준 전압(VL) 사이에 생성된 전압차(예를 들어, 2000V)보다 더 작은 항복 전압(예를 들어, 1000V)을 갖는 스위칭 디바이스(30)를 이용하여 제1 단자(22)와 제2 단자(24) 사이를 스위칭할 수 있다. 이에 따라, 예를 들어, 고압측 스위칭 회로(14)와 저압측 스위칭 회로(16)는 전계 효과 트랜지스터와 같은 고속이면서 저가의 스위칭 디바이스(30)를 이용하여 고압을 스위칭할 수 있다.
제어부(18)는 입력 신호의 논리값에 따라 제1 제어 신호와 제2 제어 신호를 출력한다. 더욱 상세하게는, 제어부(18)는 저압측 스위칭 회로(16)가 단락될 때 고압측 스위칭 회로(14)를 개방하고 고압측 스위칭 회로(14)가 단락될 때 저압측 스위칭 회로(16)를 개방하는 제1 및 제2 제어 신호를 출력한다. 이에 따라, 고압측 스위칭 회로(14)와 저압측 스위칭 회로(16)는 서로에 대하여 반대로 동작하는 스위칭 상태를 갖는다.
또한, 제어부(18)는, 예를 들어, 저압측 스위칭 회로(16)가 단락되고 고압측 스위칭 회로(16)가 개방되는 상태로부터 저압측 스위칭 회로(16)가 개방되고 고압측 스위칭 회로(16)가 단락되는 상태로의 상태 전이가 수행될 때, 저압측 스위칭 회로(16)가 개방되고 고압측 스위칭 회로(14)가 개방되는 상태로 만드는 제1 및 제2 제어 신호를 출력할 수 있다. 더하여, 일례로, 제어부(18)는 저압측 스위칭 회로(16)가 개방되고 고압측 스위칭 회로(14)가 단락되는 상태로부터 저압측 스위칭 회로(16)가 단락되고 고압측 스위칭 회로(14)가 개방되는 상태로의 상태 전이가 수 행될 때, 저압측 스위칭 회로(16)가 개방되고 고압측 스위칭 회로(14)가 개방되는 상태로 만드는 제1 및 제2 제어 신호를 출력할 수 있다. 이에 따라, 제어부(18)에 따르면, 저압측 스위칭 회로(16)와 고압측 스위칭 회로(14) 사이의 스위칭 동작에서 편차가 발생하더라도, 저압측 스위칭 회로(16)와 고압측 스위칭 회로(14) 모두가 동시에 단락되는 상태를 제거하는 것이 가능하다.
동작 전압원(20)은 동작 전압을 생산하며, 그 전압을 고압측 스위칭 회로(14)와 저압측 스위칭 회로(16) 내의 제어 회로(32)에 공급한다. 고압측 스위칭 회로(14)와 저압측 스위칭 회로(16) 내의 제어 회로(32)는 동작 전압원(20)으로부터 공급된 동작 전압을 전원으로 이용하여 동작한다.
이러한 구성을 갖는 신호 출력 디바이스(10)에 따르면, 고압측 기준 전압 생성 포트(102)와 출력 포트(12) 사이를 개방 또는 단락하는 고압측 회로(14)와 저압측 기준 전압 생성 포트(104)와 출력 포트(12) 사이를 개방 또는 단락하는 저압측 회로(16)는 입력 신호에 따라 서로에 대하여 반대로 동작하는 스위칭 상태를 갖는다. 이에 따라, 신호 출력 디바이스(10)는 입력 포트(12)로부터의 입력 신호의 논리값(예를 들어, 하이 논리 또는 로우 논리)에 따라 고압측 기준 전압(VH) 또는 저압측 기준 전압(VL)으로 변경되는 출력 신호를 출력할 수 있다.
또한, 출력 신호 디바이스(10)는 고압측 스위칭 회로(14)와 저압측 스위칭 회로(16)를 이용하여 고압측 기준 전압 생성 포트(102)와 출력 포트(12) 사이 및 저압측 기준 전압 생성 포트(104)와 출력 포트(12) 사이를 개방 또는 단락한다. 이에 따라, 신호 출력 디바이스(10)는 고압측 스위칭 회로(14)와 저압측 스위칭 회로(16) 내의 스위칭 디바이스(30)의 항복 전압보다 더 큰 전압 스윙을 갖는 출력 신호를 출력할 수 있다. 예를 들어, 신호 출력 디바이스(10)는, 예를 들어, 1000V 이하여 항복 전압을 갖는 스위칭 디바이스(30)를 이용하여 고압측 스위칭 스위칭 회로(14) 및 저압측 스위칭 회로(16)에 의해 예를 들어 대략 2000V의 전압 스윙을 갖는 출력 신호를 출력할 수 있다.
도 2는 고압측 스위칭 회로(14) 내의 복수의 제어 회로(32) 사이에 스큐가 없을 때 도 1에 도시된 출력 포트(12)와 지점 A에서의 전위 변화를 도시한다. 도 3은 고압측 스위칭 회로(14) 내의 복수의 제어 회로(32) 사이에 스큐가 없을 때 저압측 스위칭 회로(16)의 출력 포트(12)와 B 지점에서의 전위 변화를 도시한다. 또한, 도 1에 도시된 지점 A는 고압측 스위칭 회로(14)가 2개의 스위칭 디바이스(30)(제1 스위칭 디바이스(30-1) 및 제2 스위칭 디바이스(30-2))를 가질 때 고압측 스위칭 회로(14) 내에서의 제1 스위칭 디바이스(30-1)와 제2 스위칭 디바이스(30-2)의 접속점을 나타낸다. 도 1에 도시된 지점 B는 저압측 스위칭 회로(16)가 2개의 스위칭 디바이스(30)(제1 스위칭 디바이스(30-1) 및 제2 스위칭 디바이스(30-2))를 가질 때 저압측 스위칭 회로(16) 내에서의 제1 스위칭 디바이스(30-1)와 제2 스위칭 디바이스(30-2)의 접속점을 나타낸다.
도 2에 도시된 바와 같이, 출력 포트(12)의 전위는 고압측 스위칭 회로(14)의 개방 상태(시간 t1 이전 및 시간 t4 이후)에서 저압측 기준 전압(VL)이 되며, 고 압측 스위칭 회로(14)의 단락 상태(시간 t2부터 시간 t3까지)에서 고압측 기준 전압(VH)이 된다. 더욱이, 고압측 스위칭 회로(14)가 개방 상태에서 단락 상태로 전이하는 동안(시간 t1부터 시간 t2까지) 출력 포트(12)의 전위는 저압측 기준 전압(VL)으로부터 고압측 기준 전압(VH)으로 실질적으로 선형으로 변한다. 고압측 스위칭 회로(14)가 단락 상태에서 개방 상태로 전이하는 동안(시간 t3부터 시간 t4까지) 출력 포트(12)의 전위는 고압측 기준 전압(VH)으로부터 저압측 기준 전압(VL)으로 실질적으로 선형으로 변한다.
또한, 지점 A의 전위는 고압측 스위칭 회로(14)의 개방 상태(시간 t1 이전 및 시간 t4 이후) 및 고압측 스위칭 회로(14)의 단락 상태(시간 t1 이전 및 시간 t4 이후)에서 저압측 기준 전압(VL)과 고압측 기준 전압(VH) 사이의 중간 전위(VM)가 된다. 또한, 지점 A의 전위는 고압측 스위칭 회로(14)가 개방 상태에서 단락 상태로 전이하는 동안(시간 t1부터 시간 t2까지) 중간 전위(VM)로부터 고압측 기준 전압(VH)으로 실질적으로 선형으로 변한다. 지점 A의 전위는 고압측 스위칭 회로(14)가 단락 상태에서 개방 상태로 전이하는 동안(시간 t3부터 시간 t4까지) 고압측 기준 전압(VH)로부터 중간 전위(VM)로 실질적으로 선형으로 변한다.
도 3에 도시된 바와 같이, 출력 포트(12)의 전위는 저압측 스위칭 회로(16)의 개방 상태(시간 t3 이전 및 시간 t6 이후)에서 고압측 기준 전압(VH)이 되며, 저압측 스위칭 회로(16)의 단락 상태(시간 t4부터 시간 t5까지)에서 저압측 기준 전 압(VL)이 된다. 더욱이, 저압측 스위칭 회로(16)가 개방 상태에서 단락 상태로 전이하는 동안(시간 t3부터 시간 t4까지) 출력 포트(12)의 전위는 고압측 기준 전압(VH)으로부터 저압측 기준 전압(VL)으로 실질적으로 선형으로 변한다. 저압측 스위칭 회로(16)가 단락 상태에서 개방 상태로 전이하는 동안(시간 t5부터 시간 t6까지) 출력 포트(12)의 전위는 저압측 기준 전압(VL)으로부터 고압측 기준 전압(VH)으로 실질적으로 선형으로 변한다.
또한, 지점 B의 전위는 저압측 스위칭 회로(16)의 개방 상태(시간 t3 이전 및 시간 t6 이후)에서 중간 전위(VM)가 되며, 저압측 스위칭 회로(14)의 단락 상태(시간 t4부터 시간 t5까지)에서 저압측 기준 전압(VL)이 된다. 또한, 지점 B의 전위는 저압측 스위칭 회로(16)가 개방 상태에서 단락 상태로 전이하는 동안(시간 t3부터 시간 t4까지) 중간 전위(VM)로부터 저압측 기준 전압(VL)으로 실질적으로 선형으로 변한다. 지점 B의 전위는 저압측 스위칭 회로(16)가 단락 상태에서 개방 상태로 전이하는 동안(시간 t5부터 시간 t6까지) 저압측 기준 전압(VL)로부터 중간 전위(VM)로 실질적으로 선형으로 변한다.
여기서, 고압측 스위칭 회로(14) 및 저압측 스위칭 회로(16) 내의 복수의 제어 회로(32) 각각은 입력 제어 신호의 논리값을 변경할 때부터 대응하는 스위칭 디바이스(30)에 사후 변동 제어 신호에 따라 제어 전압을 제공할 때까지의 미리 정해진 지연 시간을 갖는다. 도 2 및 도 3에 도시된 바와 같이 복수의 스위칭 디바이 스(30)에서의 복수의 제어 회로(32) 사이의 지연시간의 편차(스큐)가 없을 때, 주어진 제어 전압의 변동으로부터의 스위칭 상태의 전이의 완료까지의 스위칭 시간(스위칭 상태의 전이 구간)은 서로에 대하여 동기된다.
복수의 스위칭 디바이스(30)에서, 스위칭 상태를 전이하는 동안 저항값은 스위칭 시간이 서로에 대하여 동기될 때 유사하게 변한다. 다른 말로 하며, 복수의 스위칭 디바이스(30)에서, 스위칭 시간이 서로에 대하여 동기될 때 임의의 타이밍에서의 저항값은 서로 동일해진다. 따라서, 복수의 제어 회로(32) 사이에 스큐가 없는 경우에, 복수의 스위칭 디바이스(30) 각각은 스위칭 상태를 전이하는 동안 고압측 기준 전압(VH)과 저압측 기준 전압(VL) 사이의 전위차를 스위칭 디바이스(30)의 개수로 나누어 얻어진 동일한 전압이 공급된다. 다른 말로 하면, 복수의 제어 회로(32)는 상호 스큐를 제거함으로써 스위칭 상태를 전이하는 동안 복수의 스위칭 디바이스(30) 중 어떠한 것에도 과전압을 인가하지 않는 것을 가능하게 할 수 있다.
도 4는 고압측 스위칭 회로(14) 내의 복수의 제어 회로(32) 사이에 스큐가 있을 때 도 1에 도시된 출력 포트(12)와 지점 A에서의 전위 변화를 도시한다. 도 5는 고압측 스위칭 회로(14) 내의 복수의 제어 회로(32) 사이에 스큐가 있을 때 저압측 스위칭 회로(16)의 출력 포트(12)와 B 지점에서의 전위 변화를 도시한다.
한편, 도 4 및 도 5에 도시된 바와 같이 복수의 스위칭 디바이스(30) 내의 복수의 제어 회로(32) 사이에 스큐가 있을 때, 주어진 제어 전압의 변동으로부터의 스위칭 상태의 전이의 완료까지의 스위칭 시간은 서로에 대하여 편차를 갖는다. 복수의 스위칭 디바이스(30)에서, 상호 스위칭 시간에 편차가 있는 경우에는 스위칭 상태를 전이하는 동안 동일한 타이밍에서의 저항값은 상이하다. 동일한 타이밍에서의 저항값 사이의 편차가 큰 경우에, 과전압이 스위칭 디바이스(30)의 중 어느 하나에 인가된다. 특히, 복수의 제어 회로(32) 사이의 스큐가 스위칭 디바이스(30)의 스위칭 시간보다 더 작다면, 스위칭 디바이스(30) 중 하나가 단락되는 상태에서 다른 스위칭 디바이스(30)는 완전히 개방된다.
따라서, 고압측 스위칭 회로(14) 및 저압측 스위칭 회로(16) 내의 복수의 제어 회로(32) 각각에서, 제어 신호의 변동으로부터 대응하는 스위칭 디바이스로의 사후 변동 제어 신호에 따라 제어 전압을 제공할 때까지의 지연 시간은 스위칭 디바이스에 제공된 제어 전압의 변동으로부터 제어 전압의 이러한 변동에 따라 스위칭 디바이스의 스위칭 상태 전이를 완료할 때까지의 스위칭 시간보더 더 짧다. 이에 따라, 적어도 하나의 스위칭 디바이스(30)가 단락되는 경우에 다른 스위칭 디바이스(30)가 완전히 개방된 상태가 제거될 수 있기 때문에 복수의 제어 회로(32)는 하나의 스위칭 디바이스(30)에 과전압이 인가되는 것을 방지할 수 있다.
도 6은 고압측 스위칭 회로(14)와 저압측 스위칭 회로(16) 내에 포함된 제어 회로(32)의 구성을 스위칭 디바이스(30)와 저항기(34)와 함께 도시한다. 일례로, 복수의 스위칭 디바이스(30) 각각은 서로 직렬로 연결된 복수의 스위칭 디바이스 일 수 있으며, 이 직렬 연결은 트랜지스터에 드레인과 소스 상에 수행된다. 또한, 도 6에서, 스위칭 디바이스(30)는 아래에서 FET(30)로 불린다.
일례로, 복수의 제어 회로(32) 각각은 구동부(46), 신호 절연부(44), 절연 전압 생성부(42)를 포함할 수 있다. 구동부(46)는 동작 전압원(20)으로부터 공급된 동작 전압에 근거하여 동작 전압원(20)으로부터 절연된 제1 구동 전압(VD)과 제2 구동 전압(VS)을 생성한다. 구동부(46)는 제1 구동 전압(VD)과 제2 구동 전압(VS) 사이의 기준 구동 전압(VG)을 더 생성한다. 일례로, 구동부(46)는 동작 전압원(20)으로부터 공급된 +5V의 동작 전압에 근거하여 기준 구동 전압(VG)(예를 들어, 0V), 제1 구동 전압(VD)(예를 들어, +15V), 및 제2 구동 전압(VS)(예를 들어, -5V)를 생성할 수 있다. 이러한 구동부(46)는 예를 들어 1000V 이상의 고압이 표준으로 0V를 이용하여 생성된 구동 전압에 근거하여 인가되는 FET(30)를 스위칭하기 위한 구동 전압을 생성한다.
신호 절연부(44)는 제어부(18)로부터 입력된 제어 신호 입력를 절연하고, 절연된 신호를 절연 전압 생성부(42)에 공급한다. 다른 말로 하면, 신호 절연부(44)는 제어 신호를 출력하는 회로인 제어부(18)로부터 절연 전압 생성부(42)를 절연한다. 일례로, 신호 절연부(44)는 포토 커플러일 수 있다. 이러한 신호 절연부(44)는 예를 들어 1000V 이상의 고압이 인가되는 FET(30)를 구동하기 위하여, 기준으로 0V를 이용하여 동작하는 제어부(18)로부터 출력된 제어 신호를 절연 전압 생성부(42)에 공급할 수 있다.
절연 전압 생성부(42)는 제1 구동 전압(VD) 또는 제2 구동 전압(VS)을 제어 신호에 따른 제어 전압으로 스위칭 디바이스에 공급한다. 일례로, FET(30)를 온할 때(드레인과 소스 사이를 단락시킴), 절연 전압 생성부(42)는 이 FET(30)의 게이트에 제1 구동 전압(VD)을 인가하고, 그 소스에 기준 구동 전압(VG)을 공급한다. 또한, 일례로, FET(30)를 오프할 때(드레인과 소스 사이를 개방시킴), 절연 전압 생성부(42)는 이 FET(30)의 게이트에 제2 구동 전압(VS)을 인가하고, 그 소스에 기준 구동 전압(VG)을 공급한다.
또한, 절연 전압 생성부(42)는 제1 구동 전압(VD)으로부터 제2 구동 전압(VS)으로의 제어 전압의 변동이 FET(30)의 스위칭 시간보다 더 짧은 고속의 구동 회로일 수 있다. 이에 따르면, 절연 전압 생성부(42)는 복수의 제어 회로(32) 사이의 스큐를 감소시킬 수 있다.
일례로, 절연 전압 생성부(42)는 제1 내부 구동부 스위치(52), 제2 내부 구동부 스위치(54), 제1 커패시터(56) 및 제2 커패시터(58)를 포함한다. 제1 내부 구동부 스위치(52)는 제어 신호에 따라 구동부(46)의 제1 구동 전압(VD)의 출력 포트와, 대응하는 FET(30)의 게이트를 연결한다. 제2 내부 구동부 스위치(54)는 제1 내부 구동부 스위치(52)가 연결 상태에 있을 때 구동부(46)의 제2 구동 전압(VS)의 출력 포트와, 대응하는 FET(30)의 게이트를 개방하고, 제1 내부 구동부 스위치(52)가 개방 상태에 있을 때 구동부(46)의 제2 구동 전압(VS)의 출력 포트와, 대응하는 FET(30)의 게이트를 연결한다.
일례로, 제1 내부 구동부 스위치(52)는 베이스가 신호 절연부(44)의 출력 포트에 연결되고, 콜렉터가 제1 구동 전압(VD)의 출력 포트에 연결되고, 이미터가 정밀한 저항기(60)를 통해 대응하는 FET(30)의 게이트에 연결된 npn형 트랜지스터일 수 있다. 일례로, 제2 내부 구동부 스위치(54)는 베이스가 신호 절연부(44)의 출력 포트에 연결되고, 콜렉터가 제2 구동 전압(VS)의 출력 포트에 연결되고, 이미터가 정밀한 저항기(60)를 통해 대응하는 FET(30)의 게이트에 연결된 pnp형 트랜지스터일 수 있다.
제1 커패시터(56)가 구동부(46)의 제1 구동 전압(VD)의 출력 포트와 대응하는 FET(30)의 소스 사이에 제공된다. 제2 커패시터(58)가 구동부(46)의 출력 포트와 제2 구동 전압(VS)과 대응하는 FET(30)의 소스 사이에 제공된다. 또한, 절연 전압 생성부(42)는 대응하는 FET(30)의 소스를 구동부(46) 내의 기준 구동 전압(VG)의 출력 포트에 연결한다.
이러한 절연 전압 생성부(42)는 제어 신호에 따라 제1 내부 구동부 스위치(52)가 온되고 제2 내부 구동부 스위치(54)가 오프되는 상태와 제1 내부 구동부 스위치(52)가 오프되고 제2 내부 구동부 스위치(54)가 온되는 상태를 번갈아 스위칭한다. 제1 내부 구동부 스위치(52)가 온되고 제2 내부 구동부 스위치(54)가 오프되는 상태의 경우, 절연 전압 생성부(42)는 제1 구동 전압(VD)을 대응하는 FET(30)의 게이트에 인가하고 기준 구동 전압(VG)을 그 소스에 인가한다. 따라서, 절연 전압 생성부(42)는 제어 신호에 따라 대응하는 FET(30)를 온이 되게 할 수 있다. 또한, 제1 내부 구동부 스위치(52)가 오프되고 제2 내부 구동부 스위치(54)가 온되는 상태의 경우, 절연 전압 생성부(42)는 제2 구동 전압(VS)을 대응하는 FET(30)의 게이트에 인가하고 기준 구동 전압(VG)을 그 소스에 인가한다. 따라서, 절연 전압 생성부(42)는 제어 신호에 따라 대응하는 FET(30)를 오프가 되게 할 수 있다.
또한, 제1 내부 구동부 스위치(52)가 온되고 제2 내부 구동부 스위치(54)가 오프되는 상태에서 제1 내부 구동부 스위치(52)가 오프되고 제2 내부 구동부 스위치(54)가 온되는 상태로의 전이가 수행되는 경우에, 제1 커패시터가 교류를 통과시킨다. 따라서, 제1 내부 구동부 스위치(52)가 오프되고 제2 내부 구동부 스위치(54)가 온되는 상태로 전이가 수행된 직후에, 절연 전압 생성부(42)는 제1 구동 전압(VD)(예를 들어, +15V)을 대응하는 FET(30)의 소스에 즉시 인가한다. 반대로, 제1 내부 구동부 스위치(52)가 오프되고 제2 내부 구동부 스위치(54)가 온되는 상태에서 제1 내부 구동부 스위치(52)가 온되고 제2 내부 구동부 스위치(54)가 오프되는 상태로의 전이가 수행되는 경우에, 제2 커패시터가 교류를 통과시킨다. 따라서, 제1 내부 구동부 스위치(52)가 온되고 제2 내부 구동부 스위치(54)가 오프되는 상태로 전이가 수행된 직후에, 절연 전압 생성부(42)는 제2 구동 전압(VS)(예를 들어, -5V)을 대응하는 FET(30)의 소스에 즉시 인가한다.
그 결과, 절연 전압 생성부(42)는 FET(30)를 정상 시간(normal time)에서 스위칭하는 순간에서의 게이트와 소스 사이의 전압보다 더 큰 전압을 인가할 수 있다. 따라서, 절연 전압 생성부(42)는 대응하는 FET(30)를 더 빠른 속도로 스위칭할 수 있다.
도 7은 본 발명의 다른 실시예에 따른 신호 출력 디바이스(10)의 구성을 기준 전압 생성부(100)와 함께 도시한다. 본 실시예에 따른 신호 출력 디바이스(10)가 도 1에 도시된 동일한 도면 부호를 갖는 구성 요소와 실질적으로 동일한 구성과 기능을 갖기 때문에, 이에 대한 설명은 다음의 차이점을 제외하고는 생략한다.
신호 출력 디바이스(10)는 펄스 폭 변조부(72)와 로우 패스 필터(74)를 더 포함한다. 펄스 폭 변조부(72)는 주어진 입력값을 펄스 폭 변조함으로써 얻어진 입력 신호를 출력한다. 로우 패스 필터(74)는 출력 포트(12)의 전압을 로우 패스 필터링하여 얻어진 신호를 출력 신호로서 외부로 출력한다. 이러한 실시예에 따른 신호 출력 디바이스(10)는 스위칭 디바이스(30)의 항복 전압보다 더 큰 전압 스윙을 갖는 임의의 파형을 갖는 출력 신호를 출력할 수 있다.
도 8은 본 발명의 실시예에 따른 시험 장치(200)의 구성을 피시험 디바이스(300)와 함께 도시한다. 또한, 도 8의 구성 요소가 도 1 내지 도 7에 도시된 동일한 도면 부호를 갖는 구성 요소와 실질적으로 동일한 구성과 기능을 갖기 때문에, 이에 대한 설명은 다음의 차이점을 제외하고는 생략한다.
시험 장치(200)는 피시험 디바이스(300)를 시험한다. 일례로, 피시험 디바이스(300)는 고압측 논리 회로(310)와 저압측 논리 회로(320)를 가질 수 있다. 고압측 논리 회로(310)와 저압측 논리 회로(320)는 상이한 전위를 기준으로 이용하여 동작된다. 본 실시예에서, 저압측 논리 회로(320)는 고압측 논리 회로(310)에 비하여 상대적으로 낮은 기준 전위를 갖는다. 예를 들어, 고압측 논리 회로(310)는 2000V를 표준으로 이용하여 동작하고, 저압측 논리 회로(320)는 0V를 표준으로 이용하여 동작한다. 본 실시예에서, 저압측 논리 회로(320)는 시험 장치(200)에 포함된 회로의 기준 전위와 동일한 기준 전위에서 동작한다.
시험 장치(200)는 기준 전압 생성부(100), 시험 신호 생성부(212), 신호 출력 디바이스(10), 고압측 전원부(214), 저압측 전원부(216), 고압측 검출부(218), 저압측 전원부(220), 및 판단부(222)를 포함한다. 기준 전압 생성부(100)는 도 1에 도시된 기준 전압 생성부(100)와 실질적으로 동일한 구성과 기능을 갖는다. 저압측 기준 전압 생성 포트(104)는 시험 장치(200)의 접지 단자에 연결되며, 또한, 저압측 논리 회로(320)의 싱크측 전원 단자(Vss)와 피시험 디바이스(300)의 기준 전위 단자(Com)에 연결된다. 이에 따르면, 저압측 논리 회로(320)는 표준으로 시험 장치(200)의 접지 전위를 이용하여 동작한다.
시험 신호 생성부(212)는 피시험 디바이스(300)에 공급된 출력 신호의 파형을 특정하는 시험 신호를 생성한다. 일례로, 시험 신호 생성부(212)는 고압측 논리 회로(310)의 기준 전위로서 주어진 출력 신호의 파형을 특정하는 시험 신호를 생성한다.
신호 출력 디바이스(10)는 시험 신호에 따라 피시험 디바이스(300)에 출력 신호를 출력한다. 신호 출력 디바이스(10)가 도 1 또는 도 7에 도시된 신호 출력 디바이스(10)와 유사한 구성과 기능을 갖기 때문에, 이에 대한 설명은 다음의 차이 점을 제외하고는 생략된다. 일례로, 신호 출력 디바이스(10)는 고압측 논리 회로(310)의 싱크측 전원 단자(VS)에 출력 신호를 공급한다. 이에 따라, 고압측 논리 회로(310)는 신호 출력 디바이스(10)로부터 출력된 출력 신호의 전위를 표준으로 이용하여 동작할 수 있다.
고압측 전원부(214)는 신호 출력 디바이스(10)로부터 출력된 출력 신호의 전위를 표준으로 이용하여 고압측 논리 회로(310)를 구동하기 위한 전원 전압을 생성한다. 고압측 전원부(214)는 예를 들어, +15V의 전압을 전원 전압으로 생성한다. 본 실시예에서, 고압측 전원부(214)는 고압측 논리 회로(310)의 소스측 전원 단자(Vb)에 생성된 전원 전압을 인가한다.
저압측 전원부(216)는 기준 전압 생성부(100)로부터 출력된 저압측 기준 전압(VL)의 전위를 표준으로 이용하여 저압측 논리 회로(320)를 구동하기 위한 전원 전압을 생성한다. 저압측 전원부(216)는 예를 들어, +15V의 전압을 전원 전압으로 생성한다. 본 실시예에서, 저압측 전원부(216)는 저압측 논리 회로(320)의 소스측 전원 단자(Vdd)에 생성된 전원 전압을 인가한다.
고압측 검출부(218)는 출력 신호에 따라 피시험 디바이스(300)의 고압측 논리 회로(310)로부터 출력된 신호를 검출하고 검출 결과를 출력한다. 고압측 검출부(218)는 본 발명에 따른 검출부의 예이다. 저압측 검출부(220)는 출력 신호에 따라 피시험 디바이스(300)의 저압측 논리 회로(320)로부터 출력된 신호를 검출하고 검출 결과를 출력한다. 저압측 검출부(220)는 본 발명에 따른 검출부의 예이 다.
판단부(222)는 고압측 검출부(218) 및 저압측 검출부(220)의 적어도 하나에 의해 검출된 검출 결과에 근거하여 피시험 디바이스(300)가 정상적으로 동작하는지 여부를 판단한다. 다른 말로 하면, 검출부(220)는 출력 신호에 따라 피시험 디바이스(300)로부터 출력된 동작 결과가 정상인지 여부를 판단한다.
전술한 구성을 갖는 시험 장치(200)는 신호 입력 디바이스(10) 내에 포함된 스위칭 디바이스(30)의 항복 전압보다 더 큰 전압 스윙을 갖는 출력 신호를 피시험 디바이스(300)에 공급하고 피시험 디바이스(300)를 시험한다. 예를 들어, 시험 장치(200)는 피시험 디바이스(300)에 다음의 시험을 수행할 수 있다.
먼저, 시험 신호 생성부(212)는 고압측 논리 회로(310)의 기준 전위를 변경하기 위하여 신호 출력 디바이스(10)로부터 출력된 출력 신호의 전압을 변경한다. 일례로, 시험 신호 생성부(212)는 출력 신호의 전압을 점진적으로 상승 또는 하강시킨다. 고압측 검출부(218)와 저압측 검출부(220) 중 적어도 하나는 출력 신호에 따라 피시험 디바이스(300)로부터 출력된 신호를 검출한다. 그 다음, 판단부(222)는 검출 결과에 근거하여 피시험 디바이스(300)의 품질을 판단한다.
더욱 상세하게는, 판단부(222)는 시험 신호 생성부가 출력 신호의 전압을 점진적으로 상승(하강)한다는 사실에 따라 피시험 디바이스(400)의 소비 전류가 갑자기 상승하는 타이밍이 있는지 여부를 검출할 수 있다. 이에 따르면, 예를 들어, 시험 장치(200)는 소정의 값 이상의 전압이 공급된 사실에 따라 피시험 디바이스(300)의 트랜지스터의 일부가 오작동을 가지고 있으며 이에 따라 큰 통과 전류 흐름을 갖는다고 검출할 수 있다.
또한, 다른 시험으로서, 시험 장치(200)는 피시험 디바이스(300) 상에 다음 시험을 수행할 수 있다. 먼저, 시험 신호 생성부(212)는 제1 시험에서 고압측 논리 회로(310)의 기준 전위를 변경하기 위하여 신호 출력 디바이스(10)로부터 출력된 출력 신호의 전압을 변경한다. 고압측 검출부(218)와 저압측 검출부(220)의 적어도 하나는 출력 신호에 따라 피시험 디바이스(300)로부터 출력된 출력 신호를 검출하고 검출 결과를 출력한다.
이어서, 시험 신호 생성부(212)는 제2 시험에서 고압측 논리 회로(310)의 기준 전위를 변경하기 위하여 제1 시험과 상이한 속도로 신호 출력 디바이스(10)로부터 출력된 출력 신호의 전압을 변경한다. 고압측 검출부(218)와 저압측 검출부(220)의 적어도 하나는 출력 신호에 따라 피시험 디바이스(300)로부터 출력된 출력 신호를 검출하고 검출 결과를 출력한다.
그 다음, 판단부(222)는 제1 시험 및 제2 시험의 검출 결과에 근거하여 피시험 디바이스(300)의 품질을 판단한다. 일례로, 판단부(222)는 제1 시험에 의한 검출 결과와 제2 시험에 의한 검출 결과를 비교하여 피시험 디바이스(300)의 품질을 판단할 수 있다. 이에 따라, 피시험 디바이스(300)는 전원 전압의 변동에 따른 오동작을 검출할 수 있다.
본 발명이 예시적인 실시예를 이용하여 설명되었지만, 본 발명의 기술분야에서 통상의 지식을 가진 자가 본 발명의 사상과 범위를 벗어나지 않으면서 다양한 변경 또는 추가를 할 수 있다는 것은 명백하다. 이러한 변경을 갖는 실시예들도 본 발명의 범위에 포함된다는 것이 특허 청구의 범위의 기재로부터 명확하다.
도 1은 본 발명의 실시예에 따른 신호 출력 디바이스(10)의 구성을 기준 전압 생성부(100)와 함께 도시한다.
도 2는 고압측 스위칭 회로(14) 내에서 복수의 제어 회로(32) 사이에 스큐가 없을 때 도 1에 도시된 출력 포트(12)와 지점 A에서의 전위 변화를 도시한다.
도 3은 고압측 스위칭 회로(14) 내에서 복수의 제어 회로(32) 사이에 스큐가 없을 때 저압측 스위칭 회로(16)의 출력 포트(12)와 B 지점에서의 전위 변화를 도시한다.
도 4는 고압측 스위칭 회로(14) 내에서 복수의 제어 회로(32) 사이에 스큐가 있을 때 도 1에 도시된 출력 포트(12)와 지점 A에서의 전위 변화를 도시한다.
도 5는 고압측 스위칭 회로(14) 내에서 복수의 제어 회로(32) 사이에 스큐가 있을 때 저압측 스위칭 회로(16)의 출력 포트(12)와 B 지점에서의 전위 변화를 도시한다.
도 6은 제어 회로(32)의 구성을 스위칭 디바이스(30)와 저항기(34)와 함께 도시한다.
도 7은 본 발명의 다른 실시예에 따른 신호 출력 디바이스(10)의 구성을 기준 전압 생성부(100)와 함께 도시한다.
도 8은 본 발명의 실시예에 따른 시험 장치(100)의 구성을 피시험 디바이스(300)와 함께 도시한다.

Claims (19)

  1. 제어 신호에 따라 제1 단자 및 제2 단자 사이를 개방 또는 단락하는 스위칭 회로에 있어서,
    상기 제1 단자와 상기 제2 단자 사이에 직렬 연결되고, 각각이 제공된 제어 전압에 따라 개방 또는 단락되는 복수의 스위칭 디바이스; 및
    대응하는 상기 스위칭 디바이스에 제공되며, 각각이 상기 제어 신호에 따라 제어 전압을 상기 대응하는 스위칭 디바이스에 제공하며, 서로 동기되어 상기 복수의 스위칭 디바이스를 단락 및 개방하는 복수의 제어 회로;
    를 포함하고,
    상기 복수의 제어 회로 각각은,
    상기 제어 신호에 따른 상기 제어 전압으로서 상기 스위칭 디바이스에 제1 구동 전압 또는 제2 구동 전압을 공급하는 구동부;
    상기 제어 신호를 출력하는 회로로부터 상기 구동부를 절연시키는 절연부; 및
    동작 전압원으로부터 공급된 공급 전압에 근거하여 상기 동작 전압원으로부터 절연된 상기 제1 구동 전압 및 상기 제2 구동 전압을 생성하는 절연 전압 생성부;
    를 포함하고,
    상기 구동부는 상기 제1 구동 전압에서 상기 제2 구동 전압으로 상기 제어 전압을 변경시키는 변경 시간이 상기 스위칭 디바이스의 상기 스위칭 시간보다 더 짧도록 동작하고,
    상기 복수의 스위칭 디바이스는 서로 직렬 연결된 복수의 트랜지스터이며,
    상기 직렬 연결은 상기 트랜지스터에서의 드레인 및 소스에서 수행되며,
    상기 구동부는,
    상기 제어 신호에 따라 상기 절연 전압 생성부의 상기 제1 구동 전압의 출력 포트와, 대응하는 상기 트랜지스터의 게이트를 개방 또는 연결하는 제1 내부 구동부 스위치;
    상기 제1 내부 구동부 스위치가 연결되어 있을 때, 상기 절연 전압 생성부의 제2 구동 전압의 출력 포트와, 상기 대응하는 트랜지스터의 게이트를 개방하며, 상기 제1 내부 구동부 스위치가 개방되어 있을 때, 상기 절연 전압 생성부의 제2 구동 전압의 출력 포트와, 상기 대응하는 트랜지스터의 게이트를 연결하는 제2 내부 구동부 스위치;
    상기 절연 전압 생성부의 제1 구동 전압의 상기 출력 포트와, 상기 대응하는 트랜지스터의 소스 사이에 제공되는 제1 커패시터; 및
    상기 절연 전압 생성부의 제2 구동 전압의 상기 출력 포트와, 상기 대응하는 트랜지스터의 소스 사이에 제공되는 제2 커패시터;
    를 포함하며,
    상기 구동부는 상기 절연 전압 생성부 내에서 상기 대응하는 트랜지스터의 소스를 상기 제1 구동 전압과 상기 제2 구동 전압 사이의 기준 구동 전압의 출력 포트에 연결하는,
    스위칭 회로.
  2. 제1항에 있어서,
    상기 복수의 제어 회로는 상기 복수의 스위칭 디바이스에 대응하여 하나에 하나씩 제공되는 스위칭 회로.
  3. 제2항에 있어서,
    상기 복수의 제어 회로 각각은 상기 제어 신호의 변동으로부터 상기 대응하는 스위칭 디바이스에 대한 사후 변동 제어 신호에 따라 상기 제어 신호를 제공하기까지의 지연 시간이, 상기 제어 신호의 변동으로부터 상기 제어 전압의 변동에 따라 상기 스위칭 디바이스의 스위칭 상태의 전이를 완료하기까지의 스위칭 시간보다 더 짧도록 동작하는 스위칭 회로.
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 제1항에 있어서,
    상기 복수의 스위칭 디바이스에 대응하여 하나에 하나씩 제공되고, 각각이 상기 대응하는 스위칭 디바이스에 병렬연결되며, 저항값이 서로 동일한 복수의 저항기;
    를 더 포함하는 스위칭 회로.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
KR1020080029281A 2007-03-29 2008-03-28 스위칭 회로, 신호 출력 디바이스 및 시험 장치 KR100983554B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007088110A JP2008252251A (ja) 2007-03-29 2007-03-29 スイッチ回路、信号出力装置および試験装置
JPJP-P-2007-00088110 2007-03-29

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020100037443A Division KR101288516B1 (ko) 2007-03-29 2010-04-22 신호 출력 디바이스 및 시험 장치

Publications (2)

Publication Number Publication Date
KR20080088527A KR20080088527A (ko) 2008-10-02
KR100983554B1 true KR100983554B1 (ko) 2010-09-27

Family

ID=39793039

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020080029281A KR100983554B1 (ko) 2007-03-29 2008-03-28 스위칭 회로, 신호 출력 디바이스 및 시험 장치
KR1020100037443A KR101288516B1 (ko) 2007-03-29 2010-04-22 신호 출력 디바이스 및 시험 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020100037443A KR101288516B1 (ko) 2007-03-29 2010-04-22 신호 출력 디바이스 및 시험 장치

Country Status (3)

Country Link
US (3) US20080238213A1 (ko)
JP (1) JP2008252251A (ko)
KR (2) KR100983554B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8446050B2 (en) * 2009-12-17 2013-05-21 Hamilton Sundstrand Corporation Solid-state alternating current (AC) switch
WO2013008423A1 (ja) 2011-07-12 2013-01-17 旭化成エレクトロニクス株式会社 直流電圧出力回路およびセットトップボックス
US10033195B2 (en) * 2015-09-04 2018-07-24 Hamilton Sundstrand Corporation Power control current sharing circuit
CN107450019B (zh) * 2017-10-19 2020-08-28 国网山东省电力公司潍坊供电公司 手车式断路器低电压动作测试仪
TWI654842B (zh) * 2017-10-20 2019-03-21 立積電子股份有限公司 反相器
CN111323664B (zh) * 2020-03-18 2022-05-06 宁波职业技术学院 一种高压开关柜试验模块

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11264856A (ja) * 1998-03-19 1999-09-28 Fujitsu Ltd 試験用抵抗回路を備えた終端抵抗回路および終端抵抗回路の試験方法
KR100399983B1 (ko) * 2001-06-05 2003-09-29 (주)에스피에스 아날로그 디멀티플렉서
US20040207454A1 (en) * 2003-04-16 2004-10-21 Matsushita Electric Industrial Co., Ltd. High Frequency switch circuit
KR100634481B1 (ko) * 2004-11-16 2006-10-16 조영창 형광등의 구동방법 및 이를 수행하기 위한 안정기 회로

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5324765A (en) * 1976-08-20 1978-03-07 Nippon Chemical Ind High dielectric strength switching circuit
JP2654352B2 (ja) * 1994-07-29 1997-09-17 日本電気アイシーマイコンシステム株式会社 半導体集積回路
EP0867274A1 (en) * 1996-09-03 1998-09-30 The Nippon Signal Co. Ltd. Apparatus for automatically controlling operation of slide of fail-safe press
JP2000059191A (ja) * 1998-08-05 2000-02-25 Toshiba Corp 半導体スイッチ
JP2000307427A (ja) * 1999-04-20 2000-11-02 Advantest Corp Ｄａコンバータおよび電圧発生器
KR100676354B1 (ko) * 2000-03-02 2007-01-31 산요덴키가부시키가이샤 가변 저항 회로, 연산 증폭 회로, 반도체 집적 회로,시상수 전환 회로 및 파형 성형 회로
US6441513B1 (en) * 2000-04-13 2002-08-27 Koninklijke Philips Electronics N.V. Method and apparatus for rapid, synchronized, and isolated transistor switching
JP2004215469A (ja) * 2003-01-09 2004-07-29 Renesas Technology Corp スイッチング電源装置および電源制御用半導体集積回路
US6836159B2 (en) * 2003-03-06 2004-12-28 General Electric Company Integrated high-voltage switching circuit for ultrasound transducer array

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11264856A (ja) * 1998-03-19 1999-09-28 Fujitsu Ltd 試験用抵抗回路を備えた終端抵抗回路および終端抵抗回路の試験方法
KR100399983B1 (ko) * 2001-06-05 2003-09-29 (주)에스피에스 아날로그 디멀티플렉서
US20040207454A1 (en) * 2003-04-16 2004-10-21 Matsushita Electric Industrial Co., Ltd. High Frequency switch circuit
KR100634481B1 (ko) * 2004-11-16 2006-10-16 조영창 형광등의 구동방법 및 이를 수행하기 위한 안정기 회로

Also Published As

Publication number Publication date
US20080238213A1 (en) 2008-10-02
KR101288516B1 (ko) 2013-07-26
US7880470B2 (en) 2011-02-01
KR20100051781A (ko) 2010-05-18
US7911086B2 (en) 2011-03-22
US20100052435A1 (en) 2010-03-04
KR20080088527A (ko) 2008-10-02
US20100045115A1 (en) 2010-02-25
JP2008252251A (ja) 2008-10-16

Similar Documents

Publication Publication Date Title
KR101288516B1 (ko) 신호 출력 디바이스 및 시험 장치
KR101109283B1 (ko) 개선된 성능을 가진 ｎ?채널 ｅｓｄ 클램프
US8589139B2 (en) Method and circuit configuration for simulating fault states in a control unit
US9906215B2 (en) Load-driving circuit
US9722593B2 (en) Gate driver circuit
KR20150071339A (ko) 게이트 구동 회로
JP2003324937A (ja) 駆動装置
TWI484755B (zh) 切換裝置以及測試裝置
JP6417427B2 (ja) 負荷駆動装置及びそれを用いた車載制御装置
US11979143B2 (en) Electronic circuit testing methods and systems
US7176877B2 (en) High voltage pulse driver with capacitive coupling
US10848157B2 (en) Level converter and a method for converting level values in vehicle control devices
US10425078B2 (en) High-side power switch control circuit
US11549998B1 (en) Driver device having an NMOS power transistor and a blocking circuit for stress test mode, and method of stress testing the driver device
Song et al. Robustness of level shifter gate driver ICs concerning negative voltages
US10802070B2 (en) Testing device and testing method with spike protection
JP3748993B2 (ja) プログラマブルロード回路
KR20040083107A (ko) 반도체 시험 장치
JP2691182B2 (ja) 集積回路のラッチアップ測定方法
JP2006071436A (ja) Ｍｏｓ−ｆｅｔ駆動回路、ドライバ回路及び半導体試験装置
JP2016127364A (ja) 開閉用スイッチング素子の駆動回路及び開閉用スイッチング素子の駆動装置
JPS61281979A (ja) ドライブ回路
JP2014057241A (ja) 半導体スイッチ回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130822

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140825

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150825

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160825

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170824

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180823

Year of fee payment: 9