KR100973263B1 - 초기값을 갖는 메모리 장치 - Google Patents

초기값을 갖는 메모리 장치 Download PDF

Info

Publication number
KR100973263B1
KR100973263B1 KR1020030084315A KR20030084315A KR100973263B1 KR 100973263 B1 KR100973263 B1 KR 100973263B1 KR 1020030084315 A KR1020030084315 A KR 1020030084315A KR 20030084315 A KR20030084315 A KR 20030084315A KR 100973263 B1 KR100973263 B1 KR 100973263B1
Authority
KR
South Korea
Prior art keywords
sram
memory device
signal
inverter
present
Prior art date
Application number
KR1020030084315A
Other languages
English (en)
Other versions
KR20050050715A (ko
Inventor
장경식
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030084315A priority Critical patent/KR100973263B1/ko
Publication of KR20050050715A publication Critical patent/KR20050050715A/ko
Application granted granted Critical
Publication of KR100973263B1 publication Critical patent/KR100973263B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only

Abstract

본 발명은 메모리 장치 특히 에스램에 관한 것으로, 바람직하게는 초기값을 저장할 수 있는 에스램에 관한 것이다.
본 발명에 따른 메모리 장치는 입력부와, 상기 입력부를 통하여 인가되는 신호의 전송 여부를 제어하는 스위치부와, 상기 스위치부를 통하여 전송되는 상기 신호를 직접 수신하여 저장하는 복수개의 메모리 셀로 구성된다
본 발명에서, 복수개의 메모리 셀은 각각은 에스램 셀로 구성되며, 에스램은 제 1 및 제 2 인버터를 포함하는 래치형 회로이며, 스위치부로부터 전송된 신호는 각 에스램 셀의 제 1 인버터와 제 2 인버터의 입력단중의 하나에 인가된다.

Description

초기값을 갖는 메모리 장치{A memory device having initial values}
도 1은 본 발명의 개요를 설명하기 위한 에스램 셀의 회로도.
도 2는 본 발명에 따른 메모리 셀 어레이를 도시한 회로도.
본 발명은 메모리 장치 특히 에스램에 관한 것으로, 바람직하게는 초기값을 저장할 수 있는 에스램에 관한 것이다.
일반적으로, 에스램(SRAM)은 래치형의 메모리 셀을 가진 임의 접근 기억장치로서, 전원 공급이 계속되는 한 저장된 내용을 계속 기억하며, 디램(DRAM)에 비해 집적도는 떨어지지만 소비전력이 적고 처리속도가 빠르기 때문에 컴퓨터의 캐쉬 메모리 등에 많이 사용되는데, 통상 래치형 인버터로 사용되는 4개의 트랜지스터와 2 개의 스위치 트랜지스터로 구성되어 있다.
이러한 에스램은 단독으로는 주변 제어 시스템과 함께 사용하는 것이 일반적이며, 이 때문에 에스램은 시스템내의 메모리 제어 장치나 제어부의 제어를 받아 동작하게 된다.
그런데, 에스램은 전원 공급이 전혀 되지 않는 경우에는 램 메모리의 특성상 데이타를 저장할 수 없다. 따라서, 시스템의 전원이 꺼진 후, 재차 시스템에 전원이 공급되는 경우, 에스램에는 저장된 데이타가 있을 수가 없는 것이 일반적이다.
즉, 종래의 경우, 시스템에 전원이 새로이 공급된 경우, 에스램으로부터 즉시 소정의 정보를 얻을 수 있는 방법이 없었다. 즉, 일반적인 방법은 정상적으로 주소를 선택하고 입출력단자를 통하여 데이타를 써야 하며 한 번 리셋되었기 때문에 다시 세팅하여야 하는 문제점이 있다.
본 발명은 전술한 문제점을 해결하기 위하여 제안된 것으로, 시스템 전원이 인가되는 경우, 에스램에 특정 정보가 라이트되도록 하는 방법, 즉 에스램 초기화 방법을 제공한다.
본 발명은 시스템에 전원이 공급된 직후 즉시 에스램으로부터 소정의 정보를 독출할 수 있는 수단을 제공하고자 한다.
본 발명에 따른 메모리 장치는 입력부와, 상기 입력부를 통하여 인가되는 신호의 전송 여부를 제어하는 스위치부와, 상기 스위치부를 통하여 전송되는 상기 신호를 직접 수신하여 저장하는 복수개의 메모리 셀로 구성된다
본 발명에서, 복수개의 메모리 셀은 각각은 에스램 셀로 구성되며, 에스램 셀은 제 1 및 제 2 인버터를 포함하는 래치형 회로이며, 스위치부로부터 전송된 신호는 각 에스램 셀의 제 1 인버터와 제 2 인버터의 입력단중의 하나에 인가된다.
(실시예)
이하, 도면을 참조하여 본 발명의 실시예에 대하여 보다 구체적으로 설명하기로 한다.
도 1은 본 발명의 개요를 설명하기 위한 에스램 셀의 회로도로서, 본 발명이 적용되는 경우를 설명하기로 한다.
먼저, 에스램 등을 포함하는 시스템에 전원이 공급되는 경우, 초기에 에스램에 임의의 정보가 저장되어 있을 필요가 있고, 이 저장된 정보를 다른 논리 회로의 데이타와 비교 연산할 필요가 있는 경우(또는 저장되어 있는 정보를 다른 논리 회로로 전달할 필요가 있는 경우)가 있다고 가정하자. 이 경우, 전술한 바와같이, 일반적인 에스램의 경우에는 에스램에 소정의 데이타를 라이트한 후 다시 리드 동작을 수행하여야 다른 논리 회로와의 비교 연산을 수행하게 될 것이다.
그러나, 시스템 전원이 공급된 후, 즉시 소정의 정보가 필요한 경우, 예컨대 상기 라이트 동작이 이루어지기 전에 소정의 정보가 필요한 경우를 가정해 보자. 이러한 경우에는 정상적인 에스램 동작에 의하여서는 불가능함을 알 수 있다.
따라서, 본 발명에서는 도 1 과 같이 전원이 인가되는 즉시, 소정의 정보가 에스램 셀에 저장될 수 있도록 함으로써, 에스램으로부터 즉시 라이트 동작을 가능하게 하는 회로를 제공한다.
이하, 보다 구체적으로 설명한다.
도 1의 회로는 2 개의 스위치 트랜지스터와, 비트라인쌍(Bit, /Bit)과 2 CMOS 인버터로 이루어진 래치와, 스위치(20)와 신호 입력부(10)를 도시한다. 도 1에서, A 는 스위치(20)를 턴온/오프하는 제어신호이다. 본 발명에서, 상기 A 제어 신호는 전원이 인가되는 경우 상기 스위치(20)를 턴온 시키는 인에이블 신호를 출력하며, 소기의 목적을 당성한 경우 일정 시간 후 제어신호(A)는 스위치(20)를 디스에이블시킨다. 입력부(10)로는 전원전압 또는 접지전압 또는 소정의 데이타 등이 인가될 수 있다. 스위치(20)의 일단자는 입력부(10)와 연결되고 타단자는 라인(40)을 통하여 래치 회로의 노드(NDB)와 연결되거나 라인(30)을 통하여 래치 회로의 노드(ND)와 연결될 수 있으며, 이는 선택적이다. 여기서, 에스램 셀은 제 1 및 제 2 인버터를 포함하는 래치형 회로이며, 스위치(20)로부터 전송된 신호는 각 에스램 셀의 제 1 인버터와 제 2 인버터의 입력단중의 하나에 인가됨을 알 수 있다.
동작에 있어서, 예컨대 에스램 셀의 초기값으로 하이 데이타가 필요한 경우, 시스템의 전원인가와 동시에 제어신호(A)는 스위치(20)를 인에이블시키고, 입력부(10)를 통하여 전원전압이 라인(30)을 통하여 노드(ND)으로 공급되도록 하여 하이 레벨 정보를 저장할 수 있다. 만약에, 로우 데이타를 인가시킬 필요가 있는 경우에는 입력부(10)에 접지 전압을 공급하거나, 라인(30)을 사용하는 대신에 라인(40)을 사용하여 노드(NDB)에 하이 전압을 공급함으로써, 셀에 로우 데이타를 저장시킬 수 있다.
도 2는 본 발명에 따른 메모리 셀 어레이를 도시한 회로도이다.
도시된 바와같이, 에스램 셀 어레이와, 스위치(20)와, 신호 입력부(10)가 도시되어 있다.
사용자는 신호 입력부(10)를 통하여 인가되는 신호가 각 에스램 셀의 제 1 인버터와 제 2 인버터의 입력단중의 하나에 인가될 수 있도록 라인을 배치함으로써 시스템에 전원이 인가되는 즉시 에스램 셀에 소정의 초기 데이타가 인가될 수 있도록 할 수 있다.
이상에서 알 수 있는 바와같이, 본 발명에 따른 메모리 장치를 사용하는 경우, 시스템의 전원 인가와 동시에 에스램 셀에 소정의 프로그램된 정보를 즉시 저장할 수 있으므로, 전원의 인가와 동시에 에스램에 저장된 정보를 필요로 하는 시스템을 구성하는 경우에 적용 가능하다.
또한, 본 발명은 에스램을 위주로 설명하였으나, 동일한 사상을 디램에 적용하는 것도 가능할 수 있을 것이다.

Claims (4)

  1. 휘발성 메모리 장치에 있어서,
    신호를 제공하는 입력부와,
    복수개의 휘발성 메모리 셀들로 구성되는 메모리 셀 어레이;및
    상기 입력부와 상기 메모리 셀 어레이 사이에 연결되어 상기 휘발성 메모리 장치에 전원이 새로 공급될 때 상기 입력부의 신호를 상기 메모리 셀 어레이에 공급하여 상기 신호가 상기 휘발성 메모리 셀들에 저장되도록 하는 스위치부;
    를 포함하는 초기값을 갖는 메모리 장치.
  2. 제 1 항에 있어서, 상기 복수개의 휘발성 메모리 셀들은 각각은 에스램 셀로 구성되는 것을 특징으로 하는 초기값을 갖는 메모리 장치.
  3. 제 2 항에 있어서, 상기 에스램 셀은 제 1 및 제 2 인버터를 포함하는 래치형 회로이며, 상기 스위치부로부터 전송된 신호는 각 에스램 셀의 제 1 인버터와 제 2 인버터의 입력단중의 하나에 인가되는 것을 특징으로 하는 초기값을 갖는 메모리 장치.
  4. 제 1 항에 있어서, 상기 입력부로 인가되는 신호는 하이 레벨 전압 또는 로우 레벨 전압인 것을 특징으로 하는 초기값을 갖는 메모리 장치.
KR1020030084315A 2003-11-26 2003-11-26 초기값을 갖는 메모리 장치 KR100973263B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030084315A KR100973263B1 (ko) 2003-11-26 2003-11-26 초기값을 갖는 메모리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030084315A KR100973263B1 (ko) 2003-11-26 2003-11-26 초기값을 갖는 메모리 장치

Publications (2)

Publication Number Publication Date
KR20050050715A KR20050050715A (ko) 2005-06-01
KR100973263B1 true KR100973263B1 (ko) 2010-07-30

Family

ID=38666045

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030084315A KR100973263B1 (ko) 2003-11-26 2003-11-26 초기값을 갖는 메모리 장치

Country Status (1)

Country Link
KR (1) KR100973263B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970016961A (ko) * 1995-09-12 1997-04-28 구자홍 초기화가 가능한 에스램(sram)
KR19980057144A (ko) * 1996-12-30 1998-09-25 김영환 파워-업 리셋을 이용한 칩 인에이블 회로
KR20000039903A (ko) * 1998-12-16 2000-07-05 서평원 메모리 리셋 제어 장치
KR20030059338A (ko) * 2000-12-15 2003-07-07 인텔 코포레이션 프로세서 리셋 후의 명령어 로딩 방법 및 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970016961A (ko) * 1995-09-12 1997-04-28 구자홍 초기화가 가능한 에스램(sram)
KR19980057144A (ko) * 1996-12-30 1998-09-25 김영환 파워-업 리셋을 이용한 칩 인에이블 회로
KR20000039903A (ko) * 1998-12-16 2000-07-05 서평원 메모리 리셋 제어 장치
KR20030059338A (ko) * 2000-12-15 2003-07-07 인텔 코포레이션 프로세서 리셋 후의 명령어 로딩 방법 및 장치

Also Published As

Publication number Publication date
KR20050050715A (ko) 2005-06-01

Similar Documents

Publication Publication Date Title
US5111079A (en) Power reduction circuit for programmable logic device
US6058063A (en) Integrated circuit memory devices having reduced power consumption requirements during standby mode operation
US10332571B2 (en) Memory device including memory cell for generating reference voltage
US6496409B2 (en) Variable capacity semiconductor memory device
US7978559B2 (en) Semiconductor memory device and method of operating the same
US5455795A (en) Semiconductor memory device
KR100586557B1 (ko) 센스앰프 오버드라이빙 회로 및 반도체 장치
KR20220127907A (ko) 전력 전압 선택 회로
US7424559B2 (en) Input/output upper and lower byte control device using nonvolatile ferroelectric register
KR100434513B1 (ko) 클럭 인에이블 신호를 이용한 데이터 경로의 리셋 회로,리셋 방법 및 이를 구비하는 반도체 메모리 장치
KR100301822B1 (ko) 불휘발성 강유전체 메모리 장치의 센싱앰프
KR100973263B1 (ko) 초기값을 갖는 메모리 장치
CN110853684B (zh) 用于向半导体芯片供应电力供应电压的设备
US5287320A (en) Timing coinciding circuit simultaneously supplying two power supply voltages applied in different timing
US7110296B2 (en) Flash memory device capable of improving a data loading speed
US6389564B1 (en) DRAM circuit having a testing unit and its testing method
KR100879780B1 (ko) 반도체메모리장치의 코아전압발생회로
KR100527529B1 (ko) 입출력 대역폭을 조절할 수 있는 메모리 장치
JP3129235B2 (ja) 半導体記憶装置
KR100629693B1 (ko) 반도체 메모리 소자의 컬럼 리던던시 회로
KR100546170B1 (ko) 내부 어드레스신호 발생장치
KR100224763B1 (ko) 반도체 메모리 장치의 전원전압 공급회로
KR20090007122A (ko) 보안기능을 갖는 레지스터 및 이를 구비하는 컴퓨터 시스템
KR100927784B1 (ko) 제어신호 출력 장치 및 이를 구비한 불휘발성 메모리 소자
KR100935583B1 (ko) 반도체 집적 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee