KR100546170B1 - 내부 어드레스신호 발생장치 - Google Patents

Abstract

본 발명은 반도체 메모리소자의 리프레쉬 동작시 내부 어드레스신호를 발생시키는 내부 어드레스신호 발생장치에 관한 것으로, 특히 외부로부터 리프레쉬 명령을 입력받아 내부 어드레스를 순차적으로 증가시키는 카운팅수단과; 데이타 보유시간이 리프레쉬 주기보다 짧은 셀의 어드레스를 저장하는 저장수단과; 상기 카운팅수단과 상기 저장수단으로부터 각각 출력되는 내부 어드레스신호를 비교하여 그 동일여부를 판단하는 비교수단과; 상기 비교수단의 출력신호와 리프레쉬 명령신호의 조합에 의해, 상기 카운팅수단의 어드레스 증가를 제어하는 제어수단과; 상기 비교수단으로부터 출력되는 신호의 상태에 따라 각각 선택적으로 스위칭되어 상기 카운팅수단 및 상기 저장수단으로부터 출력되는 내부 어드레스신호를 선택적으로 내부회로에 전달하는 어드레스 멀티 플렉싱수단을 구비하므로써, 내부 어드레스를 순차적으로 발생시키는 대신 특정 어드레스를 다른 어드레스에 비해 보다 자주 액세스하여 데이타 보유시간이 리프레쉬 주기에 비해 짧은 셀을 과다한 전력소모없이 구제할 수 있도록 한 내부 어드레스신호 발생장치에 관한 것이다.

Description

내부 어드레스신호 발생장치

본 발명은 반도체 메모리소자의 리프레쉬 동작시 내부 어드레스신호를 발생시키는 내부 어드레스신호 발생장치에 관한 것으로, 보다 상세하게는 내부 어드레스를 순차적으로 발생시키는 대신 특정 어드레스를 다른 어드레스에 비해 보다 자주 액세스하므로써 데이타 보유시간이 리프레쉬 주기에 비해 짧은 셀을 구제하도록 한 내부 어드레스신호 발생장치에 관한 것이다.

일반적으로, 디램(DRAM) 또는 싱크로너스 디램(synchronous DRAM) 등의 메모리소자는 셀 자체가 다이나믹 셀(dynamic cell)로 이루어지기 때문에 일정시간이 지나면 셀에 저장된 데이타가 파괴되어서 일정한 주기단위로 리프레쉬(refresh)동작을 수행해 주어야 한다.

상기 리프레쉬(refresh)동작은 셀의 데이타를 감지한 이후에 다시쓰기(rewrite)를 하는 동작으로 수행되며, 리프레쉬 동작에서 한 셀이 리프레쉬를 수행하고 다시 그 셀의 리프레쉬 동작을 수행하기까지의 시간을 ‘리프레쉬 시간’(또는, ‘리프레쉬 주기’라고 함)이라고 하며, 이를 메모리 셀의 입장에서 본다면 하나의 셀이 리프레쉬 동작을 수행하고 다음 리프레쉬 동작을 수행할 때가지의 시간을‘데이타 유지시간(data retention time)’이라고 한다. 그래서, 안정적인 동작을 위해서는 데이타 유지시간이 상기 리프레쉬 주기보다 길어야 할 필요가 있다.

그런데, 상기 리프레쉬 주기에 비해 디램소자의 데이타 유지시간이 충분히 긴 경우에는 즉, 셀의 데이타 유지시간에 비해 리프레쉬 동작이 너무 빈번히 이루어지는 경우에는 필요이상의 과도전력이 소모되기 때문에, 적정수준값으로 리프레쉬 주기를 결정하게 된다.

도 1 은 디램소자의 리프레쉬 동작을 위해 종래에 사용된 내부 어드레스신호 발생장치의 구성도를 나타낸 것으로, 외부에서 어드레스신호를 입력받아 버퍼링하여 내부 어드레스신호를 발생시키는 어드레스 입력버퍼(10)와; 외부로부터 리프레쉬 명령(ref)을 입력받아 순차적으로 증가하는 내부 어드레스를 발생시키므로써, 내부에서 순차적으로 워드라인을 선택하여 리프레쉬 동작을 제어하는 내부 어드레스 카운터(12)와; 상기 어드레스 입력버퍼(10)와 상기 내부 어드레스 카운터(12)로부터 각각 내부 어드레스신호를 입력받아 정상동작시에는 상기 어드레스 입력버퍼(10)의 출력신호를 내부회로로 전달하고, 리프레쉬동작시에는 상기 내부 어드레스 카운터(12)의 출력신호를 내부회로로 전달하도록 제어하는 어드레스 멀티 플렉서(14)를 구비한다.

상기 내부 어드레스 카운터(12)는 2진 카운터(binary counter)로 구성되어 순차적으로 1비트씩 증가하는 어드레스신호를 발생시키게 된다.

또한, 상기 어드레스 멀티 플렉서(14)는 상기 어드레스 입력버퍼(10)의 출력단에 연결되어 어드레스신호와 함께 소자의 외부에서 입력되는 로오 인에이블신호(atv)의 상태에 따라 그 스위칭여부가 제어되는 제1 스위칭소자(MT1)와, 상기 내부 어드레스 카운터(14)의 출력단에 연결되어 상기 리프레쉬 명령신호(ref)에 의해 그 스위칭여부가 제어되는 제2 스위칭소자(MT2)로 구성된다.

동 도면의 경우, 상기 제1 및 제2 스위칭소자(MT1, MT2)는 각각 전달게이트로 구현한다.

도 2 는 도 1 에 도시된 내부 어드레스신호 발생장치의 동작 타이밍도를 나타낸 것으로, (a)와 같이 발생되는 리프레쉬 명령신호(ref)에 대해 내부 어드레스 카운터의 출력신호가 (b)에 도시된 바와 같이 순차적으로 발생되어 결과적으로 리프레쉬 동작시 내부 어드레스신호가 순차적으로 일정주기를 갖고 발생되는 것을 나타낸다.

그런데, 종래의 내부 어드레스신호 발생장치는 상기한 바와 같이 일정주기를 갖고 내부 어드레스신호를 발생시키기 때문에, 메모리 셀의 리프레쉬 동작시 리프레쉬 주기가 일정해져 데이타 보유시간(data retention time)이 상기 일정한 리프레쉬 주기보다 짧을 경우에는, 그 해당 셀의 데이타가 죽어 정상동작을 하지 못하게 되는 문제점이 발생된다.

그리고, 다른 경우로 셀프 리프레쉬 등의 동작수행시 전체 셀들의 안정적인 동작을 위하여 보통의 셀들이 모두 다 긴 데이타 보유시간을 갖는데도 불구하고 특별히 데이타 보유시간이 다른 셀들에 비해 짧은 셀이 존재하여 이들을 기준으로 리프레쉬를 수행하게 될 경우, 나머지 긴 데이타 보유시간을 갖는 셀들의 입장에서 보면 불필요하게 자주 리프레쉬를 수행하는 결과가 초래되어 전력의 낭비가 커지는 문제점이 있다.

따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 데이타 보유시간이 리프레쉬 주기보다 짧은 특정 셀의 어드레스를 감지하여 이에 대해서는 보다 빈번히 리프레쉬가 수행되도록 제어하는 내부 어드레스신호 발생장치를 제공하는데 있다.

상기 목적을 달성하기 위하여, 본 발명에 의한 내부 어드레스신호 발생장치는 외부로부터 리프레쉬 명령을 입력받아 내부 어드레스를 순차적으로 증가시키는 카운팅수단과;

데이타 보유시간이 리프레쉬 주기보다 짧은 셀의 어드레스를 저장하는 저장수단과;

상기 카운팅수단과 상기 저장수단으로부터 각각 출력되는 내부 어드레스신호를 비교하여 그 동일여부를 판단하는 비교수단과;

상기 비교수단의 출력신호와 리프레쉬 명령신호의 조합에 의해, 상기 카운팅수단의 어드레스증가를 제어하는 제어수단과;

상기 비교수단으로부터 출력되는 신호의 상태에 따라 각각 선택적으로 스위칭되어 상기 카운팅수단 및 상기 저장수단으로부터 출력되는 내부 어드레스신호를 선택적으로 내부회로에 전달하는 어드레스 멀티 플렉싱수단을 구비하는 것을 특징으로 한다.

상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.

도 3 은 본 발명에 따른 내부 어드레스신호 발생장치를 나타낸 구성도로, 외부에서 어드레스신호를 입력받아 버퍼링하여 내부 어드레스신호를 발생시키는 어드레스 입력버퍼(30)와; 외부로부터 리프레쉬 명령(ref)을 입력받아 순차적으로 증가하는 내부 어드레스를 발생시키는 어드레스 카운팅수단(32)와; 데이타 보유시간이 리프레쉬 주기보다 짧은 특정 셀의 어드레스를 저장하는 저장수단(35)과; 상기 카운팅수단(32)과 상기 저장수단(35)으로부터 각각 출력되는 내부 어드레스신호를 비교하여 그 동일여부를 판단하는 비교수단(37)과; 상기 비교수단(37)의 출력신호(det)와 리프레쉬 명령신호(ref)의 조합에 의해, 상기 카운팅수단(32)의 어드레스 증가를 제어하는 제어수단(39)과; 상기 비교수단(37)으로부터 출력되는 신호(det)의 상태에 따라 각각 선택적으로 스위칭되어 상기 카운팅수단(32) 및 상기 저장수단(35)으로부터 출력되는 내부 어드레스신호를 선택적으로 내부회로에 전달하는 어드레스 멀티 플렉싱수단(34)으로 구성된다.

이때, 상기 저장수단(35)내에 특정 셀의 어드레스를 저장시키는 방법으로는 물리적으로 레이져를 사용하여 퓨즈-컷팅하는 방법과, 전기적으로 프로그래밍하여 저장시키는 방법이 주로 사용된다.

한편, 상기 카운팅수단(32)은 2진 카운터를 사용하여 구현하며, 이를 사용해 내부 어드레스신호의 순차적으로 1비트씩 증가시켜 액세스하게 된다.

그리고, 상기 비교수단(37)은 상기 카운팅수단(32)과 상기 저장수단(35)으로부터 발생된 각각의 내부 어드레스신호를 전달받아 이들을 비트별로 비교하는 비교부(1)와; 상기 비교부(1)로부터 출력된 각 비트별 출력신호를 조합하여 상기 두 어드레스신호의 동일여부를 판단하는 판단부(3)와; 상기 판단부(3)로부터 출력되는 신호의 제어하에 펄스신호를 발생시키는 펄스 발생부(5)와; 상기 펄스 발생부(5)로부터 발생된 펄스신호에 의해 구동 제어되어 다음 리프레쉬 명령신호가 인가되기 전까지 어드레스 동일여부 판단신호(det)를 일정하게 래치시키는 래치부(7)를 구비한다.

동 도면에 도시된 상기 비교부(1)는 두 어드레스신호의 각 비트별 신호를 입력받아 조합하는 각각의 낸드게이트(NAND1)와, 상기 두 어드레스신호의 각 비트별 신호를 입력받아 조합하는 각각의 노아게이트(NOR1)와, 상기 노아게이트(NOR1)의 출력단에 각각 연결된 인버터(I1)와, 상기 각각의 낸드게이트(NAND1)와 상기 인버터(I1)의 출력신호를 각각 조합하는 낸드게이트(NAND2)로 구성된다.

그리고, 상기 판단부(3)는 상기 비교부(1)를 이루는 다수개의 낸드게이트(NAND2)의 출력신호를 입력받아 앤드조합하도록 직렬연결된 낸드게이트(NAND3)와 인버터(I2)로 구성된다.

또한, 상기 펄스 발생부(5)는 상기 판단부(3)의 출력신호를 소정의 시간 딜레이시켜 전달하는 지연소자(I3∼I5)와, 상기 지연소자(I3∼I5)의 출력신호와 상기 판단부(3)의 출력신호를 입력받아 이를 조합하는 낸드게이트(NAND4)로 구성된다.

그리고, 상기 래치부(7)는 상기 리프레쉬 명령신호(ref)를 소정의 시간 딜레이시켜 전달하는 지연소자와, 상기 지연소자 및 상기 펄스 발생부(5)의 출력단에 각각 연결된 각각의 인버터(I6, I7)와, 전원전압 인가단과 접지단 사이에 연결되며 상기 인버터(I6, I7)의 출력신호가 각각의 게이트단으로 인가되는 PMOS트랜지스터 및 NMOS트랜지스터(MP1, MN1)와, 상기 PMOS트랜지스터(MP1)와 NMOS 트랜지스터(MN1)의 연결노드(N1)의 전위를 일정하게 래치시키는 래치소자(I8 와 I9)로 구성된다.

상기 구성을 갖는 비교수단(37)은 상기 카운팅수단(32)에 의해 발생된 내부 어드레스신호 b<0:n>와 상기 저장수단(35)에 미리 프로그래밍된 특정 셀('데이타 보유시간이 리프레쉬 주기에 비해 짧은 셀'을 나타냄)의 어드레스신호 pgm<0:n>를 입력받아, 내부 어드레스 신호 b<0:n>의 비트와 미리 프로그래밍된 특정 셀의 어드레스 신호 pgm<0:n>의 비트에서 대응되는 각각의 비트를 비교하여 동일할 경우 최종 출력단 신호(det)로 '하이레벨'신호를 발생시키며, 동일하지 않을 경우에는 상기 신호(det)로 '로우레벨'신호를 발생시키게 된다.

이때, 상기 det신호의 전위레벨은 상기 래치부(7)에 의해 다음 리프레쉬 명령신호(ref)가 인가되기 전까지 일정하게 유지된다.

그리고, 상기 제어수단(39)는 상기 비교수단(37)의 최종 출력신호(det)를 입력받아 반전시키는 인버터(I10)와, 외부로부터 입력되는 리프레쉬 명령신호(ref)와 상기 인버터(I10)의 출력신호를 조합하는 낸드게이트(NAND5)와, 상기 낸드게이트(NAND5)의 출력단에 연결된 인버터(I11)로 구성된다.

상기 구성에 의해 제어수단(39)은 상기 비교수단(37)의 출력신호(det)가 '하이레벨'로 인가될 경우(즉, 상기 카운팅수단(32)과 저장수단(35)으로부터 전달된 두 내부 어드레스신호가 동일할 경우), 그 출력단으로 '로우레벨'신호를 출력시키므로써, 후단에 연결된 카운팅수단(32)을 디스에이블시키게 된다.

그래서, 어드레스를 카운팅하여 1비트 증가시키는 것을 막을 수 있게 되며, 상기 어드레스 증가를 막고 있는 시간동안 상기 카운팅수단(32)으로부터 출력되는 내부 어드레스신호 대신에 상기 저장수단(35)에 미리 프로그래밍해 둔 특정 셀의 어드레스신호가 소자의 내부 어드레스신호로 사용되도록 제어할 수 있게 된다.

그리고, 마지막으로 상기 어드레스 멀티 플렉싱수단(34)은 정상동작시 로오 인에이블신호(atv)에 의해 스위칭이 제어되어 상기 어드레스 입력버퍼(30)로부터 발생된 내부 어드레스신호를 내부회로로 전달하는 스위칭소자(MT1)와, 리프레쉬 동작시 상기 비교수단(37)의 최종 출력신호(det)와 리프레쉬 명령신호(ref)의 조합에 의해 선택적으로 스위칭되어 상기 카운팅수단(32)과 상기 저장수단(35)으로부터 전달되는 내부 어드레스신호를 선택적으로 내부회로에 전달시키는 각각의 스위칭소자(MT2, MT3)를 구비한다.

상기 구성에 의해, 외부에서 입력되는 어드레스신호에 의한 로오 액세스동작시에는 외부에서 입력되는 어드레스신호를 소자의 내부로 전달하며, 리프레쉬 동작중에는 소자의 내부 어드레스 카운터에서 발생되는 어드레스신호를 소자의 내부로 전달하게 되는데, 특별히 프로그래밍된 어드레스(즉, 데이타 보유시간이리프레쉬 주기에 비해 짧은 특정 셀의 어드레스)와 관련된 어드레스신호가 상기 내부 어드레스 카운터에서 발생되는 경우는 상기 저장수단(35)에 사전에 프로그래밍해 둔 어드레스를 사이에 추가해서 리프레쉬동작을 수행하도록 제어한다.

도 4 는 도 3 에 도시된 내부 어드레스신호 발생장치의 동작타이밍도를 나타낸 것으로, 데이타 보유시간이 리프레쉬 주기에 비해 짧은 특정 셀의 어드레스를 a2라 하고 저장수단에 상기 어드레스(a2)와 최상위비트(MSB: Most Significant Bit)가 다른 어드레스(b2)를 프로그래밍시켰다고 가정할 때, (b)에 도시된 바와 같이 카운팅수단으로부터 출력되는 어드레스신호가 상기 저장수단에 프로그래밍되어 어드레스신호(b2)와 동일하게 출력되면 비교수단(37)은 그 출력신호(det)를 (c)에 도시된 바와 같이 '로직하이'의 신호로 출력시키게 된다.

그러면, 어드레스 멀티 플렉싱수단(34)내 스위칭소자(MT3)가 턴-온되면서, 특정 셀(데이타 보유시간이 리프레쉬 주기에 비해 짧은 셀)의 어드레스를 소자의 내부 어드레스로 사용하게 된다.

상기 동작에 의해 데이타 보유시간이 리프레쉬 주기에 비해 짧은 특정 셀의 어드레스를 다른 보통 셀들의 어드레스보다 자주 발생시켜 리프레쉬 주기를 상대적으로 짧게 조절하므로써, 보다 빈번히 리프레쉬를 수행할 수 있게 되는 것이다.

이상에서 설명한 바와같이 본 발명에 따른 내부 어드레스신호 발생장치에 의하면, 보통의 정상적인 셀들에 대해서는 순차적으로 리프레쉬를 수행하고 데이타 보유시간이 리프레쉬 주기에 비해 상대적으로 짧은 특정 셀에 대해서는 상기 정상적인 셀들에 비해 보다 빈번히 리프레쉬를 수행하도록 제어할 수 있게되어, 데이타 보유시간이 리프레쉬 주기에 비해 짧은 특정 셀을 과다한 전력소모없이 구제할 수 있게 되는 매우 뛰어난 효과가 있다.

아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가 등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구의 범위에 속하는 것으로 보아야 할 것이다.

도 1 은 종래에 사용된 내부 어드레스신호 발생장치를 나타낸 구성도

도 2 는 도 1 의 동작타이밍도

도 3 은 본 발명에 따른 내부 어드레스신호 발생장치를 나타낸 구성도

도 4 는 도 3 의 동작타이밍도

<도면의 주요부분에 대한 부호의 설명>

1: 비교부 3: 판단부

5: 펄스 발생부 7: 래치부

10, 30: 버퍼링수단 12, 32: 카운팅수단

14, 34: 어드레스 멀티 플렉싱수단 35: 저장수단

37: 비교수단 39: 제어수단

Claims (10)

1. 외부로부터 리프레쉬 명령을 입력받아 내부 어드레스를 순차적으로 증가시키는 카운팅수단과;

   데이타 보유시간이 리프레쉬 주기보다 짧은 셀의 어드레스를 저장하는 저장수단과;

   상기 카운팅수단과 상기 저장수단으로부터 각각 출력되는 내부 어드레스신호를 비교하여 그 동일여부를 판단하는 비교수단과;

   상기 비교수단의 출력신호와 리프레쉬 명령신호의 조합에 의해, 상기 카운팅수단의 어드레스증가를 제어하는 제어수단과;

   상기 비교수단으로부터 출력되는 신호의 상태에 따라 각각 선택적으로 스위칭되어 상기 카운팅수단 및 상기 저장수단으로부터 출력되는 내부 어드레스신호를 선택적으로 내부회로에 전달하는 어드레스 멀티 플렉싱수단을 구비하는 것을 특징으로 하는 내부 어드레스신호 발생장치.
2. 제 1 항에 있어서,

   상기 비교수단은 상기 카운팅수단과 상기 저장수단으로부터 발생된 각각의 어드레스신호를 전달받아 이들을 비트별로 비교하는 비교부와;

   상기 비교부로부터 출력된 각 비트별 출력신호를 조합하여 상기 두 어드레스신호의 동일여부를 판단하는 판단부와;

   상기 판단부로부터 출력되는 신호의 제어하에 펄스신호를 발생시키는 펄스 발생부와;

   상기 펄스 발생부로부터 발생된 펄스신호에 의해 구동 제어되어 다음 리프레쉬 명령신호가 인가되기 전까지 어드레스 동일여부 판단신호를 래치시키는 래치부를 구비하는 것을 특징으로 하는 내부 어드레스신호 발생장치.
3. 제 2 항에 있어서,

   상기 비교부는 두 어드레스신호의 각 비트별 신호를 입력받아 조합하는 다수개의 제1 낸드게이트와;

   상기 두 어드레스신호의 각 비트별 신호를 입력받아 조합하는 다수개의 노아게이트와;

   상기 다수개의 노아게이트의 출력단에 각각 연결된 인버터와;

   상기 다수개의 제1 낸드게이트와 상기 인버터의 출력신호를 각각 조합하는 다수개의 제2 낸드게이트를 구비하는 것을 특징으로 하는 내부 어드레스신호 발생장치.
4. 제 2 항에 있어서,

   상기 판단부는 앤드조합 논리게이트로 구성하는 것을 특징으로 하는 내부 어드레스신호 발생장치.
5. 제 2 항에 있어서,

   상기 펄스 발생부는 상기 판단부의 출력신호를 소정의 시간 딜레이시켜 전달하는 지연소자와;

   상기 지연소자의 출력신호와 상기 판단부의 출력신호를 입력받아 이를 조합하는 낸드게이트를 구비하는 것을 특징으로 하는 내부 어드레스신호 발생장치.
6. 제 5 항에 있어서,

   상기 지연소자는 직렬연결된 홀수개의 인버터로 구성하는 것을 특징으로 하는 내부 어드레스신호 발생장치.
7. 제 2 항에 있어서,

   상기 래치부는 상기 리프레쉬 명령신호를 소정의 시간 딜레이시켜 전달하는 지연소자와;

   상기 지연소자 및 상기 펄스 발생부의 출력단에 각각 연결된 제1 및 제2 인버터와;

   전원전압 인가단과 접지단 사이에 연결되며 상기 제1 및 제2 인버터의 출력신호가 각각의 게이트단으로 인가되는 PMOS트랜지스터 및 NMOS트랜지스터와;

   상기 PMOS트랜지스터와 NMOS 트랜지스터의 연결노드의 전위를 일정하게 래치시키는 래치소자를 구비하는 것을 특징으로 하는 내부 어드레스신호 발생장치.
8. 제 1 항에 있어서,

   상기 제어수단은 상기 비교수단의 출력신호를 반전시키는 제1 인버터와;

   외부로부터 입력되는 리프레쉬 명령신호와 상기 인버터의 출력신호를 조합하는 낸드게이트와;

   상기 낸드게이트의 출력단에 연결된 제2 인버터를 구비하는 것을 특징으로 하는 내부 어드레스신호 발생장치.
9. 제 1 항에 있어서,

   상기 어드레스 멀티 플렉싱수단은 상기 카운팅수단과 상기 저장수단의 출력단에 각각 연결되며, 상기 비교수단의 출력신호에 따라 선택적으로 스위칭되는 제1 및 제2 스위칭부를 구비하는 것을 특징으로 하는 내부 어드레스신호 발생장치.
10. 제 9 항에 있어서,

    상기 제1 및 제2 스위칭부는 각각 전달게이트를 구비하는 것을 특징으로 하는 내부 어드레스신호 발생장치.