KR100967108B1 - 반도체 메모리장치 및 이를 포함하는 메모리 시스템 - Google Patents

반도체 메모리장치 및 이를 포함하는 메모리 시스템 Download PDF

Info

Publication number
KR100967108B1
KR100967108B1 KR1020080092882A KR20080092882A KR100967108B1 KR 100967108 B1 KR100967108 B1 KR 100967108B1 KR 1020080092882 A KR1020080092882 A KR 1020080092882A KR 20080092882 A KR20080092882 A KR 20080092882A KR 100967108 B1 KR100967108 B1 KR 100967108B1
Authority
KR
South Korea
Prior art keywords
mode
cell metrics
memory device
metrics
small cell
Prior art date
Application number
KR1020080092882A
Other languages
English (en)
Other versions
KR20100033832A (ko
Inventor
구기봉
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080092882A priority Critical patent/KR100967108B1/ko
Publication of KR20100033832A publication Critical patent/KR20100033832A/ko
Application granted granted Critical
Publication of KR100967108B1 publication Critical patent/KR100967108B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2227—Standby or low power modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)

Abstract

본 발명은 저전력 모드 등에서도 안정적으로 동작하는 반도체 메모리장치에 관한 것으로, 본 발명에 따른 반도체 메모리장치는, 다수의 빅셀메트릭스; 상기 빅셀메트릭스보다 작은 크기를 갖는 다수의 스몰셀메트릭스; 및 소정 모드에서는 상기 다수의 스몰셀메트릭스들만 동작하도록 제어하는 제어부를 포함한다.
메모리장치, 셀메트릭스, 저전력

Description

반도체 메모리장치 및 이를 포함하는 메모리 시스템{SEMICONDUCTOR MEMORY DEVICE AND MEMORY SYSTEM INCLUDING THE SAME}
본 발명은 반도체 메모리장치에 관한 것으로, 더욱 자세하게는, 저전력 모드 등에서도 반도체 메모리장치가 안정적으로 동작가능하도록 해주는 기술에 관한 것이다.
도 1은 종래의 반도체 메모리장치의 구조를 나타낸 도면이다.
잘 알려진 바와 같이, 반도체 메모리장치는 다수개의 메모리 뱅크(bank)를 포함하여 구성된다. 메모리 뱅크의 갯수는 메모리장치에 따라 각기 다르지만 현재의 메모리장치는 8뱅크 또는 4뱅크로 구성된다. 도면에는 8개의 뱅크를 포함하는 메모리장치를 도시하였다.
1G의 용량을 가지는 반도체 메모리장치라면, 도면과 같이 8개의 메모리 뱅크로 구성된다면 각각의 뱅크는 128M의 용량을 가지게 된다.
도 2는 도 1의 메모리뱅크를 도시한 도면이다.
128M의 메모리 뱅크를 1M의 블록으로 나눈다면, 메모리 뱅크 내에는 도면과 같이 128개의 1M 블록을 포함하여 구성된다.
도면에 도시된 바와 같이, 하나의 1M 블록은 4개의 셀메트릭스(cell matrix, 일반적으로 MAT라고 함)를 포함하여 구성된다. 셀메트릭스란 워드라인 드라이버(wordline driver)와 비트라인 센스앰프 어레이(bitline senseamp array)를 공유하는 최소의 블록을 말한다. 셀메트릭스의 사이즈에 따라 워드라인(word line) 및 비트라인쌍(bitline pair)의 갯수 및 길이가 달라진다.
도면에는 1M 블록에 포함되는 4개의 셀메트릭스를 도시하였으므로, 각각의 셀메트릭스는 256K의 용량을 갖게 된다. 이 경우 하나의 셀메트릭스에는 512개의 워드라인과 512개의 비트라인쌍이 구비된다. 512개의 워드라인이라 함은 셀트랜지스터를 직접적으로 제어하는 워드라인의 갯수를 말한다. 예를 들어, 메인 워드라인과 서브 워드라인의 상하위 구조로 워드라인이 구성되는 경우, 512개의 워드라인이란 셀트랜지스터를 직접적으로 제어하는 워드라인인 서브 워드라인이 512개라는 것을 의미한다.
셀메트릭스의 사이즈(용량)는 메모리장치의 특성에 큰 영향을 미친다. 셀메트릭스의 사이즈가 커지면 비트라인과 워드라인의 갯수가 늘어나는데, 워드라인의 갯수가 늘어난 결과 비트라인의 길이가 늘어나며, 비트라인의 갯수가 늘어난 결과 워드라인의 길이가 늘어나게 된다. 비트라인의 길이가 늘어나면 비트라인의 로딩이 증가하기 때문에 비트라인 센스앰프가 데이터를 센싱하는데 필요한 센싱마진이 줄어든다. 또한, 워드라인의 길이가 늘어나면 워드라인이 인에이블되거나 디스에이블되는데 걸리는 시간이 오래 걸리게 되므로, 메모리장치의 타이밍 파라매터의 특성을 악화시키게 된다.
상기한 이유로 인해 셀메트릭스의 사이즈를 줄이는 것은 메모리장치의 마진을 높이는데 도움이 된다. 그러나 셀메트릭스의 사이즈를 줄이면 셀메트릭스의 저장용량이 줄어들기 때문에 셀메트릭스의 갯수가 증가하며, 이는 비트라인 센스앰프 어레이나 워드라인 드라이버의 갯수를 늘리게 되기 때문에 메모리장치의 전체 면적을 늘린다는 문제점이 있다. 즉, 셀메트릭스의 사이즈를 줄이는 것은 메모리장치의 타이밍 마진 등의 측면에서는 도움이 되나, 메모리장치의 전체 면적을 늘리게 된다는 문제점이 있다.
최근의 메모리장치에서는 전력소모를 줄이기 위해 특정 모드에서 전원전압의 레벨을 낮추거나 하는데, 전원전압의 레벨이 낮아지면 메모리장치의 타이밍 마진이 더욱 악화된다. 따라서 셀메트릭스를 크게 설계한 경우 마진 등이 부족해 메모리장치가 제대로 동작하지 못하게 된다는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 메모리장치의 적은 면적을 갖으면서도 저전력 모드 등에서도 안정적으로 동작하는 반도체 메모리장치를 제공하고자 하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명에 따른 반도체 메모리장치는, 다수의 빅셀메트릭스; 상기 빅셀메트릭스보다 작은 크기를 갖는 다수의 스몰셀메트릭스; 및 소정 모드에서는 상기 다수의 스몰셀메트릭스들만 동작하도록 제어하는 제어부를 포함할 수 있다.
또한, 본 발명에 따른 반도체 메모리장치는, 다수의 빅셀메트릭스와, 상기 빅셀메트릭스보다 적은 저장용량을 갖는 다수의 스몰셀메트릭스를 포함하는 다수의 메모리뱅크; 및 소정 모드에서는 상기 메모리뱅크 동작시 상기 스몰셀메트릭스만 동작하도록 제어하는 제어부를 포함할 수 있다.
또한, 본 발명에 따른 메모리 시스템은, 소정 모드의 진입을 알리는 명령을 생성하는 메모리 콘트롤러; 및 상기 소정 모드시에는 동작하지 않는 다수의 빅셀메트릭스와, 상기 빅셀메트릭스보다 작은 크기를 갖는 다수의 스몰셀메트릭스를 포함하는 반도체 메모리장치를 포함할 수 있다.
본 발명에 따른 반도체 메모리장치는, 빅셀메트릭스와 스몰셀메트릭스를 구비하며, 저전력모드와 같이 타이밍 마진이 부족해질 수 있는 경우에는 스몰셀메트릭스만을 동작시킨다. 스몰셀메트릭스는 셀메트릭스의 사이즈가 작아 타이밍 특성이 상대적으로 우수하며, 저전력모드와 같은 경우에도 안정적으로 동작할 수 있다.
또한, 본 발명에 따른 반도체 메모리장치는 전체가 스몰셀메트릭스로 구성된 것이 아니라 빅셀메트릭스도 구비하므로, 메모리장치의 전체 면적이 크게 늘어나지는 않게 된다.
즉, 본 발명에 따른 반도체 메모리장치는, 메모리장치의 면적을 크게 늘리지 않으면서도, 메모리장치가 저전력 모드에서도 안정적으로 동작 가능하게 해준다는 장점이 있다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 3과 도 4는 본 발명에 따른 반도체 메모리장치의 일실시예 구성도이다.
본 발명에 따른 반도체 메모리장치는, 다수의 빅셀메트릭스(제1영역에 배치), 다수의 스몰셀메트릭스(제2영역에 배치), 및 제어부(310, 410)를 포함하여 구성 된다.
빅셀메트릭스와 스몰셀메트릭스란 크기가 큰 셀메트릭스와 크기가 작은 셀메트릭스를 의미한다. 즉, 용량이 큰 셀메트릭스는 빅셀메트릭스이고 용량이 작은 셀메트릭스는 스몰셀메트릭스가 된다. 본 발명에서의 빅과 스몰은 상대적인 개념인데, 빅셀메트릭스가 256K의 데이터를 저장하는 셀메트릭스라면 스몰셀메트릭스는 128K의 데이터를 저장하는 셀메트릭스를 말한다.
빅셀메트릭스는 워드라인과 비트라인쌍의 갯수가 많고, 워드라인과 비트라인쌍의 길이가 길다. 따라서 타이밍 면에서의 마진이 부족하다. 그러나 배경기술에서 설명한 것과 같이 빅셀메트릭스는 면적에 비해 많은 데이터를 저장할 수 있다는 장점이 있다.
스몰셀메트릭스는 워드라인과 비트라인쌍의 갯수가 적고, 워드라인과 비트라인쌍의 길이가 짧다. 따라서 타이밍 마진의 면에서는 여유가 있는 구성이다. 그러나 면적에 비해 많은 데이터를 저장할 수 없다는 단점이 있다. 즉, 128K의 용량을 가지는 스몰셀메트릭스 2개의 면적이 256K의 용량을 가지는 빅셀메트릭스의 하나의 면적보다 넓다.
빅셀메트릭스와 스몰셀메트릭스는 반도체 메모리장치 내에 다양한 방법으로 배치될 수 있다. 도 3과 도 4의 제1영역이라 표시된 부분은 다수의 빅셀메트릭스가 배치되는 부분을 나타내며 제2영역이라 표시된 영역은 다수의 스몰셀메트릭스가 배치되는 부분을 나타낸다. 도 3과 같이 하나의 메모리뱅크 내에 빅셀메트릭스(제1영역)와 스몰셀메트릭스(제2영역)가 모두 배치될 수도 있다. 또한, 도 4와 같이 0,1,2,3 메모리 뱅크에는 빅셀메트릭스(제1영역)만 배치되고, 4,5,6,7 메모리 뱅크에는 스몰셀메트릭스(제2영역)만 배치될 수도 있다.
제어부(310, 410)는, 소정 모드에서는 다수의 스몰셀메트릭스(제2영역)만 동작하도록 제어하는 역할을 한다. 여기서의 소정 모드란 전원전압이 낮아지는 저전력 모드 또는 저용량 모드 등을 말한다.
최근의 반도체 메모리장치는 메모리 콘트롤러로(memory controller)부터의 명령 혹은 자신의 미리 정해진 규정 등에 따라 전원전압을 낮추어 동작하는 저전력 모드 등을 사용한다. 전원전압이 낮아지는 경우 칩 내의 신호, 데이터 등의 전달속도는 대체로 느려진다. 따라서 전원전압이 낮아지는 경우에는 칩 내의 타이밍을 맞추기가 더욱 힘들어진다. 이러한 경우 셀메트릭스의 사이즈가 커서 마진이 부족한 빅셀메트릭스는 타이밍 마진이 더욱더 부족하게 되고 정상적인 동작을 할 수가 없다.
그러나 스몰셀메트릭스는 워드라인 및 비트라인쌍 등의 길이가 상대적으로 짧기 때문에 빅셀메트릭스에 비해 타이밍 마진에 여유가 있다. 따라서 스몰셀메트릭스는 전원전압이 낮아지는 저전력 모드 등에서도 정상적으로 동작할 수 있다.
제어부(310, 410)는 이와 같이 타이밍 마진이 부족해질 수 있는 모드에서는 빅셀메트릭스들(제1영역)은 동작하지 않도록 제어하며, 스몰셀메트릭스들(제2영역)만 동작하도록 제어한다. 타이밍 마진이 부족해서 정상적으로 동작하는 것이 힘들어진 빅셀메트릭스들(제1영역)은 동작시키지 않고, 타이밍 마진이 넉넉한 스몰셀메트릭스들(제2영역) 만을 동작시키는 것이다. 물론 이러한 경우, 빅셀메트릭스들(제 1영역)에는 데이터를 저장할 수 없기 때문에 메모리장치의 저장용량이 줄어들기는 한다. 그러나 어차피 저전력 모드의 진입은 메모리장치에서 바쁘게 일을 할 필요가 없는 상태에서 이루어지므로, 이러한 모드에서 메모리장치의 저장용량이 줄어든다고 해서 문제될 것은 없다. 제1영역은 동작시키지 않는다는 의미는 제1영역으로는 단순히 데이터만 입/출력되지 않는다는 것을 의미할 수도 있으며, 제1영역으로는 데이터가 입/출력되지 않을 뿐만이 아니라 제1영역은 리프레쉬 동작조차도 이루어지지 않는다는 것을 의미할 수도 있다. 또한, 더 나아가서는 아예 제1영역은 오프된다는 것을 의미할 수도 있다. 이러한 경우 반도체 메모리장치가 소비하는 전체 전류량을 크게 줄이게 된다. 소정 모드시 제1영역을 어떠한 상태로 두느냐는 설계자의 의도에 따라 자유롭게 결정될 수 있다.
제1영역의 동작을 막는 소정 모드로의 진입은 메모리 콘트롤러로부터 입력되는 신호들(커맨드, 어드레스 등)의 조합에 의해서 이루어지게 할 수도 있으며, 메모리장치 자체적으로 설정한 조건을 만족함으로써 이루어지게 할 수도 있다. 소정 모드로의 진입을 어떠한 방식으로 이루어지게 할 것인지는 메모리장치 설계자의 설계에 따라 다양하게 이루어질 수 있음은 당연하다.
본 발명은 제어부(310, 410) 없이 상기와 같은 동작이 이루어질 수도 있다. 소정 모드시에는 메모리 콘트롤러가 제2영역을 선택하기 위한 어드레스만을 메모리장치에 인가하고, 제1영역을 선택하기 위한 어드레스의 조합은 메모리장치에 인가하지 않는다면, 소정 모드에서는 제2영역의 스몰셀메트릭스들로만 데이터가 입/출력될 것이기 때문이다.
도 5는 도 3의 메모리 뱅크0의 내부를 도시한 일실시예 도면이다.
메모리 뱅크0은 128M의 용량을 가지므로, 128개의 1M블록을 포함하여 구성된다. 이 중 64개의 블록(제1영역)은 빅셀메트릭스들로 구성되며, 나머지 64개의 블록(제2영역)은 스몰셀메트릭스로 구성된다. 물론 이러한 배분은 설계자가 메모리를 어떻게 설계하느냐에 따라 달라질 수 있는 사항이다. 예컨데, 도면과는 달리 32개의 1M블록을 빅셀메트릭스들로 구성되게 하고, 96개의 1M블록을 스몰셀메트릭스들로 구성되게 할 수도 있다.
도면의 상단(510)에는 제1영역에 속하는 1M블록의 내부를 도시하였다. 1M블록은 256K의 용량을 가지는 4개의 빅셀메트릭스를 포함하여 구성된다. 예컨데, 빅셀메트릭스는 512개의 워드라인과 512개의 비트라인쌍을 포함하여 256K의 데이터를 저장한다.
도면의 하단(520)에는 제2영역에 속하는 1M블록의 내부를 도시하였다. 1M블록은 128K의 용량을 가지는 8개의 스몰셀메트릭스를 포함하여 구성된다. 도면에는 256개의 워드라인과 512개의 비트라인쌍을 포함하여 128K의 데이터를 저장하는 스몰셀메트릭스를 도시하였다. 스몰셀메트릭스는 빅셀메트릭스에 비해 워드라인의 갯수가 반으로 줄어들었기 때문에 비트라인쌍의 길이가 반으로 줄어든다. 따라서 비트라인 센스앰프의 타이밍에 보다 여유가 있다. 비록 도면에는 빅셀메트릭스에 비래 워드라인의 갯수만을 줄인 스몰셀메트릭스를 도시하였지만, 빅셀메트릭스에 비해 비트라인쌍의 갯수를 줄인 스몰셀메트릭스를 설계하거나, 빅셀메트릭스에 비해 워드라인과 비트라인쌍의 갯수를 모두 줄인 스몰셀메트릭스를 설계하는 것도 가능 함은 당연하다.
메모리장치가 도 4와 같이 구성된 경우에는, 뱅크 0,1,2,3은 510과 같이 빅셀메트릭스만으로 구성하고, 뱅크 4,5,6,7은 520과 같이 스몰셀메트릭스만으로 구성하면 된다.
도 6은 메모리 콘트롤러(600)와 제어부(310, 410)를 도시한 일실시예 구성도이다.
제어부(310, 410)는, 모드생성부(610)와, 영역 선택부(620)를 포함하여 구성된다.
모드생성부(610)는 소정 모드시 활성화되는 모드신호(HALF)를 생성한다. 앞서 설명한 바와 같이, 소정 모드로의 진입은 메모리 콘트롤러(600)로부터 입력되는 신호(/RAS, /CAS, /WE, ADDR, CLK)등의 조합으로 이루어질 수 있다. 이 경우 메모리 콘트롤러와 메모리장치 사이에 정해진 규약에 따라 신호들(/RAS, /CAS, /WE, ADDR, CLK)이 조합되어 입력될 것이며 모드생성부(610)는 이러한 신호들을 디코딩해 모드신호(HALF)를 활성화시키면 된다.
또한, 모드생성부(610)는 메모리 콘트롤러(600)로부터 입력되는 신호들에 의해서가 아니라 메모리장치 내부적으로 정해진 특정 조건을 만족함으로써 모드신호(HALF)를 활성화시킬 수도 있다. 예를 들어, 메모리장치가 어느 정도의 시간 동안 아무런 동작을 하지 않으면 소정 모드로의 진입조건이 만족 된다거나, 퓨즈(fuse)회로의 퓨즈 컷팅 등에 따라 소정 모드로의 진입 여부가 결정되게 설계될 수 있을 것이다.
영역 선택부(620)는 모드신호(HALF)의 비활성화시에는 영역 어드레스(ADDR_X11)에 응답하여 제1영역과 제2영역 중 하나를 선택한다. 영역 어드레스(ADDR_X11)란 메모리장치의 동작시 제1영역과 제2영역을 구분해주는 어드레스를 말하는데, 여기서는 11번 X어드레스(ADDR_X11)를 영역 어드레스로 사용하는 경우를 예시하였다. 영역 어드레스(ADDR_X11)의 논리 레벨에 따라 제1영역을 동작시키는 X11B 신호가 활성화되거나 제2영역을 동작시키는 X11S 신호가 활성화된다. 즉, 모드신호(HALF)의 비활성화시에 영역 선택부(620)는 영역 어드레스(ADDR_X11)에 따라 제1영역 또는 제2영역을 동작시킨다. 그러므로 이때는 제1영역과 제2영역은 모두 정상적인 동작을 수행한다.
모드신호(HALF)의 활성화시에는 영역 선택부(620)는 항상 제2영역만 동작하도록 제어한다. 이때는 영역 어드레스(ADDR_X11)의 논리 레벨은 무시되며 항상 X11S 신호만이 활성화되고 X11B는 항상 비활성화된다. 즉, 모드신호(HALF) 활성화시에는 제1영역은 선택이 되지 못하기에 동작하지 않는다.
모드신호(HALF)는 단순히 영역 선택부(620)로 입력되어 제1영역의 선택을 막기 위해서만 사용되지 않고, 아예 제1영역에 전원공급 등을 차단하는 신호로서 사용될 수도 있다. 모드신호(HALF)가 활성화되었음은 제1영역은 동작할 필요가 없음을 나타내므로 이러한 모드신호(HALF)를 바로 이용하여 제1영역을 오프시키게 메모리장치를 설계할 수도 있을 것이다.
도 7은 도 6의 영역 선택부(620)의 일실시예 구성도.
도면에 도시된 바와 같이, 영역 선택부는 인버터(701, 703, 704, 706)와 낸드게이트(702), 노아게이트(705)를 포함하여 구성될 수 있다.
모드신호(HALF)의 비활성화시에 영역 어드레스(ADDR_X11)의 논리 레벨에 따라 X11S 또는 X11B가 활성화된다. 영역 어드레스(ADDR_X11)가 '하이'레벨이면 X11B가 활성화되며, 영역 어드레스(ADDR_X11)가 '로우'레벨이면 X11S가 활성화된다.
모드신호(HALF)의 활성화시에는 영역 어드레스(ADDR_X11)가 어떠한 논리값을 갖던지 X11S 신호가 활성화되고, X11B 신호는 비활성화된다. 따라서 제1영역은 선택될 수 없으며 항상 제2영역만이 선택된다. 따라서 모드신호(HALF)가 활성화된 경우에는 메모리 컨트롤러로부터 영역 어드레스(ADDR_X11)를 인가받지 않아도 된다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.
도 1은 종래의 반도체 메모리장치의 구조를 나타낸 도면.
도 2는 도 1의 메모리뱅크를 도시한 도면.
도 3과 도 4는 본 발명에 따른 반도체 메모리장치의 일실시예 구성도.
도 5는 도 3의 메모리 뱅크0의 내부를 도시한 일실시예 도면.
도 6은 메모리 콘트롤러와 제어부(310, 410)를 도시한 일실시예 구성도
도 7은 도 6의 영역 선택부(620)의 일실시예 구성도.

Claims (19)

  1. 소정 모드시에는 동작하지 않는 다수의 빅셀메트릭스; 및
    상기 빅셀메트릭스보다 워드라인 또는 비트라인 중 적어도 하나는 더 짧은 길이를 갖는 다수의 스몰셀메트릭스
    를 포함하는 반도체 메모리장치.
  2. 제 1항에 있어서,
    상기 스몰셀메트릭스는,
    상기 빅셀메트릭스보다 적은 수의 워드라인을 포함하는 것을 특징으로 하는 반도체 메모리장치.
  3. 제 1항 또는 제 2항에 있어서,
    상기 스몰셀메트릭스는,
    상기 빅셀메트릭스보다 적은 수의 비트라인을 포함하는 것을 특징으로 하는 반도체 메모리장치.
  4. 제 1항에 있어서,
    상기 소정 모드는,
    저전력 모드 또는 저용량 모드인 것을 특징으로 하는 반도체 메모리장치.
  5. 제 1항에 있어서,
    상기 반도체 메모리장치는,
    상기 소정 모드에서는 상기 다수의 빅셀메트릭스는 동작하지 않고, 상기 다수의 스몰셀메트릭스만 동작하도록 제어하는 제어부를 더 포함하는 것을 특징으로 하는 반도체 메모리장치.
  6. 제 5항에 있어서,
    상기 제어부는,
    상기 소정 모드시 활성화되는 모드신호를 생성하는 모드생성부; 및
    상기 모드신호에 응답하여 상기 다수의 빅셀메트릭스가 동작하지 않도록 제어하는 영역선택부
    를 포함하는 것을 특징으로 하는 반도체 메모리장치.
  7. 제 6항에 있어서,
    상기 모드생성부는,
    메모리장치 외부로부터 입력되는 신호를 디코딩해 상기 모드신호를 생성하는 것을 특징으로 하는 반도체 메모리장치.
  8. 다수의 빅셀메트릭스와, 상기 빅셀메트릭스보다 워드라인 또는 비트라인 중 적어도 하나는 더 짧은 길이를 갖는 다수의 스몰셀메트릭스를 포함하는 다수의 메모리뱅크; 및
    소정 모드에서는 상기 메모리뱅크 동작시 상기 스몰셀메트릭스만 동작하도록 제어하는 제어부
    를 포함하는 반도체 메모리장치.
  9. 제 8항에 있어서,
    상기 스몰셀메트릭스는,
    상기 빅셀메트릭스보다 적은 수의 워드라인을 포함하는 것을 특징으로 하는 반도체 메모리장치.
  10. 제 8항에 있어서,
    상기 스몰셀메트릭스는,
    상기 빅셀메트릭스보다 적은 수의 비트라인을 포함하는 것을 특징으로 하는 반도체 메모리장치.
  11. 제 8항에 있어서,
    상기 소정 모드는,
    저전력 모드 또는 저용량 모드인 것을 특징으로 하는 반도체 메모리장치.
  12. 제 8항에 있어서,
    상기 메모리뱅크는,
    상기 다수의 빅셀메트릭스가 배치되는 제1영역과, 상기 다수의 스몰셀메트릭스가 배치되는 제2영역을 포함하는 것을 특징으로 하는 반도체 메모리장치.
  13. 제 12항에 있어서,
    상기 제어부는,
    상기 소정 모드시 활성화되는 모드신호를 생성하는 모드생성부; 및
    상기 모드신호의 비활성화시 영역 어드레스에 응답하여 상기 제1영역과 상기 제2영역 중 하나를 선택하지만, 상기 모드신호의 활성화시에는 상기 영역 어드레스 의 논리레벨과는 상관없이 항상 상기 제2영역만 선택되도록 하는 영역 선택부
    를 포함하는 것을 특징으로 하는 반도체 메모리장치.
  14. 제 13항에 있어서,
    상기 모드생성부는,
    메모리장치 외부로부터 입력되는 신호를 디코딩해 상기 모드신호를 생성하는 것을 특징으로 하는 반도체 메모리장치.
  15. 소정 모드의 진입을 알리는 명령을 생성하는 메모리 콘트롤러; 및
    상기 소정 모드시에는 동작하지 않는 다수의 빅셀메트릭스와, 상기 빅셀메트릭스보다 워드라인 또는 비트라인 중 적어도 하나는 더 짧은 길이를 갖는 다수의 스몰셀메트릭스를 포함하는 반도체 메모리장치
    를 포함하는 메모리 시스템.
  16. 제 15항에 있어서,
    상기 스몰셀메트릭스는,
    상기 빅셀메트릭스보다 적은 수의 워드라인을 포함하는 것을 특징으로 하는 메모리 시스템.
  17. 제 15항 또는 제 16항에 있어서,
    상기 스몰셀메트릭스는,
    상기 빅셀메트릭스보다 적은 수의 비트라인을 포함하는 것을 특징으로 하는 메모리 시스템.
  18. 제 15항에 있어서,
    상기 소정 모드는,
    저전력 모드 또는 저용량 모드인 것을 특징으로 하는 메모리 시스템.
  19. 제 15항에 있어서,
    상기 반도체 메모리장치는,
    상기 소정 모드에서는 상기 다수의 빅셀메트릭스는 동작하지 않고, 상기 다수의 스몰셀메트릭스만 동작하도록 제어하는 제어부를 더 포함하는 것을 특징으로 하는 메모리 시스템.
KR1020080092882A 2008-09-22 2008-09-22 반도체 메모리장치 및 이를 포함하는 메모리 시스템 KR100967108B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080092882A KR100967108B1 (ko) 2008-09-22 2008-09-22 반도체 메모리장치 및 이를 포함하는 메모리 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080092882A KR100967108B1 (ko) 2008-09-22 2008-09-22 반도체 메모리장치 및 이를 포함하는 메모리 시스템

Publications (2)

Publication Number Publication Date
KR20100033832A KR20100033832A (ko) 2010-03-31
KR100967108B1 true KR100967108B1 (ko) 2010-07-05

Family

ID=42182611

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080092882A KR100967108B1 (ko) 2008-09-22 2008-09-22 반도체 메모리장치 및 이를 포함하는 메모리 시스템

Country Status (1)

Country Link
KR (1) KR100967108B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960001859A (ko) * 1994-06-15 1996-01-26 이대원 카메라의 자동 단계 심도별 촬영장치 및 그 방법
KR20030012980A (ko) * 2001-08-06 2003-02-14 삼성전자주식회사 멀티 사이즈 밀도 칩에 적합한 리던던시 구조를 갖는반도체 메모리 장치 및 그에 따른 리던던시 블록 배치방법
KR20060040394A (ko) * 2004-11-05 2006-05-10 주식회사 하이닉스반도체 반도체 메모리 장치
KR20070061543A (ko) * 2004-09-16 2007-06-13 엠시스템스 리미티드 메모리 관리 방법, 메모리 장치 및 컴퓨터 판독 가능 저장매체

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960001859A (ko) * 1994-06-15 1996-01-26 이대원 카메라의 자동 단계 심도별 촬영장치 및 그 방법
KR20030012980A (ko) * 2001-08-06 2003-02-14 삼성전자주식회사 멀티 사이즈 밀도 칩에 적합한 리던던시 구조를 갖는반도체 메모리 장치 및 그에 따른 리던던시 블록 배치방법
KR20070061543A (ko) * 2004-09-16 2007-06-13 엠시스템스 리미티드 메모리 관리 방법, 메모리 장치 및 컴퓨터 판독 가능 저장매체
KR20060040394A (ko) * 2004-11-05 2006-05-10 주식회사 하이닉스반도체 반도체 메모리 장치

Also Published As

Publication number Publication date
KR20100033832A (ko) 2010-03-31

Similar Documents

Publication Publication Date Title
JP4524645B2 (ja) 半導体装置
US6798711B2 (en) Memory with address management
KR910002029B1 (ko) 반도체기억장치
JP2010152962A (ja) 半導体記憶装置
US7983097B2 (en) Wordline driving circuit of semiconductor memory device
US9053821B2 (en) Semiconductor device performing stress test
KR20100029484A (ko) 워드라인 구동회로 및 구동방법
CN113129957A (zh) 存储器电路
JP4594015B2 (ja) ワードライン活性化方法及び半導体メモリ装置
JPH11354744A (ja) 半導体メモリ装置
US8451680B2 (en) Method of driving a semiconductor memory device with a sense amplifier controller for maintaining the connection of a previously selected memory cell array
KR100967108B1 (ko) 반도체 메모리장치 및 이를 포함하는 메모리 시스템
JP5216090B2 (ja) パワーダウン・モード時にバッファ電流を低減するメモリ装置
KR100516695B1 (ko) 반도체 메모리 소자의 로오 액티브 방법
US20020097618A1 (en) Semiconductor memory
US7961537B2 (en) Semiconductor integrated circuit
KR20100076762A (ko) 워드라인 구동회로
KR20060095262A (ko) 반도체 메모리 장치
US6473347B2 (en) Semiconductor device having memory with effective precharging scheme
KR100934857B1 (ko) 워드라인 구동 장치
KR20230160629A (ko) 라이트 성능이 개선된 sram 및 이의 라이트 동작 방법
KR100396967B1 (ko) 메모리 뱅크를 가진 반도체 메모리
KR100629693B1 (ko) 반도체 메모리 소자의 컬럼 리던던시 회로
KR100477824B1 (ko) 반도체 메모리 소자
KR20240069294A (ko) 로우 회로를 포함하는 메모리 및 메모리의 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee