KR100967002B1 - 불휘발성 메모리 소자 및 그 동작 방법 - Google Patents

불휘발성 메모리 소자 및 그 동작 방법 Download PDF

Info

Publication number
KR100967002B1
KR100967002B1 KR1020080050105A KR20080050105A KR100967002B1 KR 100967002 B1 KR100967002 B1 KR 100967002B1 KR 1020080050105 A KR1020080050105 A KR 1020080050105A KR 20080050105 A KR20080050105 A KR 20080050105A KR 100967002 B1 KR100967002 B1 KR 100967002B1
Authority
KR
South Korea
Prior art keywords
read voltage
voltage
read
memory device
word line
Prior art date
Application number
KR1020080050105A
Other languages
English (en)
Other versions
KR20090124101A (ko
Inventor
왕인수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080050105A priority Critical patent/KR100967002B1/ko
Publication of KR20090124101A publication Critical patent/KR20090124101A/ko
Application granted granted Critical
Publication of KR100967002B1 publication Critical patent/KR100967002B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 불휘발성 메모리 소자의 동작에 관한 것으로, 메모리 셀들이 연결되는 워드라인의 논리적 페이지의 프로그램 상태에 따라 다른 독출 전압을 생성하는 복수개의 독출전압 생성기를 포함하고, 상기 복수개의 독출전압 생성기는 각각 온도에 따라 출력전압을 변경하는 정도가 다르게 제어되는 전압 생성부; 및 상기 복수개의 독출전압 생성기를 상기 메모리 셀이 독출을 수행하는 현재 프로그램된 상태인 논리 페이지에 따라서 선택적으로 인에이블 시켜 데이터 독출전압의 출력을 제어하는 제어부를 포함한다.
온도 보상, 전압 레벨, 문턱전압

Description

불휘발성 메모리 소자 및 그 동작 방법{Non volatile memory device and method of operating the same}
본 발명은 불휘발성 메모리 소자의 독출전압 발생장치에 관한 것으로, 온도에 따라 변경되는 독출전압을 메모리 셀의 프로그램 상태에 따라 별도로 제공할 수 있는 불휘발성 메모리 소자 및 그 동작 방법에 관한 것이다.
불휘발성 메모리 소자에 하나인 플래시 메모리 소자는 일반적으로 복수개의 메모리 셀들이 직렬로 접속되어 한 개의 스트링을 다수개 포함하여 구성된다. 이러한 플래시 메모리 장치는 노트북, PDA(Personal Digital Assistant), 휴대폰과 같은 휴대 전자장치, 컴퓨터 바이오스, 프린터, USB(Universal Serial Bus) 드라이버 등과 같은 다양한 반도체 장치에 널리 사용되고 있다.
일반적인 플래시 메모리 장치의 메모리 셀 어레이는 비트라인(Bit Line; BL) 및 셀 소오스 라인(Cell Source Line; CSL)사이에서 메모리 셀이 직렬 접속된 구조로 이루어진다. 또한, 낸드 플래시 메모리 장치는 메모리 셀을 비트라인(BL) 및 셀 소오스 라인(CSL)과 전기적으로 접속시키기 위하여 드레인 선택 라인(Drain Selective Line; DSL) 및 소오스 선택 라인(Source Selective Line; SSL) 이라는 두 개의 트랜지스터가 접속된다.
또한 불휘발성 메모리 소자는 저장할 수 있는 데이터의 용량을 늘리기 위해 하나의 메모리 셀에 여러 비트 데이터를 저장할 수 있는 멀티 레벨 셀(Multi Level Cell; MLC)을 사용하는 제품이 늘어나고 있다. 멀티 레벨 셀을 적용한 불휘발성 메모리 소자는 하나의 메모리 셀에 여러 비트의 데이터가 저장될 수 있기 때문에 용량이 늘어나는 반면에, 하나의 메모리 셀을 프로그램했을 경우 문턱전압 분포가 여러 개로 나뉘기 때문에 그만큼 프로그램을 하는 시간이 늘어난다. 따라서 프로그램 시간을 줄이기 위한 여러 가지 기술이 개발되고 있다.
한편, 상기 불휘발성 메모리 소자를 구성하고 있는 메모리 셀은 온도에 대하여 문턱전압이 변경되는 특성을 가지고 있다. 따라서 메모리 셀의 문턱전압은 프로그램을 수행할 때와, 저장된 데이터를 독출할 때의 온도 차이로 인해서 크게 달라질 수 있다. 따라서 설정되어 있는 독출전압으로 데이터를 독출할 때, 잘못된 데이터가 독출될 수 있는 문제가 있다.
따라서 본 발명이 이루고자 하는 기술적 과제는 메모리 셀의 프로그램 상태에 따라 주변 온도에 맞는 독출전압을 생성하는 독출전압 생성기를 각각 구비하여 온도뿐만 아니라 메모리 셀의 프로그램 상태에 따른 독출전압을 제공하는 불휘발성 메모리 소자 및 그 동작 방법을 제공하는데 있다.
본 발명의 특징에 따른 불휘발성 메모리 소자는,
메모리 셀들이 연결되는 워드라인의 논리적 페이지의 프로그램 상태에 따라 다른 독출 전압을 생성하는 복수개의 독출전압 생성기를 포함하고, 상기 복수개의 독출전압 생성기는 각각 온도에 따라 출력전압을 변경하는 정도가 다르게 제어되는 전압 생성부; 및 상기 복수개의 독출전압 생성기를 상기 메모리 셀이 독출을 수행하는 현재 프로그램된 상태인 논리 페이지에 따라서 선택적으로 인에이블 시켜 데이터 독출전압의 출력을 제어하는 제어부를 포함한다.
삭제
상기 전압 생성부는, 상기 메모리 셀이 n 비트의 정보를 저장하여, 상기 워드라인이 논리적으로 n 개의 페이지를 포함할 때, 각각의 논리적인 페이지 프로그램 정도에 따른 독출전압을 생성하는 n 개의 독출전압 생성기를 포함하는 것을 특징으로 한다.
상기 n 개의 독출전압 생성기들은 각각이 출력하는 독출전압이 주변온도에 따라 변경되는 변화량이 다르게 설정된 것을 특징으로 한다.
본 발명의 특징에 따른 불휘발성 메모리 소자의 동작 방법은,
데이터 독출 명령에 따라 선택된 워드라인의 프로그램 상태를 판단하는 단계; 상기 판단 결과에 따라 설정된 독출전압을 각각의 독출전압의 전압레벨에 따라 다르게 설정된 온도 변수에 따라 변경되게 생성하는 단계; 및 상기 생성되는 독출전압을 이용하여 데이터를 독출하는 단계를 포함한다.
상기 선택된 워드라인의 프로그램 상태를 판단하는 것은, 상기 워드라인이 포함하는 논리적인 페이지들 중 프로그램이 진행된 페이지를 확인하는 것을 특징으로 한다.
상기 논리적인 페이지별로 각각 다른 독출전압들이 설정되는 것을 특징으로 한다.
상기 서로 다른 독출 전압들은 온도에 따라 증가하도록 설정하되, 그 증가량은 자신의 결정되는 것을 특징으로 한다.
이상에서 설명한 바와 같이, 본 발명에 따른 불휘발성 메모리 소자 및 그 동작 방법은 메모리 셀의 프로그램 상태에 따라서 주변 온도가 미치는 영향이 다른 것을 보완하기 위해서 프로그램 상태에 따라 독출전압을 생성하는 장치를 각각 다르게 구비하고, 각각의 독출전압 생성 장치가 주변 온도에 의해 받는 영향을 서로 다르게 설정함으로써 온도뿐만 아니라 메모리 셀의 프로그램 상태에 따라서도 다른 독출전압을 제공하여 데이터 독출의 신뢰성을 높인다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본실시 예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 멀티 레벨 셀의 문턱전압 분포의 이동을 나타낸다.
도 1을 참조하면, 4비트 정보를 저장할 수 있는 멀티 레벨 셀(Multi Level Cell; MLC)의 프로그램 진행에 따른 문턱전압 분포의 이동을 확인할 수 있다.
즉, 제 1 비트 정보를 프로그램하는 LSB(Least Significant Bit) 프로그램을 수행하면, 문턱전압 분포가 두 개로 나뉜다. 그리고 제 2 비트 정보를 프로그램하는 CSB 프로그램을 수행하면, 두개의 문턱전압 분포가 4개로 변경된다.
제 3 비트 정보를 프로그램하는 MSB(Most Significant Bit) 프로그램을 하면, 4개의 문턱전압 분포가 8개로 변경되고, 제 4 비트 정보를 프로그램하는 Top MSB 프로그램을 하면 8개의 문턱전압 분포가 16개로 변경된다.
상기와 같이 프로그램이 진행됨에 따라 나뉘는 문턱전압 분포의 개수는 많아지고, 그에 따라 각각의 문턱전압간의 폭도 좁아져 데이터 독출을 위한 마진(margin)이 좁아진다.
또한, 메모리 셀의 특성에 따라 주변 온도에 따라서 메모리 셀의 문턱전압이 변경되는데, 이를 보상하기 위해서 주변온도에 따라 변경되는 데이터 독출전압을 이용한다.
도 2a는 본 발명의 실시 예에 따른 불휘발성 메모리 소자의 블록도이다.
도 2a를 참조하면, 불휘발성 메모리 소자(200)는 메모리 셀 어레이(210), 페이지 버퍼부(220), Y 디코더(230), X 디코더(240), 전압 제공부(250) 및 제어부(260)를 포함한다.
메모리 셀 어레이(210)는 데이터 저장을 위한 메모리 셀들이 워드라인과 비트라인으로 연결되어 있다. 본 발명의 실시 예에 따른 불휘발성 메모리 소자(200)의 메모리 셀은 4비트 정보를 저장할 수 있는 멀티 레벨 셀이다.
페이지 버퍼부(220)는 비트라인에 연결되고, 프로그램할 데이터를 저장하여 선택된 메모리 셀에 프로그램되도록 비트라인에 전달하거나, 비트라인을 통해 저장된 데이터를 독출하여 저장하는 페이지 버퍼 회로들을 포함한다.
Y 디코더(230)는 상기 페이지 버퍼 회로들의 데이터 입출력 경로를 제공하고, X 디코더(240)는 메모리 셀 어레이(210)의 워드라인들을 선택하여 동작을 위한 전압을 제공하는 경로를 제공한다.
전압 제공부(250)는 상기 X 디코더(240)에 의해서 워드라인에 제공되는 동작전압을 생성한다. 이때 전압 제공부(250)는 주변 온도와, 선택된 워드라인의 프로그램 정도에 따라서 서로 다른 독출전압을 출력하는 독출전압을 생성하여 제공한다. 상기 전압 제공부(250)의 동작 제어를 수행하는 곳은 제어부(260)이다.
제어부(260)는 전압 제공부(250) 뿐만 아니라 X 디코더(240)와, 페이지 버퍼부(220) 및 Y 디코더(230)를 제어하여 메모리 셀 어레이(210)에 데이터가 프로그램되고, 저장된 데이터가 독출되게 한다.
상기 전압 제공부(250)의 독출전압을 제공하는 장치를 상세히 설명하면 다음과 같다.
도 2b는 도 2a의 전압 제공부의 일부 블록도이다.
특히, 도 2b는 본 발명의 실시 예에 다른 불휘발성 메모리 소자(200)의 메모리 셀 어레이(210)와 페이지 버퍼부(220)와 X 디코더(240) 및 전압 생성부(250)간의 일부 회로를 나타낸다.
도 2b를 참조하면, 메모리 셀 어레이(210)는 다수의 메모리 셀들로 구성되는 셀 스트링들이 포함된다. 셀 스트링은 드레인 선택 트랜지스터(Drain Select Transistor; DST)와 소오스 선택 트랜지스터(Source Select Transistor; SST)간에 다수의 메모리 셀들이 직렬로 연결된다.
셀 스트링의 드레인 선택 트랜지스터(DST)의 드레인단은 비트라인(BL)과 연결된다.
셀 스트링들과 연결되는 비트라인들은 이븐 비트라인과 오드 비트라인으로 구분되고, 하나의 이븐 비트라인과 하나의 오드 비트라인으로 구성되는 한 쌍의 비트라인들은 페이지 버퍼부(220)의 페이지 버퍼 회로와 연결된다.
페이지 버퍼 회로는 제 1 내지 제 3 NMOS 트랜지스터(N1 내지 N3)와 래치부를 포함한다. 제 1 NMOS 트랜지스터(N1)는 이븐 비트라인(BLe)과 노드(SO1) 사이에 연결되고, 제 2 NMOS 트랜지스터(N2)는 오드 비트라인(BLo)과 노드(SO1) 사이에 연결된다.
제 1 NMOS 트랜지스터(N1)의 게이트에는 이븐 비트라인 선택 신호(Select BLe; SBLe)가 입력되고, 제 2 NMOS 트랜지스터(N2)의 게이트에는 오드 비트라인 선택 신호(Select BLo; SBLo)가 입력된다.
제 3 NMOS 트랜지스터(N3)는 노드(SO1)와 래치부의 사이에 연결되고, 제 3 NMOS 트랜지스터(N3)의 게이트에는 비트라인 전압을 센싱하기 위한 센싱제어신호(PBSENSE)가 입력된다. 래치부는 프로그램할 데이터를 래치하거나, 독출되는 데이터를 래치한다.
메모리 셀 어레이(210)의 드레인 선택 트랜지스터(DST)들의 게이트는 드레인 선택 라인(Drain Select Line; DSL)에 공통 연결되고, 소오스 선택 트랜지스터(SST)들의 게이트는 소오스 선택 라인(Source Select Line; SSL)에 공통 연결된다. 그리고 메모리 셀들은 각각 워드라인들에 연결된다.
X 디코더(240)는 드레인 선택 라인(DSL)과 소오스 선택 라인(SSL) 및 워드라인들(WL)과 전압 제공부(250)의 글로벌 드레인 선택 라인(Global Drain Select Line; GDSL)과 글로벌 소오스 선택 라인(Global Source Select Line; GSSL) 및 글로벌 워드라인(Global Word Line; GWL)들 사이에 연결되어 제어신호에 의해 스위칭 동작을 하는 고전압 스위치들을 포함한다.
그리고 전압 제공부(250)는 데이터 독출을 위한 제 1 내지 제 4 독출전압 생성기(251 내지 254)를 포함한다. 제 1 독출전압 생성기(251)는 제 1 비트정보가 프로그램된 페이지를 독출할 때의 독출전압을 주변 온도에 따라 변경하여 제 1 독출전압(VREAD1)으로 출력한다.
제 2 독출전압 생성기(252)는 제 2 비트정보가 프로그램된 페이지를 독출할 때의 독출전압을 주변 온도에 따라 변경하여 제 2 독출전압(VREAD2)으로 출력한다. 제 3 독출전압 생성기(253))는 제 3 비트정보가 프로그램된 페이지를 독출할 때의 독출전압을 주변 온도에 따라 변경하여 제 3 독출전압(VREAD3)으로 출력한다.
그리고 제 4 독출전압 생성기(254)는 제 4 비트정보가 프로그램된 페이지를 독출할 때의 독출전압을 주변 온도에 따라 변경하여 제 4 독출전압(VREAD4)으로 출력한다.
상기 제 1 내지 제 4 비트 정보로 프로그램된 페이지에 대해서 설명하면, 상기 본 발명의 실시 예에 따른 불휘발성 메모리 소자(200)의 메모리 셀이 4비트 정보를 프로그램하는 멀티 레벨 셀(Multi Level Cell)이기 때문에, 하나의 워드라인마다 논리적으로 4개의 페이지를 포함한다.
즉, 각각의 워드라인이 제 1 내지 제 4 비트 정보 프로그램을 위해 제 1 내지 제 4 페이지로 구성되는 것이다. 상기 제 1 내지 제 4 독출전압 생성기(251 내지 254)는 각각 제 1 내지 제 4 페이지에 프로그램이 진행된 워드라인에 독출전압을 출력한다.
상기 제 1 내지 제 4 독출전압 생성기(251 내지 254)는 주변 온도에 따라서 변경되는 독출전압을 출력하는 회로이고, 각각이 프로그램 정도에 따라서 온도에 따른 변화율이 다르게 적용되도록 구성된다.
대표적으로 제 1 독출전압 생성기(251)의 회로 구성을 설명하면 다음과 같다.
도 2c는 도 2b의 제 1 독출전압 생성기의 회로도이다.
도 2c를 참조하면, 제 1 독출전압 생성기(251)는 제 1 내지 제 3 비교기(COM1 내지 COM3)와 제 1 및 제 2 저항(R1, R2)과 가변저항들(Rf, Rg, Rt) 및 제 1 NMOS 트랜지스터(N1)를 포함한다.
제 1 및 제 2 비교기(COM1, COM2)는 입력되는 전압을 그대로 출력하는 버퍼의 기능을 한다. 이를 위해서 제 1 비교기(COM1)의 비반전 단자(+)에 전압(VBG)이 입력되고, 반전단자(-)는 출력단인 노드(K1)와 연결된다. 그리고 제 2 비교기(COM2)의 비반전 단자(+)에는 노드(K2)의 전압이 입력되고, 반전 단자(-)는 출력노드인 노드(K3)와 연결된다.
그리고 가변저항(Rf)과 가변저항(Rg)은 노드(K1)와 접지노드 사이에 직렬로 연결된다. 가변저항(Rf)은 전압(VBG)을 기준전압 레벨로 분배하여 출력하기 위한 가변저항이고, 가변저항(Rg)은 전압(VBG)를 독출전압(VRD) 레벨로 분배하여 출력하기 위한 가변전압이다.
제 1 NMOS 트랜지스터(N1)와 가변저항(Rt)은 전원전압 노드와 접지노드 사이에 직렬로 연결된다. 제 1 NMOS 트랜지스터(N1)의 게이트에는 가변저항(Rf)에 의해 출력되는 기준전압이 입력된다. 그리고 가변저항(Rt)은 제 1 NMOS 트랜지스터(N1)가 턴온 되어 인가되는 전원전압을 온도에 따라 변경되게 분배하여 출력하기 위한 가변저항이다.
주변 온도에 따라 변경되는 노드(K2)의 전압은 제 2 비교기(COM2)의 비반전 단자(+)에 입력되어 노드(K3)로 출력된다.
그리고 제 1 저항(R1)은 노드(K3)와 제 3 비교기(COM3)의 반전단자(-)에 연 결되는 노드(K4)의 사이에 연결된다. 제 2 저항(R2)은 제 3 비교기(COM3)의 반전단자(-)와 출력단인 노드(K5)의 사이에 연결된다.
제 3 비교기(COM3)의 비반전 단자(+)에는 가변저항(Rg)에 의해 출력되는 독출전압(VRD)이 입력된다. 제 3 비교기(COM3)의 출력단인 노드(K5)를 통해 제 1 독출전압(VREAD1)이 출력된다.
상기 가변저항(Rg)은 제 1 독출전압(VREAD) 레벨에 맞는 독출전압(VRD)이 출력되게 설정된다. 제 2 내지 제 4 독출전압 생성기(252 내지 254)의 가변저항(Rg)은 각각의 페이지 프로그램에 따른 레벨에 맞는 독출전압이 출력되도록 설정된다.
또한 가변저항(Rt)은 온도에 따른 전압이 변경되게 하는데, 제 2 내지 제 4 독출전압(VREAD2 내지 VREAD4)의 전압 레벨에 따라 온도에 의한 영향을 받는 정도가 다르기 때문에 가변저항(Rt)이 다르게 설정된다.
그리고 노드(K5)를 통해 출력되는 제 1 독출전압(VREAD1)은 다음의 식에 따른 전압 레벨이 된다.
Figure 112008038493403-pat00001
상기와 같이 메모리 셀의 프로그램 상태에 따라 다르게 출력되는 독출전압의 상태가 온도에 따라 변경되는 정도가 다르기 때문에 온도에 따라서 각각의 전압이 다르게 영향을 받도록 독출전압을 조절하여 데이터를 독출한다.
한편, 상기 도 2c는 온도에 따라 변경되는 독출전압을 생성할 수 있게 만든 회로로서, 온도에 따라 변경되는 전압을 출력하게 하는 다양한 온도 보상 회로로서 설정될 수 있다. 다만 각각의 전압 레벨에 따른 온도에 따른 변수 값만을 다르게 설정함으로써 독출전압마다 온도에 따라 다른 영향을 받게 구현할 수 있다.
다음은 상기의 불휘발성 메모리 소자(200)의 데이터 독출 방법이다.
도 3은 본 발명의 실시 예에 따른 데이터 독출 방법의 동작 순서도이다.
도 3을 참조하면, 본 발명의 실시 예에 따른 불휘발성 메모리 소자(200)의 제어부(260)는 데이터 독출 명령과, 데이터를 독출할 주소정보를 입력받는다(S301).
제어부(260)는 데이터 독출을 위해서 선택되는 워드라인(WL)의 프로그램 상태를 확인한다(S303). 상기 프로그램 상태를 확인하는 방법은 플래그 셀을 이용해서 프로그램 상태를 확인하는 방법을 포함한 다양한 방식으로 구현할 수 있다.
본 발명의 실시 예에 따라 제어부(260)는 선택된 워드라인이 제 1 내지 제 4 페이지들 중 어느 페이지까지 프로그램되었는지를 확인한다. 그리고 확인된 프로그램 상태에 따라서 제어부(260)는 제 1 내지 제 4 독출전압 생성기(251 내지 254)들 중 어느 하나를 인에이블 시킨다(S305). 즉, 선택된 워드라인이 제 1 페이지까지 프로그램된 상태라면(도 1의 LSB 프로그램 상태), 제 1 독출전압 생성기(251)를 인에이블 시킨다.
인에이블된 제 1 내지 제4 독출전압 생성기(251 내지 254)들 중 하나는 전압(VBG)이 입력되고, 온도에 따라서 변경되는 제 1 내지 제 4 독출전압(VREAD1 내지 VREAD4)을 생성하여 출력한다(S307).
상기 생성되는 제 1 내지 제 4 독출전압(VREAD1 내지 VREAD4)들 중 하나는 선택된 워드라인에 인가되고, 데이터 독출이 수행된다(S309). 상기 데이터 독출 과정은 선택된 워드라인에 독출을 위한 전압이 제공되고, 나머지 워드라인들에는 패스 전압이 인가되는 불휘발성 메모리 소자의 데이터 독출 과정에 따라 수행된다.
상기와 같이 워드라인에 연결되는 메모리 셀이 프로그램된 정도에 따라서 독출전압이 변경되어 입력될 때, 각각의 독출전압들을 생성하는 독출전압 생성기를 다르게 구성하고, 각각의 독출전압 생성기는 온도에 따라 변경되는 정도가 다르게 설정된다. 따라서 온도뿐만 아니라 메모리 셀들이 프로그램된 상태에 대해서도 제어되는 독출전압을 인가하여 데이터 독출을 할 때의 에러를 줄일 수 있다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시 예에서 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1은 멀티 레벨 셀의 문턱전압 분포의 이동을 나타낸다.
도 2a는 본 발명의 실시 예에 따른 불휘발성 메모리 소자의 블록도이다.
도 2b는 도 2a의 전압 제공부의 일부 블록도이다.
도 2c는 도 2b의 제 1 독출전압 생성기의 회로도이다.
도 3은 본 발명의 실시 예에 따른 데이터 독출 방법의 동작 순서도이다.
*도면의 주요 부분의 간단한 설명*
200 : 불휘발성 메모리 소자 210 : 메모리 셀 어레이
220 : 페이지 버퍼부 230 : Y 디코더
240 : X 디코더 250 : 전압 제공부
260 : 제어부

Claims (7)

  1. 메모리 셀들이 연결되는 워드라인의 논리적 페이지의 프로그램 상태에 따라 다른 독출 전압을 생성하는 복수개의 독출전압 생성기를 포함하고, 상기 복수개의 독출전압 생성기는 각각 온도에 따라 출력전압을 변경하는 정도가 다르게 제어되는 전압 생성부; 및
    상기 복수개의 독출전압 생성기를 상기 메모리 셀이 독출을 수행하는 현재 프로그램된 상태인 논리 페이지에 따라서 선택적으로 인에이블 시켜 데이터 독출전압의 출력을 제어하는 제어부
    를 포함하는 불휘발성 메모리 소자.
  2. 제 1항에 있어서,
    상기 전압 생성부는,
    상기 메모리 셀이 n 비트의 정보를 저장하여, 상기 워드라인이 논리적으로 n 개의 페이지를 포함할 때, 각각의 논리적인 페이지 프로그램 정도에 따른 독출전압을 생성하는 n 개의 독출전압 생성기를 포함하는 것을 특징으로 하는 불휘발성 메모리 소자.
  3. 제 2항에 있어서,
    상기 n 개의 독출전압 생성기들은 각각이 출력하는 독출전압이 주변온도에 따라 변경되는 변화량이 다르게 설정된 것을 특징으로 하는 불휘발성 메모리 소자.
  4. 데이터 독출 명령에 따라 선택된 워드라인의 프로그램 상태를 판단하는 단계;
    상기 판단 결과에 따라 설정된 독출전압을 각각의 독출전압의 전압레벨에 따라 다르게 설정된 온도 변수에 따라 변경되게 생성하는 단계; 및
    상기 생성되는 독출전압을 이용하여 데이터를 독출하는 단계
    를 포함하는 불휘발성 메모리 소자의 동작 방법.
  5. 제 4항에 있어서,
    상기 선택된 워드라인의 프로그램 상태를 판단하는 것은, 상기 워드라인이 포함하는 논리적인 페이지들 중 프로그램이 진행된 페이지를 확인하는 것을 특징으로 하는 불휘발성 메모리 소자의 동작 방법.
  6. 제 5항에 있어서,
    상기 논리적인 페이지별로 각각 다른 독출전압들이 설정되는 것을 특징으로 하는 불휘발성 메모리소자의 동작 방법.
  7. 제 6항에 있어서,
    상기 서로 다른 독출 전압들은 온도에 따라 증가하도록 설정하되, 그 증가량은 자신의 독출전압레벨에 결정되는 것을 특징으로 하는 불휘발성 메모리 소자의 동작 방법.
KR1020080050105A 2008-05-29 2008-05-29 불휘발성 메모리 소자 및 그 동작 방법 KR100967002B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080050105A KR100967002B1 (ko) 2008-05-29 2008-05-29 불휘발성 메모리 소자 및 그 동작 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080050105A KR100967002B1 (ko) 2008-05-29 2008-05-29 불휘발성 메모리 소자 및 그 동작 방법

Publications (2)

Publication Number Publication Date
KR20090124101A KR20090124101A (ko) 2009-12-03
KR100967002B1 true KR100967002B1 (ko) 2010-06-30

Family

ID=41686073

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080050105A KR100967002B1 (ko) 2008-05-29 2008-05-29 불휘발성 메모리 소자 및 그 동작 방법

Country Status (1)

Country Link
KR (1) KR100967002B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101868332B1 (ko) 2010-11-25 2018-06-20 삼성전자주식회사 플래시 메모리 장치 및 그것을 포함한 데이터 저장 장치
KR102083496B1 (ko) 2012-11-21 2020-03-02 삼성전자 주식회사 리드 동작 시 온도 보상된 워드 라인 전압을 인가하는 반도체 메모리 장치 및 그 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060124755A (ko) * 2005-01-13 2006-12-05 가부시끼가이샤 도시바 온도 종속성이 보상된 전류를 가지는 비휘발성 메모리 셀및 그 데이터 판독 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060124755A (ko) * 2005-01-13 2006-12-05 가부시끼가이샤 도시바 온도 종속성이 보상된 전류를 가지는 비휘발성 메모리 셀및 그 데이터 판독 방법

Also Published As

Publication number Publication date
KR20090124101A (ko) 2009-12-03

Similar Documents

Publication Publication Date Title
KR100709642B1 (ko) 균일한 판독 및 검증 임계치를 가진 메모리
KR101126006B1 (ko) 열화에 응답한 메모리 장치의 제어
KR100960479B1 (ko) 플래시 메모리 장치 및 동작 방법
US9202574B2 (en) Memory device having a different source line coupled to each of a plurality of layers of memory cell arrays
KR20090124100A (ko) 불휘발성 메모리 소자 및 그 동작 방법
KR20190016633A (ko) 메모리 장치 및 이의 동작 방법
US10943665B1 (en) Method of programming and verifying memory device and related memory device
US20150016186A1 (en) Methods and apparatuses for determining threshold voltage shift
KR100933846B1 (ko) 전압 생성장치 및 이를 구비한 불휘발성 메모리 소자
JP2011086364A (ja) 不揮発性半導体記憶装置
US5812451A (en) Nonvolatile semiconductor storage apparatus and method of writing data to the same
KR20080114203A (ko) 불휘발성 메모리 장치의 멀티 레벨 셀 프로그램 방법
CN107154275B (zh) 半导体存储装置及输入数据的验证方法
KR101150432B1 (ko) 반도체 메모리 장치 및 그 동작 방법
KR100967002B1 (ko) 불휘발성 메모리 소자 및 그 동작 방법
KR20080103362A (ko) 낸드 플래시 메모리소자의 구동방법
US11183243B2 (en) Semiconductor storage device and memory system
KR20120043521A (ko) 메모리 시스템 및 이의 동작 방법
KR100811277B1 (ko) 낸드 플래시 메모리소자의 소거방법
JP5250254B2 (ja) 不揮発性半導体メモリ装置
KR100940261B1 (ko) 낸드 플래시 메모리소자의 소거방법
KR20100054485A (ko) 불휘발성 메모리 소자 및 그 동작 방법
KR20100091407A (ko) 불휘발성 메모리 장치
CN114138170A (zh) 非易失性存储器及其操作方法以及电子装置
KR20080062720A (ko) 낸드 플래시 메모리소자의 프로그램 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee