KR100966189B1 - 샘플링 레이트 컨버터 시스템 - Google Patents
샘플링 레이트 컨버터 시스템 Download PDFInfo
- Publication number
- KR100966189B1 KR100966189B1 KR1020047008412A KR20047008412A KR100966189B1 KR 100966189 B1 KR100966189 B1 KR 100966189B1 KR 1020047008412 A KR1020047008412 A KR 1020047008412A KR 20047008412 A KR20047008412 A KR 20047008412A KR 100966189 B1 KR100966189 B1 KR 100966189B1
- Authority
- KR
- South Korea
- Prior art keywords
- sampling rate
- signal
- pixel domain
- rate converter
- orthogonal pixel
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0102—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving the resampling of the incoming video signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
- H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Picture Signal Circuits (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Television Systems (AREA)
Abstract
Description
Claims (22)
- 비디오 신호 처리 시스템에 있어서,비디오 데이터를 제1 클럭 도메인으로부터 제2 클럭 도메인으로 변환하는 제1 샘플링 레이트 컨버터; 및상기 제1 샘플링 레이트 컨버터에 의해 발생되는 제어 신호에 응답하여, 상기 비디오 데이터를 상기 제2 클럭 도메인으로부터 상기 제1 클럭 도메인으로 변환하는 제2 샘플링 레이트 컨버터를 포함하는 비디오 신호 처리 시스템.
- 제1항에 있어서,상기 제1 클럭 도메인은 비직교 픽셀 도메인을 포함하고, 상기 제2 클럭 도메인은 직교 픽셀 도메인을 포함하며, 상기 시스템은 상기 제1 샘플링 레이트 컨버터로부터의 비디오 데이터를 수신하고 처리 연산을 수행하는 상기 직교 픽셀 도메인 내의 프로세서를 더 포함하고, 상기 프로세서는 상기 제1 샘플링 레이트 컨버터에 의해 발생되는 제어 신호에 응답하여 상기 제1 샘플링 레이트 컨버터와 상기 제2 샘플링 레이트 컨버터 간의 데이터 전송(transfer)을 제어하는 비디오 신호 처리 시스템.
- 제2항에 있어서,상기 프로세서에 의해 수행되는 처리 연산은 픽쳐 인 픽쳐(picture-in-picture) 기능을 인에이블하는 비디오 신호 처리 시스템.
- 제3항에 있어서,픽쳐 인 픽쳐 데이터를 상기 비직교 픽셀 도메인으로부터 상기 직교 픽셀 도메인으로 변환하고, 상기 직교 픽셀 도메인에 있는 픽쳐 인 픽쳐 데이터를 상기 프로세서로 출력하는 제3 샘플링 레이트 컨버터를 더 포함하는 비디오 신호 처리 시스템.
- 제1항에 있어서,상기 제2 샘플링 레이트 컨버터는 상기 제1 샘플링 레이트 컨버터에 의해 생성되는 제어 신호에 응답하여 주파수 보상을 수행하는 위상 컨트롤러를 포함하는 비디오 신호 처리 시스템.
- 제1항에 있어서,클럭 신호를 상기 제1 샘플링 레이트 컨버터 및 상기 제2 샘플링 레이트 컨버터에 제공하는 클럭 신호 발생기를 더 포함하는 비디오 신호 처리 시스템.
- 제1항에 있어서,상기 제어 신호는, 상기 비디오 데이터를 직교 픽셀 도메인으로부터 비직교 픽셀 도메인으로 변환할 때 상기 제1 샘플링 레이트 컨버터에 의해 생성되는 위상 제어 신호를 포함하는 비디오 신호 처리 시스템.
- 비디오 신호 처리 시스템에 있어서,비디오 데이터를 비직교 픽셀 도메인으로부터 직교 픽셀 도메인으로 변환하는 샘플링 레이트 변환 수단;상기 비디오 데이터를 상기 직교 픽셀 도메인으로부터 상기 비직교 픽셀 도메인으로 변환하는 역 샘플링 레이트 변환 수단을 포함하고,상기 역 샘플링 레이트 변환 수단은 상기 비디오 데이터를 직교 픽셀 도메인으로부터 비직교 픽셀 도메인으로 변환할 때 상기 샘플링 레이트 변환 수단에 의해 생성되는 타이밍 신호를 사용하는비디오 신호 처리 시스템.
- 제8항에 있어서,상기 직교 픽셀 도메인에서 상기 샘플링 레이트 변환 수단으로부터의 비디오 데이터를 수신하고 처리 연산을 수행하는 처리 수단을 더 포함하는 비디오 신호 처리 시스템.
- 제9항에 있어서,상기 처리 수단은 상기 샘플링 레이트 변환 수단에 의해 생성되는 타이밍 신호를 이용하여 상기 샘플링 레이트 변환 수단과 상기 역 샘플링 레이트 변환 수단 간의 데이터 전송을 제어하는 비디오 신호 처리 시스템.
- 제9항에 있어서,상기 처리 수단에 의해 수행되는 처리 연산은 픽쳐 인 픽쳐 기능을 인에이블하는 비디오 신호 처리 시스템.
- 제11항에 있어서,픽쳐 인 픽쳐 데이터를 상기 비직교 픽셀 도메인으로부터 상기 직교 픽셀 도메인으로 변환하고 상기 직교 픽셀 도메인에 있는 픽쳐 인 픽쳐 데이터를 상기 처리 수단으로 출력하는 제2 샘플링 레이트 변환 수단을 더 포함하는 비디오 신호 처리 시스템.
- 제8항에 있어서,상기 역 샘플링 레이트 변환 수단은 상기 샘플링 레이트 변환 수단에 의해 생성되는 타이밍 신호에 의존하여 주파수 보상을 수행하는 위상 제어 수단을 포함하는 비디오 신호 처리 시스템.
- 제8항에 있어서,클럭 신호를 상기 샘플링 레이트 변환 수단 및 상기 역 샘플링 레이트 변환 수단에 제공하는 클럭 수단을 더 포함하는 비디오 신호 처리 시스템.
- 제8항에 있어서,상기 역 샘플링 레이트 변환 수단은, 상기 비디오 데이터를 직교 픽셀 도메인으로부터 비직교 픽셀 도메인으로 변환할 때 상기 샘플링 레이트 변환 수단에 의해 생성되는 위상 제어 신호를 이용하는 비디오 신호 처리 시스템.
- 디지털 비디오 시스템에서 데이터를 처리하는 방법에 있어서,샘플링 레이트 컨버터를 사용하여 비디오 데이터를 비직교 픽셀 도메인으로부터 직교 픽셀 도메인으로 변환하는 단계; 및역 샘플링 레이트 컨버터를 사용하여 상기 비디오 데이터를 직교 픽셀 도메인으로부터 비직교 픽셀 도메인으로 변환하는 단계를 포함하고,상기 역 샘플링 레이트 컨버터는, 상기 비디오 데이터를 직교 픽셀 도메인으로부터 비직교 픽셀 도메인으로 변환할 때 상기 샘플링 레이트 컨버터에 의해 생성되는 타이밍 신호를 이용하는방법.
- 제16항에 있어서,상기 직교 픽셀 도메인에서 상기 비디오 데이터에 대한 처리 연산을 수행하는 단계를 더 포함하는 방법.
- 제17항에 있어서,상기 처리 연산은 픽쳐 인 픽쳐 기능을 인에이블하는 방법.
- 제18항에 있어서,제2 샘플링 레이트 컨버터를 사용하여 픽쳐 인 픽쳐 데이터를 비직교 픽셀 도메인으로부터 직교 픽셀 도메인으로 변환하는 단계를 더 포함하는 방법.
- 제16항에 있어서,상기 역 샘플링 레이트 컨버터를 사용하여 상기 샘플링 레이트 컨버터에 의해 생성되는 타이밍 신호에 의존하여 주파수 보상을 수행하는 단계를 더 포함하는 방법.
- 제16항에 있어서,클럭을 사용하여 클럭 신호를 상기 샘플링 레이트 컨버터 및 상기 역 샘플링 레이트 컨버터에 제공하는 단계를 더 포함하는 방법.
- 제16항에 있어서,상기 역 샘플링 레이트 컨버터는, 상기 비디오 데이터를 직교 픽셀 도메인으로부터 비직교 픽셀 도메인으로 변환할 때 상기 샘플링 레이트 컨버터에 의해 생성되는 위상 제어 신호를 이용하는 방법.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US33665001P | 2001-12-03 | 2001-12-03 | |
US60/336,650 | 2001-12-03 | ||
US10/190,185 US6894725B2 (en) | 2001-12-03 | 2002-07-05 | Sample rate converter system |
US10/190,185 | 2002-07-05 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050058261A KR20050058261A (ko) | 2005-06-16 |
KR100966189B1 true KR100966189B1 (ko) | 2010-06-25 |
Family
ID=26885850
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020047008412A KR100966189B1 (ko) | 2001-12-03 | 2002-11-25 | 샘플링 레이트 컨버터 시스템 |
Country Status (8)
Country | Link |
---|---|
US (1) | US6894725B2 (ko) |
EP (1) | EP1486066B1 (ko) |
JP (1) | JP4353362B2 (ko) |
KR (1) | KR100966189B1 (ko) |
CN (1) | CN100380955C (ko) |
AU (1) | AU2002365832A1 (ko) |
MX (1) | MXPA04005117A (ko) |
WO (1) | WO2003049436A1 (ko) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1304650B1 (en) * | 2001-10-10 | 2009-12-16 | Texas Instruments Incorporated | Image scaling system and method |
US7409056B2 (en) * | 2002-12-16 | 2008-08-05 | Broadcom Corporation | Switchboard for dual-rate single-band communication system |
US20080062312A1 (en) * | 2006-09-13 | 2008-03-13 | Jiliang Song | Methods and Devices of Using a 26 MHz Clock to Encode Videos |
US20080062311A1 (en) * | 2006-09-13 | 2008-03-13 | Jiliang Song | Methods and Devices to Use Two Different Clocks in a Television Digital Encoder |
US8502920B2 (en) * | 2007-03-14 | 2013-08-06 | Vyacheslav Shyshkin | Method and apparatus for extracting a desired television signal from a wideband IF input |
US8902365B2 (en) * | 2007-03-14 | 2014-12-02 | Lance Greggain | Interference avoidance in a television receiver |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5335074A (en) | 1993-02-08 | 1994-08-02 | Panasonic Technologies, Inc. | Phase locked loop synchronizer for a resampling system having incompatible input and output sample rates |
US5420643A (en) | 1990-06-01 | 1995-05-30 | Thomson Consumer Electronics, Inc. | Chrominance processing system for compressing and expanding video data |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3312074B2 (ja) * | 1994-01-24 | 2002-08-05 | シャープ株式会社 | 映像信号のディジタル記録及び再生装置 |
DE4423226C1 (de) * | 1994-07-01 | 1995-08-24 | Harris Corp | Digitaler Dekoder für Videosignale und Verfahren zur digitalen Dekodierung von Videosignalen |
KR0165512B1 (ko) * | 1996-01-29 | 1999-03-20 | 김광호 | 면적영향 상관방법 및 이를 이용한 디지탈 영상신호에 대한 클럭레이트 변환방법 및 장치 |
-
2002
- 2002-07-05 US US10/190,185 patent/US6894725B2/en not_active Expired - Lifetime
- 2002-11-25 JP JP2003550497A patent/JP4353362B2/ja not_active Expired - Lifetime
- 2002-11-25 WO PCT/US2002/037630 patent/WO2003049436A1/en active Application Filing
- 2002-11-25 CN CNB028239970A patent/CN100380955C/zh not_active Expired - Lifetime
- 2002-11-25 AU AU2002365832A patent/AU2002365832A1/en not_active Abandoned
- 2002-11-25 MX MXPA04005117A patent/MXPA04005117A/es active IP Right Grant
- 2002-11-25 EP EP02791301.1A patent/EP1486066B1/en not_active Expired - Lifetime
- 2002-11-25 KR KR1020047008412A patent/KR100966189B1/ko active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5420643A (en) | 1990-06-01 | 1995-05-30 | Thomson Consumer Electronics, Inc. | Chrominance processing system for compressing and expanding video data |
US5335074A (en) | 1993-02-08 | 1994-08-02 | Panasonic Technologies, Inc. | Phase locked loop synchronizer for a resampling system having incompatible input and output sample rates |
Also Published As
Publication number | Publication date |
---|---|
EP1486066A1 (en) | 2004-12-15 |
CN1600028A (zh) | 2005-03-23 |
WO2003049436A1 (en) | 2003-06-12 |
MXPA04005117A (es) | 2004-08-11 |
CN100380955C (zh) | 2008-04-09 |
JP2005512414A (ja) | 2005-04-28 |
US20030103163A1 (en) | 2003-06-05 |
KR20050058261A (ko) | 2005-06-16 |
JP4353362B2 (ja) | 2009-10-28 |
AU2002365832A1 (en) | 2003-06-17 |
US6894725B2 (en) | 2005-05-17 |
EP1486066B1 (en) | 2013-05-01 |
EP1486066A4 (en) | 2006-01-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7532250B2 (en) | Clock generation apparatus | |
KR100273815B1 (ko) | 복수의 주파수 대역을 사용하는 비디오 잡음 저감 시스템 | |
KR100352630B1 (ko) | 샘플비변환기및샘플기변환방법 | |
KR100255102B1 (ko) | 잡음저감용 이중 대역 순차 주사 텔레비전 시스템 | |
JPH0851646A (ja) | 多規格適合形ビデオ信号復号器及びビデオ信号復号化方法 | |
KR20070012716A (ko) | 왜곡을 제거하는 장치 및 방법 | |
KR100966189B1 (ko) | 샘플링 레이트 컨버터 시스템 | |
JP3805536B2 (ja) | ビデオ・オーバーレイ回路および方法 | |
JP3731502B2 (ja) | 映像信号処理装置 | |
US5821884A (en) | Sampling rate conversion method and apparatus utilizing an area effect correlation method | |
JP2000056752A (ja) | ディジタル形式信号の標本化中のクロック再生方法 | |
JP4652323B2 (ja) | 固定レートサンプリングモードにおいて同期サンプリング設計を使用する方法 | |
JPH09238363A (ja) | デジタルカラーエンコーダ | |
JP2006524463A (ja) | デジタル信号のサンプリングレート変換及び利得制御されたフィルタ処理の組合せ | |
US5302909A (en) | Non-linear signal processor | |
US7250981B2 (en) | Video signal processor and video signal processing method which interpolate a video signal using an interpolation factor based on phase information of a selected clock | |
US6462789B1 (en) | Circuit and method for generating chrominance lock | |
US6999132B1 (en) | RF/IF digital demodulation of video and audio | |
JP3053532B2 (ja) | 色信号の周波数帯域変換のための搬送波発生装置 | |
Beintken et al. | System-on-silicon for 100 Hz TV: new concepts qualified for highest integration | |
JPH08149495A (ja) | ビデオ信号処理装置 | |
JP4639433B2 (ja) | 画像処理装置および画像処理方法、並びに記録媒体 | |
JPH07312699A (ja) | ディジタル映像再生装置 | |
JP3183884B2 (ja) | テレビジョン受像機 | |
JP5513179B2 (ja) | 画像処理システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130520 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20140516 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20150519 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20160517 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20170522 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20180516 Year of fee payment: 9 |