JPH08149495A - ビデオ信号処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 本発明は、色むらや色ずれがなく、小型でか
つ安価なビデオ信号処理装置を提供することを目的とし
ている。 【構成】 アナログのビデオ信号のバーストをバースト
検出器２４で検出して、このバーストでロックしたクロ
ックをＰＬＬ２５により発生し、アナログのビデオ信号
をＡ／Ｄ変換器２１でディジタル変換する。位相比較器
２６はＡ／Ｄ変換器２１からのビデオ信号のバーストと
ＰＬＬ２５からのクロックとの位相差ａを検出し、多段
遅延部２７のマルチプレクサ３４に出力する。マルチプ
レクサ３４にはＰＬＬ２５からのクロックとこのクロッ
クを遅延回路３０〜３３で遅延させた遅延クロックが入
力され、マルチプレクサ３４は位相差ａに基づきこれら
のクロックの一つを選択してシステムクロックとしてＡ
／Ｄ変換器２１等に出力する。Ａ／Ｄ変換器２１は、こ
のシステムクロックに基づいて上記Ａ／Ｄ変換を行い、
Ｙ／Ｃ分離器２２及び色デコード器２３により色信号に
変換する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ビデオ信号処理装置に
関し、詳細には、簡単な回路構成で、色むらのない色信
号のデコードをディジタルにて行うことのできるビデオ
信号処理装置に関する。

【０００２】

【従来の技術】近時、アナログのビデオ信号をディジタ
ル変換して、色信号をデコードすることが行われてい
る。このような従来のビデオ信号処理装置としては、例
えば、図４に示すようなものがある。

【０００３】この従来のビデオ信号処理装置１は、Ａ／
Ｄ変換器２、Ｙ／Ｃ分離部３、色デコード器４、バース
ト検出器５及びＰＬＬ（Phase Locked Loop）６を備え
ており、ＰＬＬ６は、位相比較器７とＶＣＯ（Voltage
Controlled Oscillator）８により構成されている。

【０００４】ビデオ信号処理装置１は、アナログのビデ
オ信号がＡ／Ｄ変換器２及びバースト検出器５に入力さ
れ、Ａ／Ｄ変換器２は、ＰＬＬ６のＶＣＯ８から入力さ
れるクロックに基づいて動作して、入力されるアナログ
のビデオ信号をディジタル信号に変換して、Ｙ／Ｃ分離
部３に出力する。

【０００５】Ｙ／Ｃ分離部３は、ディジタル変換された
ビデオ信号を輝度信号Ｙと色信号に分離して抽出し、輝
度信号Ｙをそのまま出力するとともに、色信号を色デコ
ード器４に出力する。

【０００６】色デコード器４は、Ｙ／Ｃ分離器２２から
の色信号をデコードして、Ｒの色差信号Ｒ−ＹとＢの色
差信号Ｂ−Ｙを生成し、それぞれ出力する。上記バース
ト検出器５は、入力されるビデオ信号のバーストを検出
し、ＰＬＬ６の位相比較器７に出力する。

【０００７】ＰＬＬ６は、バースト検出器５の検出した
バーストに位相をロックしたクロックを発生させ、この
クロックをＡ／Ｄ変換器２、Ｙ／Ｃ分離部３及び色デコ
ード器４に出力している。そして、Ａ／Ｄ変換器２、Ｙ
／Ｃ分離部及び色デコード器４は、このクロックに基づ
いて動作する。

【０００８】したがって、上記従来のビデオ信号処理装
置１においては、ＶＣＯ８とＡ／Ｄ変換器２との間でデ
ィレーが発生し、Ａ／Ｄ変換器２が、急峻なビデオ信号
の周波数の変動により、バーストと位相のずれたクロッ
クによりサンプリングしてしまうことが発生して、色む
らとなって現れるという問題があった。

【０００９】そこで、従来、図５に示すように、色補正
を行うビデオ信号処理装置１０が出現している。なお、
図５の説明において、図４と同一の構成部分には、同一
の符号を付してその説明を省略する。このビデオ信号処
理装置１０においては、Ａ／Ｄ変換器２によるＡ／Ｄ変
換後のバーストとＰＬＬ６のＡ／Ｄ変換前のバーストに
ロックされたクロックを位相比較器１１で位相比較し
て、位相差を多数の乗算器等で構成された位相差角度算
出器１２に出力し、位相差角度算出器１２で、位相差角
度を算出して、多数の乗算器等で構成された色相補正器
１３に出力する。

【００１０】色相補正器１３は、位相差角度算出器１２
から入力される位相差角度に基づいて、色デコード器４
から入力される色差信号に色相補正を行い、色相補正後
の色差信号を出力する。

【００１１】

【発明が解決しようとする課題】しかしながら、このよ
うなビデオ信号処理装置にあっては、色むらや色ずれが
発生したり、回路構成が大きくなり、ビデオ信号処理装
置が大型化するとともに、高価になるという問題があっ
た。

【００１２】すなわち、図４に示した従来のビデオ信号
処理装置にあっては、ＰＬＬ６のＶＣＯ８とＡ／Ｄ変換
器２の間でディレーが発生して、急峻なビデオ信号の周
波数変動により、バーストと位相のずれたクロックで、
Ａ／Ｄ変換器２でビデオ信号をサンプリングし、色むら
や色ずれが発生するという問題があった。

【００１３】また、図５に示した従来のビデオ信号処理
装置にあっては、色相補正を行うために多数の乗算器等
を使用する位相差角度算出器１２や色相補正器１３を使
用するため、回路構成が大型化して、ビデオ信号処理装
置が大型化するとともに、高価なものになるという問題
があった。

【００１４】そこで、本発明は、上記問題点に鑑みてな
されたものであって、色むらや色ずれがなく、小型で、
かつ、安価なビデオ信号処理装置を提供することを目的
としている。

【００１５】

【課題を解決するための手段】本発明のビデオ信号処理
装置は、入力されるアナログのビデオ信号をディジタル
のビデオ信号に変換するＡ／Ｄ変換手段と、前記Ａ／Ｄ
変換手段から出力されるディジタルのビデオ信号を、色
信号に変換する色信号変換手段と、前記Ａ／Ｄ変換手段
と前記色信号変換手段の動作クロックを前記アナログの
ビデオ信号に基づいて生成するクロック生成手段と、を
備えたビデオ信号処理装置において、前記クロック生成
手段の生成したクロックの位相を調整して、位相補正ク
ロックを出力する位相調整手段を、設け、前記位相調整
手段の出力する位相補正クロックを前記Ａ／Ｄ変換手段
及び前記色信号変換手段の動作クロックとして使用する
ことにより、上記目的を達成している。

【００１６】この場合、前記位相調整手段は、例えば、
請求項２に記載するように、前記クロック生成手段の生
成したクロックと前記Ａ／Ｄ変換手段の変換したディジ
タルのビデオ信号の位相差を算出する位相差算出手段
と、前記クロック生成手段の生成したクロックを順次遅
延させた複数の遅延クロックを生成し、該遅延クロック
と前記クロック生成手段の生成したクロックのうちの一
つを前記位相差算出手段の算出した位相差に基づいて選
択して前記位相補正クロックとして出力するクロック遅
延手段と、を備えたものであってもよい。

【００１７】また、前記位相差算出手段は、例えば、請
求項３に記載するように、前記Ａ／Ｄ変換手段の変換し
たディジタルのビデオ信号の位相角０と位相角πのバー
ストをラッチするフリップフロップと、前記フリップフ
ロップのラッチした位相角０と位相角πのバーストを加
算する加算器と、前記加算器の加算結果を２で除算して
オフセットを算出する除算器と、前記除算器の算出した
オフセットを前記フリップフロップのラッチした位相角
０のバーストの位から減算して位相差を算出する減算器
と、を備えたものであってもよい。

【００１８】

【作用】本発明のビデオ信号処理装置によれば、入力さ
れるアナログのビデオ信号を、Ａ／Ｄ変換手段により、
ディジタルのビデオ信号に変換し、Ａ／Ｄ変換手段の出
力するディジタルのビデオ信号を、色信号変換手段によ
り、色信号に変換する。

【００１９】そして、このＡ／Ｄ変換器と色信号変換手
段の動作クロックをアナログのビデオ信号に基づいて、
クロック生成手段が、生成するが、このクロック生成手
段の生成したクロックを、位相調整手段により位相調整
した位相補正クロックにより、Ａ／Ｄ変換手段及び色信
号変換手段の動作クロックとして使用する。

【００２０】したがって、Ａ／Ｄ変換手段とクロック発
生手段との間でディレーが発生しても、簡単な回路構成
の位相調整手段により位相を調整した位相補正クロック
によりＡ／Ｄ変換手段及び色信号変換手段を動作させる
ことができ、ビデオ信号に急峻な周波数変動が発生して
も、バーストと位相の一致した位相補正クロックによ
り、Ａ／Ｄ変換手段でビデオ信号をサンプリングするこ
とができる。

【００２１】その結果、色むらや色ずれの発生を減少さ
せることのできるビデオ信号処理装置を、安価で、か
つ、小型なものとすることができる。

【００２２】この場合、例えば、請求項２に記載するよ
うに、前記位相調整手段が、前記クロック生成手段の生
成したクロックと前記Ａ／Ｄ変換手段の変換したディジ
タルのビデオ信号の位相差を算出する位相差算出手段
と、前記クロック生成手段の生成したクロックを順次遅
延させた複数の遅延クロックを生成し、該遅延クロック
と前記クロック生成手段の生成したクロックのうちの一
つを前記位相差算出手段の算出した位相差に基づいて選
択して前記位相補正クロックとして出力するクロック遅
延手段と、を備えたものとすると、位相調整手段をより
簡単な回路構成とすることができ、色むらや色ずれの発
生を減少させることのできるビデオ信号処理装置をより
安価で小型なものとすることができる。

【００２３】また、例えば、請求項３に記載するよう
に、前記位相差算出手段が、前記Ａ／Ｄ変換手段の変換
したディジタルのビデオ信号の位相角０と位相角πのバ
ーストをラッチするフリップフロップと、前記フリップ
フロップのラッチした位相角０と位相角πのバーストを
加算する加算器と、前記加算器の加算結果を２で除算し
てオフセットを算出する除算器と、前記除算器の算出し
たオフセットを前記フリップフロップのラッチした位相
角０のバーストの位から減算して位相差を算出する減算
器と、を備えたものとすると、ビデオ信号処理装置をよ
り一層簡単な回路構成とすることができ、より一層安価
で小型なものとすることができる。

【００２４】

【実施例】以下、本発明のビデオ信号処理装置を実施例
に基づいて具体的に説明する。図１〜図３は、本発明の
ビデオ信号処理装置の一実施例を示す図である。図１
は、本実施例のビデオ信号処理装置２０の回路ブロック
構成図であり、ビデオ信号処理装置２０は、Ａ／Ｄ変換
器（Ａ／Ｄ変換手段）２１、Ｙ／Ｃ分離器２２、色デコ
ード器２３、バースト検出器２４、ＰＬＬ２５、位相比
較器（位相差算出手段）２６及び多段遅延部（クロック
遅延手段）２７等を備えている。

【００２５】ビデオ信号処理装置２０は、そのＡ／Ｄ変
換器２１とバースト検出器２４にアナログのビデオ信号
が入力される。バースト検出器２４は、入力されるアナ
ログのビデオ信号からバーストを検出し、ＰＬＬ２５に
出力する。

【００２６】ＰＬＬ２５は、位相比較器２８とＶＣＯ２
９を備え、ＶＣＯ２９の出力するクロックとバースト検
出器２４の検出したバーストとを位相比較器２８で比較
することによりＶＣＯ２９の出力するクロックの位相を
ロックして、この位相がロックしたクロックを位相比較
器２６及び多段遅延部２７に出力する。したがって、上
記バースト検出器２４及び位相比較器２８とＶＣＯ２９
からなるＰＬＬ２５は、全体としてクロック発生手段を
構成している。

【００２７】多段遅延部２７は、多段接続された４個の
遅延回路３０、３１、３２、３３とマルチプレクサ３４
を備え、ＰＬＬ２５のＶＣＯ２９から入力される位相の
ロックされたクロックが先頭の遅延回路３０に入力され
る。

【００２８】マルチプレクサ３４には、ＶＣＯ２９から
のクロック及び各遅延回路３０〜遅延回路３３の出力す
る遅延クロックが入力されるとともに、位相比較器２６
の出力する位相差ａが入力され、マルチプレクサ３４
は、位相比較器２６から入力される位相差ａに基づい
て、ＶＣＯ２９からのクロックと各遅延回路３０〜遅延
回路３３からの遅延クロックの一つを選択して、システ
ムクロックとして、Ａ／Ｄ変換器２１、Ｙ／Ｃ分離器２
２及び色デコード器２３に出力する。

【００２９】Ａ／Ｄ変換器２１は、多段遅延部２７のマ
ルチプレクサ３４から入力されるシステムクロックに基
づいてビデオ信号をサンプリングして、ディジタルのビ
デオ信号に変換し、Ｙ／Ｃ分離器２２に出力するととも
に、位相比較器２６に出力する。

【００３０】Ｙ／Ｃ分離器２２は、Ａ／Ｄ変換器２１か
ら入力されるディジタルのビデオ信号を、多段遅延部２
７から入力されるシステムクロックに基づいて、輝度信
号Ｙと色信号とに分離し、輝度信号Ｙをそのまま出力す
るとともに、色信号を色デコード器２３に出力する。

【００３１】色デコード器２３は、Ｙ／Ｃ分離器２２か
ら入力される色信号を、多段遅延部２７から入力される
システムクロックに基づいて、Ｒの色差信号Ｒ−ＹとＢ
の色差信号Ｂ−Ｙにデコードして、出力する。

【００３２】位相比較器２６は、図２に示すように、２
個のフリップフロップ（ＦＦ）４１、４２、加算器４
３、除算器４４及び減算器４５等を備えている。フリッ
プフロップ４１、４２には、Ａ／Ｄ変換器２１でディジ
タル変換されたビデオ信号のバーストが入力され、フリ
ップフロップ４１、４２は、それぞれＰＬＬ２５からの
クロックにより動作して、フリップフロップ４１が位相
角０のバーストを、フリップフロップ４２が、位相角π
のバーストを、それぞれラッチして、加算器４３に出力
するとともに、フリップフロップ４１は、ラッチ出力を
減算器４５にも出力する。

【００３３】フリップフロップ４１の出力とフリップフ
ロップ４２の出力を加算して、除算器４４に出力し、除
算器４４は、加算器４３の加算結果を１／２に除算する
ことにより、オフセットＥoff を算出して、減算器４５
に出力する。

【００３４】減算器４５は、フリップフロップ４１のラ
ッチした位相角０の位からオフセットＥoff を減算し
て、位相差ａとして、図１に示す多段遅延部２７のマル
チプレクサ３４に出力する。

【００３５】多段遅延部２７は、上述のように、マルチ
プレクサ３４に各遅延回路３０〜遅延回路３３の出力す
るディレイクロックが入力されるとともに、ＰＬＬ２５
からのクロックが入力され、マルチプレクサ３４は、位
相比較器２６から入力される位相差ａに基づいて、これ
ら各遅延回路３０〜遅延回路３３からのディレイクロッ
クとＰＬＬ２５からのクロックのうちの一つを選択し
て、システムクロックとしてＡ／Ｄ変換器２１、Ｙ／Ｃ
分離器２２及び色デコード器２３に出力する。

【００３６】したがって、上記位相比較器２６と多段遅
延部２７は、全体としてＰＬＬ２５の出力するクロック
の位相を調整して、システムクロック（位相補正クロッ
ク）を出力する位相調整手段を構成している。

【００３７】次に、本実施例の動作を説明する。ビデオ
信号処理装置２０は、入力されるアナログのビデオ信号
を、Ａ／Ｄ変換器２１でディジタル変換し、Ｙ／Ｃ分離
器器２２及び位相比較器２６に出力する。

【００３８】一方、バースト検出器２４は、入力される
アナログのビデオ信号のバーストを検出して、ＰＬＬ２
５に出力し、ＰＬＬ２５は、このディジタル変換前のバ
ーストに位相をロックしたクロックを位相比較器２６及
び多段遅延部２７に出力する。

【００３９】位相比較器２６は、図２に示したように、
Ａ／Ｄ変換器２１によりディジタル変換されたビデオ信
号のバーストの位相角０と位相角πをＰＬＬ２５から入
力されるクロックに基づいてラッチして、これらのラッ
チ出力を加算器４３で加算した後、除算器４４で１／２
に除算してオフセットＥoff を算出し、減算器４５で、
フリップフロップ４１のラッチ出力である位相角０の位
からオフセットＥoffを減算して、図３に示すような位
相差ａとして多段遅延部２７のマルチプレクサ３４に出
力する。

【００４０】すなわち、位相比較器２６は、Ａ／Ｄ変換
器２１によりディジタル変換されたビデオ信号のバース
トの位相角０と位相角πとを加算した後、２で除算した
オフセットを位相角０の位から減算した結果を、図３に
示すような位相差ａとして、多段遅延部２７のマルチプ
レクサ３４に出力する。

【００４１】そして、多段遅延部２７は、マルチプレク
サ３４が、ＰＬＬ２５から入力されるクロックと、この
ＰＬＬ２５から入力されるクロックを４つの遅延回路３
０〜３３で遅延した各遅延クロックのいずれかを位相比
較器２６から入力される位相差ａに基づいて選択し、シ
ステムクロックとしてＡ／Ｄ変換器２１、Ｙ／Ｃ分離器
２２及び色デコード器２３に出力する。

【００４２】すなわち、ビデオ信号処理装置２０は、位
相比較器２６により、ＰＬＬ２５からのクロックに基づ
いてＡ／Ｄ変換後のビデオ信号のバーストの位相角０と
位相角πのオフセットＥoff を算出し、多段遅延部２７
で、このオフセットＥoff と位相差ａとが一致したと
き、システムクロックとバーストが同位相であると判断
し、このシステムクロックをＡ／Ｄ変換器２１、Ｙ／Ｃ
分離器２２及び色デコード器２３に出力して、これらの
動作タイミングを取っている。

【００４３】したがって、ＰＬＬ２５のＶＣＯ２９でロ
ックしたクロックとＡ／Ｄ変換器２１がアナログビデオ
信号をサンプリングするタイミングを制御するシステム
クロックとのずれをなくすことができ、色むらや色ずれ
等の発生を減少させることができる。

【００４４】このように、本実施例によれば、入力され
るアナログのビデオ信号を、Ａ／Ｄ変換器２１により、
ディジタルのビデオ信号に変換し、このＡ／Ｄ変換器２
１の出力するディジタルのビデオ信号を、Ｙ／Ｃ分離器
２２及び色デコード器２３により、色信号に変換する。

【００４５】そして、このＡ／Ｄ変換器２１、Ｙ／Ｃ分
離器２２及び色デコード器２３の動作クロックをアナロ
グのビデオ信号に基づいて、クロック生成手段であるＰ
ＬＬ２５が、生成するが、このＰＬＬ２５の生成したク
ロックを、位相調整手段である位相比較器２６及び多段
遅延部２７により位相調整したシステムクロック（位相
補正クロック）により、Ａ／Ｄ変換器２１、Ｙ／Ｃ分離
器２２及び色デコード器２３の動作クロックとして使用
している。

【００４６】したがって、Ａ／Ｄ変換器２１とＰＬＬ２
５との間でディレーが発生しても、簡単な回路構成の位
相比較器２６及び多段遅延部２７により位相を調整した
システムクロックによりＡ／Ｄ変換器２１、Ｙ／Ｃ分離
器２２及び色デコード器２３を動作させることができ、
ビデオ信号に急峻な周波数変動が発生しても、バースト
と位相の一致したシステムクロックにより、Ａ／Ｄ変換
器２１でビデオ信号をサンプリングすることができる。

【００４７】その結果、色むらや色ずれの発生を減少さ
せることができるビデオ信号処理装置２０を、安価で、
かつ、小型なものとすることができる。また、本実施例
によれば、位相調整手段を、ＰＬＬ２５の生成したクロ
ックとＡ／Ｄ変換器２１の変換したディジタルのビデオ
信号の位相差ａを算出する位相比較器（位相差算出手
段）２６と、ＰＬＬ２７の生成したクロックを順次遅延
させた複数の遅延クロックを生成し、該遅延クロックと
ＰＬＬ２５の生成したクロックのうちの一つを位相比較
器２６の算出した位相差ａに基づいて選択してシステム
クロックとして出力する多段遅延部（クロック遅延手
段）２７と、で構成しているので、位相調整手段をより
簡単な回路構成とすることができ、色むらや色ずれの発
生を減少させることのできるビデオ信号処理装置２０を
より安価で小型なものとすることができる。

【００４８】さらに、本実施例によれば、位相差算出手
段である多段遅延部２７を、Ａ／Ｄ変換器２１の変換し
たディジタルのビデオ信号の位相角０と位相角πのバー
ストをラッチするフリップフロップ４１、４２と、フリ
ップフロップ４１、４２のラッチした位相角０と位相角
πのバーストを加算する加算器４３と、加算器４３の加
算結果を２で除算してオフセットを算出する除算器４４
と、除算器４３の算出したオフセットをフリップフロッ
プ４１のラッチした位相角０のバーストの位から減算し
て位相差ａを算出する減算器４５と、で構成しているの
で、ビデオ信号処理装置２０をより一層簡単な回路構成
とすることができ、より一層安価で小型なものとするこ
とができる。

【００４９】以上、本発明者によってなされた発明を好
適な実施例に基づき具体的に説明したが、本発明は、上
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲内で種々変更可能であることはいうまでもな
い。

【００５０】例えば、図５に示した色相補正を行うビデ
オ信号処理装置１０においても、多数の乗算器等で構成
された位相差角度算出器１２や位相補正器１３を用いる
ことなく、本実施例を適用することにより、少ない回路
構成で同様の効果を上げることができる。

【００５１】

【発明の効果】本発明のビデオ信号処理装置によれば、
入力されるアナログのビデオ信号を、Ａ／Ｄ変換手段に
より、ディジタルのビデオ信号に変換し、Ａ／Ｄ変換手
段の出力するディジタルのビデオ信号を、色信号変換手
段により、色信号に変換する。

【００５２】そして、このＡ／Ｄ変換手段と色信号変換
手段の動作クロックをアナログのビデオ信号に基づい
て、クロック生成手段が、生成するが、このクロック生
成手段の生成したクロックを、位相調整手段により位相
調整した位相補正クロックにより、Ａ／Ｄ変換手段及び
色信号変換手段の動作クロックとして使用する。

【００５３】したがって、Ａ／Ｄ変換手段とクロック発
生手段との間でディレーが発生しても、簡単な回路構成
の位相調整手段により位相を調整した位相補正クロック
によりＡ／Ｄ変換手段及び色信号変換手段を動作させる
ことができ、ビデオ信号に急峻な周波数変動が発生して
も、バーストと位相の一致した位相補正クロックによ
り、Ａ／Ｄ変換手段でビデオ信号をサンプリングするこ
とができる。

【００５４】その結果、色むらや色ずれの発生を減少さ
せることができるビデオ信号処理装置を、安価で、か
つ、小型なものとすることができる。

【００５５】この場合、請求項２に記載するように、前
記位相調整手段が、前記クロック生成手段の生成したク
ロックと前記Ａ／Ｄ変換手段の変換したディジタルのビ
デオ信号の位相差を算出する位相差算出手段と、前記ク
ロック生成手段の生成したクロックを順次遅延させた複
数の遅延クロックを生成し、該遅延クロックと前記クロ
ック生成手段の生成したクロックのうちの一つを前記位
相差算出手段の算出した位相差に基づいて選択して前記
位相補正クロックとして出力するクロック遅延手段と、
を備えたものとすると、位相調整手段をより簡単な回路
構成とすることができ、色むらや色ずれの発生を減少さ
せることのできるビデオ信号処理装置をより安価で小型
なものとすることができる。

【００５６】また、請求項３に記載するように、前記位
相差算出手段が、前記Ａ／Ｄ変換手段の変換したディジ
タルのビデオ信号の位相角０と位相角πのバーストをラ
ッチするフリップフロップと、前記フリップフロップの
ラッチした位相角０と位相角πのバーストを加算する加
算器と、前記加算器の加算結果を２で除算してオフセッ
トを算出する除算器と、前記除算器の算出したオフセッ
トを前記フリップフロップのラッチした位相角０のバー
ストの位から減算して位相差を算出する減算器と、を備
えたものとすると、ビデオ信号処理装置をより一層簡単
な回路構成とすることができ、より一層安価で小型なも
のとすることができる。

【図面の簡単な説明】

【図１】本発明のビデオ信号処理装置の一実施例の回路
ブロック構成図。

【図２】図１の位相比較器の詳細な回路ブロック図。

【図３】図２の位相比較器の出力する位相差の波形図。

【図４】従来のビデオ信号処理装置の一例を示す回路ブ
ロック図。

【図５】従来の色補正を行うビデオ信号処理装置の一例
を示す回路ブロック図。

【符号の説明】

２０ ビデオ信号処理装置 ２１ Ａ／Ｄ変換回路 ２２ Ｙ／Ｃ分離器 ２３ 色デコード器 ２４ バースト検出器 ２５ ＰＬＬ ２６ 位相比較器 ２７ 多段遅延部 ２８ 位相比較器 ２９ ＶＣＯ ３０、３１、３２、３３ 遅延回路 ３４ マルチプレクサ ４１、４２ フリップフロップ ４３ 加算器 ４４ 除算器 ４５ 減算器

Claims (3)

【特許請求の範囲】
1. 【請求項１】入力されるアナログのビデオ信号をディジ
   タルのビデオ信号に変換するＡ／Ｄ変換手段と、 前記Ａ／Ｄ変換手段から出力されるディジタルのビデオ
   信号を、色信号に変換する色信号変換手段と、 前記Ａ／Ｄ変換手段と前記色信号変換手段の動作クロッ
   クを前記アナログのビデオ信号に基づいて生成するクロ
   ック生成手段と、 を備えたビデオ信号処理装置において、 前記クロック生成手段の生成したクロックの位相を調整
   して、位相補正クロックを出力する位相調整手段を、設
   け、 前記位相調整手段の出力する位相補正クロックを前記Ａ
   ／Ｄ変換手段及び前記色信号変換手段の動作クロックと
   して使用することを特徴とするビデオ信号処理装置。
2. 【請求項２】前記位相調整手段は、 前記クロック生成手段の生成したクロックと前記Ａ／Ｄ
   変換手段の変換したディジタルのビデオ信号の位相差を
   算出する位相差算出手段と、 前記クロック生成手段の生成したクロックを順次遅延さ
   せた複数の遅延クロックを生成し、該遅延クロックと前
   記クロック生成手段の生成したクロックのうちの一つを
   前記位相差算出手段の算出した位相差に基づいて選択し
   て前記位相補正クロックとして出力するクロック遅延手
   段と、 を備えたことを特徴とする請求項１記載のビデオ信号処
   理装置。
3. 【請求項３】前記位相差算出手段は、 前記Ａ／Ｄ変換手段の変換したディジタルのビデオ信号
   の位相角０と位相角πのバーストをラッチするフリップ
   フロップと、 前記フリップフロップのラッチした位相角０と位相角π
   のバーストを加算する加算器と、 前記加算器の加算結果を２で除算してオフセットを算出
   する除算器と、 前記除算器の算出したオフセットを前記フリップフロッ
   プのラッチした位相角０のバーストの位から減算して位
   相差を算出する減算器と、 を備えたことを特徴とする請求項２記載のビデオ信号処
   理装置。