KR100956782B1 - 셋업/홀드 타임 테스트 장치 및 방법 - Google Patents
셋업/홀드 타임 테스트 장치 및 방법 Download PDFInfo
- Publication number
- KR100956782B1 KR100956782B1 KR1020080093532A KR20080093532A KR100956782B1 KR 100956782 B1 KR100956782 B1 KR 100956782B1 KR 1020080093532 A KR1020080093532 A KR 1020080093532A KR 20080093532 A KR20080093532 A KR 20080093532A KR 100956782 B1 KR100956782 B1 KR 100956782B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- setup
- signal
- hold
- unit
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
- G11C29/56012—Timing aspects, clock generation, synchronisation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
Description
본 발명은 테스트 장치에 관한 것으로서, 특히 셋업/홀드 타임 테스트 장치 및 방법에 관한 것이다.
반도체 집적회로 특히, 반도체 메모리의 쓰기 동작시 보장되어야 하는 중요한 파라미터(Parameter) 중에서 하나로서 셋업/홀드 타임(Setup/Hold Time)을 들 수 있다.
상기 셋업/홀드 타임 즉, 셋업 타임과 홀드 타임이 적정한 마진(Margin)을가져야만 기록하고자 하는 데이터가 데이트 스트로브 신호(DQSB)에 정확히 센터링(Centering)되고, 결국 메모리 영역에 정확히 기록될 수 있다.
도 1은 종래의 기술에 따른 반도체 집적회로의 데이터 입력 장치의 블록도이다.
종래의 기술에 따른 데이터 입력 장치는 도 1에 도시된 바와 같이, 복수개의 데이터 입력부(DIP_DQ0 ~ DIP_DQ7) 및 오프 칩 드라이버 조정부(10)를 구비한다.
상기 복수개의 데이터 입력부(DIP_DQ0 ~ DIP_DQ7)는 인에이블 신호(ENDINB), 데이터(DATA<0:7>) 및 데이터 스트로브 신호(DQSB)를 입력 받도록 구성된다. 상기 복수개의 데이터 입력부(DIP_DQ0 ~ DIP_DQ7)는 데이터 핀(도시 생략)(DQ0 ~ DQ7)과 일대일 대응되어 연결된다.
상기 오프 칩 드라이버 조정부(10)는 오프 칩 드라이버(off chip driver)의 데이터 출력 레벨을 조정하기 위한 구성이다. 상기 오프 칩 드라이버 조정부(10)는 복수개의 데이터 입력부(DIP_DQ0 ~ DIP_DQ7) 중 어느 하나에 프리 패치된 데이터 및 데이터 클럭(DCLK)를 입력 받아 오프 칩 드라이버 조정 신호(PU_INCD, PU_DECD, PD_INCD, PD_DECD)를 출력하도록 구성된다. 상기 오프 칩 드라이버 조정 신호(PU_INCD, PU_DECD, PD_INCD, PD_DECD)가 상기 오프 칩 드라이버의 데이터 출력 레벨을 조정하기 위해 사용된다.
상기 복수개의 데이터 입력부(DIP_DQ0 ~ DIP_DQ7)는 동일하게 구성된다.
도 2는 도 1의 데이터 입력부(DIP_DQ6)의 구성을 나타낸 블록도이다.
상기 데이터 입력부(DIP_DQ6)는 도 2에 도시된 바와 같이, 입력 버퍼(21), 프리 패치 회로부(22) 및 라이트 드라이버(23)를 구비한다. 상기 오프 칩 드라이버 조정부(10)는 상기 프리 패치 회로부(22)의 출력을 입력 받도록 구성된다.
상기 입력 버퍼(21)는 인에이블 신호(ENDINB)가 활성화되면 데이터(DATA<6>)를 버퍼링하여 출력하도록 구성된다. 상기 프리 패치 회로부(22)는 상기 입력 버퍼(21)의 출력 데이터를 데이터 스트로브 신호(DQSB)를 이용하여 센터링되도록 프리 패치(예를 들어, 4 비트 프리 패치)하여 출력하도록 구성된다. 상기 라이트 드라이버(23)는 상기 프리 패치 회로부(22)의 출력 데이터를 드라이빙하여 메모리 영 역에 기록하도록 구성된다.
도 3은 도 1의 오프 칩 드라이버 조정부의 구성을 나타낸 블록도이다.
상기 오프 칩 드라이버 조정부(10)는 도 3에 도시된 바와 같이, 래치 회로부(11) 및 디코더(12)를 구비한다.
상기 래치 회로부(11)는 상기 프리 패치 회로부(22)에서 출력된 데이터(ALGNR0B, ALGNF0B, ALGNR1B, ALGNF1B)를 데이터 클럭(DCLK)에 따라 래치하여 래치된 데이터(DIN0B, DIN1B, DIN2B, DIN3B)를 출력하도록 구성된다. 상기 디코더(12)는 상기 래치된 데이터(DIN0B, DIN1B, DIN2B, DIN3B)를 디코딩하여 상기 오프 칩 드라이버 조정 신호(PU_INCD, PU_DECD, PD_INCD, PD_DECD)를 출력하도록 구성된다.
종래의 기술에 따르면, 회로 설계 단계에서 반도체 집적회로 칩 내부의 회로 배치를 고려하여 신호의 로딩(Loading)을 고려하는 모델링(Modeling) 작업을 통해 데이터 기록시 셋업/홀드 마진을 적정 수준으로 맞추기 위한 시뮬레이션 작업(이하, 셋업/홀드 시뮬레이션)이 수행된다.
그러나 종래의 기술에 따른 데이터 입력 회로는 다음과 같은 문제가 있다.
첫째, 복수개의 데이터 핀에 대하여 선택적으로 셋업/홀드 타임의 적정성을 판단하기 위한 테스트를 수행할 수 없도록 회로 구성이 이루어져 있다. 반도체 집적회로의 데이터 핀은 상술한 바와 같이, 복수개의 데이터 입력부(DIP_DQ0 ~ DIP_DQ7)와 일대일 연결되는데, 복수개의 데이터 입력부(DIP_DQ0 ~ DIP_DQ7) 별로 제조 공정과 동작 환경으로 인하여 데이터 출력 특성이 다를 수 있다.
둘째, 각 데이터 핀 별 테스트가 불가능하므로 셋업/홀드 시뮬레이션에 따라 설계된 회로의 셋업/홀드 타임 중 어느 하나의 마진이 부족한 경우가 자주 발생할 수 있다. 이와 같이 셋업/홀드 타임의 마진이 부족할 경우 메모리 영역에 쓰고자 하는 데이터의 센터링이 이루어지지 못하므로 결국 리비젼(Revision) 작업을 수행해야 하므로 시간 및 비용 측면에서 손실이 발생된다. 또한 리비젼을 수행하는 경우, 상기 셋업/홀드 시뮬레이션은 물론이고 데이터 얼라인을 위한 별도의 시뮬레이션을 다시 수행해야 하므로 여러 번의 시뮬레이션 작업으로 인한 추가적인 비용 및 시간 손실을 유발한다.
본 발명은 복수개의 데이터 핀에 대하여 선택적으로 셋업/홀드 타임 테스트를 수행할 수 있도록 한 셋업/홀드 타임 테스트 장치 및 방법을 제공함에 그 목적이 있다.
본 발명에 따른 셋업/홀드 타임 테스트 장치는 선택신호와 셋업/홀드 조정신호에 응답하여 자신에게 입력된 데이터의 셋업/홀드 타임을 조정하도록 구성된 복수개의 데이터 입력부; 및 상기 복수개의 데이터 입력부 중에서 어느 하나로 입력된 데이터를 이용하여 상기 선택신호 및 상기 셋업/홀드 조정신호를 생성하도록 구성된 오프 칩 드라이버 조정부를 구비함을 특징으로 한다.
본 발명에 따른 셋업/홀드 타임 테스트 장치는 자신에게 입력된 선택신호가 활성화되면 셋업/홀드 조정신호에 응답하여 자신에게 입력된 데이터의 셋업/홀드 타임을 조정하도록 구성된 복수개의 데이터 입력부; 및 테스트 모드 신호가 비활성화된 상태에서 상기 복수개의 데이터 입력부 중에서 어느 하나로 입력된 데이터를 이용하여 오프 칩 드라이버의 데이터 출력 레벨을 조정하기 위한 오프 칩 드라이버 조정신호를 생성하고, 상기 테스트 모드 신호가 활성화된 상태에서 상기 복수개의 데이터 입력부 중에서 어느 하나로 입력된 데이터를 이용하여 상기 선택신호 및 상기 셋업/홀드 조정신호를 생성하도록 구성된 오프 칩 드라이버 조정부를 구비함을 다른 특징으로 한다.
본 발명에 따른 셋업/홀드 테스트 방법은 테스트 모드가 활성화되지 않은 상태에서 복수개의 데이터 입력부 중에서 어느 하나로 입력된 데이터의 조합에 따라 오프 칩 드라이버의 데이터 출력 레벨을 조정하고, 테스트 모드가 활성화된 상태에서 상기 복수개의 데이터 입력부 중에서 어느 하나로 입력된 데이터의 조합에 따라 상기 복수개의 데이터 입력부 중에서 선택된 데이터 입력부의 셋업/홀드 타임을 조정함을 특징으로 한다.
본 발명은 셋업/홀드 테스트 방법으로서, 오프 칩 드라이버 조정부가 테스트 모드 신호가 비활성화된 상태에서 자신의 입력단을 통해 입력된 데이터를 제 1 신호 경로를 통해 디코딩하여 제 1 디코딩 신호를 출력하고, 상기 제 1 디코딩 신호에 따라 오프 칩 드라이버의 데이터 출력 레벨을 조정하며, 상기 오프 칩 드라이버 조정부가 상기 테스트 모드 신호가 활성화된 상태에서 상기 입력단을 통해 입력된 데이터를 제 2 신호 경로를 통해 디코딩하여 제 2 디코딩 신호를 출력하고, 상기 제 2 디코딩 신호에 따라 복수개의 데이터 입력부 중에서 선택된 데이터 입력부의 셋업/홀드 타임을 조정함을 다른 특징으로 한다.
본 발명에 따른 셋업/홀드 타임 테스트 장치 및 방법은 웨이퍼(Wafer) 레벨에서 직접적인 셋업/홀드 타임 테스트가 가능한 장점이 있고, 복수개의 데이터 핀에 대한 선택적인 셋업/홀드 타임 테스트를 수행할 수 있어 안정적인 셋업/홀드 마진 확보가 가능하므로 회로 설계 후 리비젼을 최소화하여 회로 설계 효율을 극대화할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 셋업/홀드 타임 테스트 장치 및 방법의 바람직한 실시예를 설명하면 다음과 같다.
도 4는 본 발명에 따른 셋업/홀드 타임 테스트 장치의 블록도이다.
본 발명에 따른 셋업/홀드 타임 테스트 장치(100)는 도 4에 도시된 바와 같이, 복수개의 데이터 입력부(DIP_DQ0 ~ DIP_DQ7)와 오프 칩 드라이버 조정부(200)를 구비한다.
본 발명은 오프 칩 드라이버의 데이터 출력 레벨을 조정하기 위해 사용되는 오프 칩 드라이버 조정부(200)를 이용하여 상기 복수개의 데이터 입력부(DIP_DQ0 ~ DIP_DQ7)의 셋업/홀드 타임을 선택적으로 테스트할 수 있도록 구성한 것이다.
상기 복수개의 데이터 입력부(DIP_DQ0 ~ DIP_DQ7)는 상기 셋업/홀드 조정신호(TM_MINUS1, TM_MINUS2, TM_PLUS1, TM_PLUS2), 상기 선택 신호(TM_DQ67, TM_DQ01, TM_DQ23, TM_DQ45), 데이터 스트로브 신호(DQSB), 인에이블 신호(ENDINB) 및 테스트 모드 신호(TM_PINTDSH)를 입력 받는다.
상기 복수개의 데이터 입력부(DIP_DQ0 ~ DIP_DQ7)는 자신에게 입력된 선택 신호(TM_DQ67, TM_DQ01, TM_DQ23, TM_DQ45)가 활성화되면 셋업/홀드 조정신호(TM_MINUS1, TM_MINUS2, TM_PLUS1, TM_PLUS2)에 응답하여 자신에게 입력된 데이터(DATA<0:7>)의 셋업/홀드 타임을 조정하여 출력하도록 구성된다.
상기 복수개의 데이터 입력부(DIP_DQ0 ~ DIP_DQ7)는 데이터 핀(DQ0 ~ DQ7)과 일대일 대응되도록 연결된다. 상기 복수개의 데이터 입력부(DIP_DQ0 ~ DIP_DQ7)는 비슷한 특성을 갖는 예를 들어, 레이아웃상에 인접한 데이터 입력부(DIP_DQ6과 DIP_DQ7, DIP_DQ0과 DIP_DQ1, DIP_DQ2와 DIP_DQ3, DIP_DQ4와 DIP_DQ5)들이 선택 신호(TM_DQ67, TM_DQ01, TM_DQ23, TM_DQ45)를 공통 입력 받아 연계 동작하도록 구성하였다. 상기 복수개의 데이터 입력부(DIP_DQ0 ~ DIP_DQ7)는 모두 동일하게 구성할 수 있다.
상기 오프 칩 드라이버 조정부(200)는 상기 복수개의 데이터 입력부(DIP_DQ0 ~ DIP_DQ7) 중에서 어느 하나 예를 들어, 데이터 입력부(DIP_DQ6)에서 프리 패치된 프리 패치 데이터(PFD), 상기 테스트 모드 신호(TM_PINTDSH) 및 데이터 클럭(DCLK)을 입력 받고, 오프 칩 드라이버의 데이터 출력 레벨을 조정하기 위한 오프 칩 드라이버 조정 신호(PU_INCD, PU_DECD, PD_INCD, PD_DECD), 상기 선택 신호(TM_DQ67, TM_DQ01, TM_DQ23, TM_DQ45) 및 상기 셋업/홀드 조정신호(TM_MINUS1, TM_MINUS2, TM_PLUS1, TM_PLUS2)를 출력한다.
상기 오프 칩 드라이버 조정부(200)는 상기 테스트 모드 신호(TM_PINTDSH)가 비활성화된 상태에서 상기 프리 패치 데이터(PFD)를 이용하여 상기 오프 칩 드라이버 조정 신호(PU_INCD, PU_DECD, PD_INCD, PD_DECD)를 생성하고, 상기 테스트 모드 신호(TM_PINTDSH)가 활성화된 상태에서 상기 프리 패치 데이터(PFD)를 이용하여 상기 선택 신호(TM_DQ67, TM_DQ01, TM_DQ23, TM_DQ45) 및 상기 셋업/홀드 조정신호(TM_MINUS1, TM_MINUS2, TM_PLUS1, TM_PLUS2)를 생성하도록 구성된다.
도 5는 도 4의 데이터 입력부(DIP_DQ6)의 구성을 나타낸 블록도이다.
상기 데이터 입력부(DIP_DQ6)는 도 5에 도시된 바와 같이, 입력 버퍼(310), 데이터 입력 제어부(320), 셋업/홀드 조정부(330), 프리 패치 회로부(340) 및 라이트 드라이버(350)를 구비한다.
상기 입력 버퍼(310)는 데이터 입력 제어부(320)의 출력신호가 활성화 레벨(예를 들어, 하이 레벨)이면 데이터(DATA<6>)를 입력 받도록 구성된다.
상기 데이터 입력 제어부(320)는 인에이블 신호(ENDINB)와 테스트 모드 신호(TM_PINTDSH) 중에서 어느 하나라도 활성화되면 상기 입력 버퍼(310)로 하이 레벨 신호를 출력하도록 구성된다. 상기 데이터 입력 제어부(320)는 제 1 및 제 2 인버터(IV1, IV2)와 노아 게이트(NR1)를 구비한다.
상기 셋업/홀드 조정부(330)는 제어 회로부(331) 및 조정 회로부(332)를 구비한다.
도 6은 도 5의 제어 회로부의 회로도이다.
상기 제어 회로부(331)는 도 6에 도시된 바와 같이, 복수개의 낸드 게이트(ND1 ~ ND4) 및 복수개의 인버터(IV3 ~ IV6)를 구비한다. 상기 제어 회로부(331)는 선택 신호(TM_DQ67)와 상기 셋업/홀드 조정신호(TM_MINUS1, TM_MINUS2, TM_PLUS1, TM_PLUS2)를 각각 논리곱하여 출력하도록 구성된다. 상기 제어 회로부(331)는 선택 신호(TM_DQ67)가 하이 레벨로 활성화되면 상기 셋업/홀드 조정신호(TM_MINUS1, TM_MINUS2, TM_PLUS1, TM_PLUS2)를 원래의 값으로 출력하고, 선택 신호(TM_DQ67)가 로우 레벨로 비활성화되면 상기 셋업/홀드 조정신호(TM_MINUS1, TM_MINUS2, TM_PLUS1, TM_PLUS2)를 모두 로우 레벨로 출력한다. 상기 조정 회로부(332)는 테스트 모드 신호(TM_PINTDSH)가 활성화된 상태이면 상기 제어 회로 부(331)를 통해 출력된 셋업/홀드 조정신호(TM_MINUS1, TM_MINUS2, TM_PLUS1, TM_PLUS2)에 따라 조정된 지연시간만큼 상기 입력 버퍼(310)의 출력 신호(BUFF_OUT)를 지연시켜 출력하도록 구성된다.
상기 프리 패치 회로부(340)는 데이터 스트로브 신호(DQSB)를 이용하여 상기 셋업/홀드 조정부(330)의 출력 신호(BUFF_OUTD)를 프리 패치(예를 들어, 4 비트 프리 패치)하여 프리 패치 데이터(PFD)를 출력하도록 구성된다.
상기 라이트 드라이버(350)는 상기 프리 패치 데이터(PFD)를 드라이빙하여 메모리 영역에 기록하도록 구성된다.
도 7은 도 5의 조정 회로부의 회로도이다.
상기 조정 회로부(332)는 도 7에 도시된 바와 같이, 복수개의 유닛 딜레이(UD1 ~ UD5), 복수개의 패스 게이트(PG11 ~ PG19), 복수개의 낸드 게이트(ND11 ~ ND14), 노아 게이트(NR11) 및 복수개의 인버터(IV11 ~ IV16)를 구비한다.
상기 조정 회로부(332)는 셋업/홀드 조정신호(TM_MINUS1, TM_MINUS2, TM_PLUS1, TM_PLUS2)에 따라 상기 복수개의 유닛 딜레이(UD1 ~ UD5) 중에서 상기 입력 버퍼(310)의 출력 신호(BUFF_OUT)가 경유하는 유닛 딜레이의 수가 가변되도록 구성된다.
상기 조정 회로부(332)는 테스트 모드 신호(TM_PINTDSH)가 비활성화된 상태에서 상기 복수개의 유닛 딜레이(UD1 ~ UD5) 중에서 입력신호가 경유하는 유닛 딜레이가 3개(UD1 ~ UD3)가 되도록 회로 구성이 이루어져 있으며, 이를 초기설정 유닛 딜레이(UD1 ~ UD3)라 한다.
상기 셋업/홀드 조정신호(TM_MINUS1, TM_MINUS2, TM_PLUS1, TM_PLUS2)는 각각 상기 초기설정 유닛 딜레이(UD1 ~ UD3)를 1단 감소, 2단 감소, 1단 증가, 2단 증가시키도록 정의된다.
예를 들어, 셋업/홀드 조정신호(TM_MINUS2)가 활성화되면 상기 복수개의 유닛 딜레이(UD1 ~ UD5) 중에서 입력신호가 경유하는 유닛 딜레이는 상기 초기설정 유닛 딜레이(UD1 ~ UD3)에 비해 두 단 감소되어 1개의 유닛 딜레이(UD1)가 된다. 이와 같은 방식으로 셋업/홀드 조정신호(TM_MINUS1, TM_PLUS1, TM_PLUS2)가 각각 활성화되면 입력신호가 경유하는 유닛 딜레이는 2개의 유닛 딜레이(UD1, UD2), 4개의 유닛 딜레이(UD1 ~ UD4), 5개의 유닛 딜레이(UD1 ~ UD5)가 된다.
도 8은 도 4의 오프 칩 드라이버 조정부의 구성을 나타낸 블록도이다.
상기 오프 칩 드라이버 조정부(200)는 도 8에 도시된 바와 같이, 제 1 래치 회로부(210), 스위칭부(220), 제 2 래치 회로부(230), 제 3 래치 회로부(240), 제 1 디코더(250), 제 2 디코더(260) 및 제 3 디코더(270)를 구비한다.
상기 제 1 래치 회로부(210)는 상기 프리 패치 데이터(PFD)(ALGNR0B, ALGNF0B, ALGNR1B, ALGNF1B)를 데이터 클럭(DCLK)에 따라 래치하는 복수개의 래치(LT1)를 구비한다.
상기 스위칭부(220)는 복수개의 패스 게이트(PG21 ~ PG28) 및 인버터(IV21)를 구비한다. 상기 스위칭부(220)는 테스트 모드 신호(TM_PINTDSH)가 비활성화되면 제 1 패스 게이트 그룹(PG21, PG23, PG25, PG27)이 턴 온 되어 상기 제 1 래치 회로부(210)의 출력 신호를 제 2 래치 회로부(230)로 전달하고, 테스트 모드 신 호(TM_PINTDSH)가 활성화되면 제 2 패스 게이트 그룹(PG22, PG24, PG26, PG28)이 턴 온 되어 상기 제 1 래치 회로부(210)의 출력 신호를 제 3 래치 회로부(240)로 전달하도록 구성된다.
상기 제 2 래치 회로부(230)는 복수개의 래치(LT2)를 통해 상기 제 1 패스 게이트 그룹(PG21, PG23, PG25, PG27)의 출력 신호를 래치하여 제 1 디코더(250)로 출력하도록 구성된다.
상기 제 3 래치 회로부(240)는 복수개의 래치(LT3)를 통해 상기 제 2 패스 게이트 그룹(PG22, PG24, PG26, PG28)의 출력 신호를 래치하고, 래치된 신호(TM_DQSELECT0, TM_DQSELECT1, TM_DELCNTRL0, TM_DELCNTRL1) 중에서 일부(TM_DQSELECT0, TM_DQSELECT1)를 제 2 디코더(260)로 출력하고, 나머지(TM_DELCNTRL0, TM_DELCNTRL1)를 제 3 디코더(270)로 출력하도록 구성된다. 상기 래치된 신호(TM_DQSELECT0, TM_DQSELECT1)는 도 4의 복수개의 데이터 입력부(DIP_DQ0 ~ DIP_DQ7) 중에서 셋업/홀드 테스트를 수행하고자 하는 데이터 입력부를 선택하기 위한 정보가 암호화된 선택정보 암호화 신호이다. 상기 래치된 신호(TM_DELCNTRL0, TM_DELCNTRL1)는 상기 도 7의 조정 회로부(332)의 셋업/홀드 조정량 즉, 복수개의 유닛 딜레이(UD1 ~ UD5) 중에서 입력신호가 경유하는 유닛 딜레이의 수를 설정하기 위한 정보가 암호화된 셋업/홀드 조정량 암호화 신호이다.
상기 제 1 디코더(250)는 상기 제 2 래치 회로부(230)의 출력 신호(DIN0B, DIN1B, DIN2B, DIN3B)를 디코딩하여 오프 칩 드라이버 조정 신호(PU_INCD, PU_DECD, PD_INCD, PD_DECD)를 출력하도록 구성된다.
상기 제 2 디코더(260)는 상기 선택정보 암호화 신호(TM_DQSELECT0, TM_DQSELECT1)를 디코딩하여 선택 신호(TM_DQ67, TM_DQ01, TM_DQ23, TM_DQ45)를 출력하도록 구성된다. 상기 제 2 디코더(260)의 설계방식은 다양하게 할 수 있으며, 예를 들어, 선택정보 암호화 신호(TM_DQSELECT0, TM_DQSELECT1)의 논리 레벨이 각각 (00), (01), (10), (11)일 때 선택 신호(TM_DQ01, TM_DQ23, TM_DQ45, TM_DQ67)의 순서대로 활성화되게 할 수 있다.
상기 선택 신호(TM_DQ67, TM_DQ01, TM_DQ23, TM_DQ45)는 각각 데이터 입력부(DIP_DQ6, DIP_DQ7), 데이터 입력부(DIP_DQ6, DIP_DQ7), 데이터 입력부(DIP_DQ6, DIP_DQ7), 데이터 입력부(DIP_DQ6, DIP_DQ7)를 선택하여 셋업/홀드 테스트를 수행하도록 정의된 신호이다.
상기 제 3 디코더(270)는 상기 셋업/홀드 조정량 암호화신호(TM_DELCNTRL0, TM_DELCNTRL1)를 디코딩하여 셋업/홀드 조정신호(TM_MINUS1, TM_MINUS2, TM_PLUS1, TM_PLUS2)를 출력하도록 구성된다. 상기 제 3 디코더(270)의 설계방식은 다양하게 할 수 있으며, 예를 들어, 셋업/홀드 조정량 암호화 신호(TM_DELCNTRL0, TM_DELCNTRL1)의 논리 레벨이 각각 (00), (01), (10), (11)일 때 셋업/홀드 조정신호(TM_MINUS1, TM_MINUS2, TM_PLUS1, TM_PLUS2)의 순서대로 활성화되게 할 수 있다.
본 발명은 셋업/홀드 테스트를 수행하기 위해 상기 선택 정보 및 지연시간 조정정보가 암호화된 프리 패치 데이터(PFD)가 새로 입력되는 경우 이전의 오프 칩 드라이버 조정 신호(PU_INCD, PU_DECD, PD_INCD, PD_DECD) 값이 변하는 것을 방지 할 수 있도록 스위칭부(220)를 통해 신호 경로를 전환함과 동시에 제 2 래치 회로부(230)를 통해 이전의 오프 칩 드라이버 조정 신호(PU_INCD, PU_DECD, PD_INCD, PD_DECD) 값이 저장되도록 하였다.
이와 같이 구성된 본 발명의 셋업/홀드 테스트 방법을 설명하면 다음과 같다.
먼저, 반도체 집적회로의 파워 업 동작이 순차적으로 진행된 후, 반도체 집적회로를 제어하는 칩 셋의 명령에 따라 상기 복수개의 데이터 입력부(DIP_DQ0 ~ DIP_DQ7) 중에서 어느 하나 즉, 데이터 입력부(DIP_DQ6)를 통해 입력되어 프리 패치된 프리 패치 데이터(ALGNR0B, ALGNF0B, ALGNR1B, ALGNF1B)가 제 1 래치 회로부(210), 스위칭부(220), 제 2 래치 회로부(230) 및 제 1 디코더(250)를 통해 디코딩되어 오프 칩 드라이버 조정 신호(PU_INCD, PU_DECD, PD_INCD, PD_DECD)가 생성된다. 이때 테스트 모드 신호(TM_PINTDSH)는 비활성화된 상태이므로 스위칭부(220)는 제 1 래치 회로부(210)의 출력 신호를 제 2 래치 회로부(230)로 전달한다.
이때 오프 칩 드라이버 조정 신호(PU_INCD, PU_DECD, PD_INCD, PD_DECD)는 제 2 래치 회로부(230)에 의해 생성 당시의 값으로 유지된다.
이후, 테스트 모드로 진입하여 데이터 입력부(DIP_DQ0, DIP_DQ1)를 선택하여 셋업/홀드 조정량을 -2단으로 조정하는 셋업/홀드 테스트를 수행하고자 할 경우, 상기 제 3 래치 회로부(240)에 래치된 신호(TM_DQSELECT0, TM_DQSELECT1, TM_DELCNTRL0, TM_DELCNTRL1)의 논리 값이 (0001)이 되어야 한다.
따라서 테스트 모드 신호(TM_PINTDSH)를 활성화시킨 상태에서, 데이터 입력 부(DIP_DQ6)를 통해 순차적으로 논리 값이 (0001)인 데이터를 입력시킨다.
테스트 모드에서 인에이블 신호(ENDINB)는 하이 레벨로 비활성화되어 있지만, 활성화된 테스트 모드 신호(TM_PINTDSH)에 따라 도 5의 입력 버퍼(310)가 상기 데이터를 입력 받아 출력한다.
도 7의 조정 회로부(332)가 상기 입력 버퍼(310)의 출력 신호(BUFF_OUT)를 초기설정 유닛 딜레이(UD1 ~ UD3) 만큼 지연시켜 출력한다.
도 5의 프리 패치 회로부(340)가 상기 셋업/홀드 조정부(330)의 출력 신호(BUFF_OUTD)를 프리 패치 하여 프리 패치 데이터(ALGNR0B, ALGNF0B, ALGNR1B, ALGNF1B)를 출력한다.
도 8의 오프 칩 드라이버 조정부(200)는 상기 프리 패치 데이터(ALGNR0B, ALGNF0B, ALGNR1B, ALGNF1B)가 제 1 래치 회로부(210), 스위칭부(220), 제 3 래치 회로부(240), 제 2 디코더(260) 및 제 3 디코더(270)를 통해 디코딩되어 선택 신호(TM_DQ67, TM_DQ01, TM_DQ23, TM_DQ45) 및 셋업/홀드 조정신호(TM_MINUS1, TM_MINUS2, TM_PLUS1, TM_PLUS2)가 생성된다.
상기 프리 패치 데이터(ALGNR0B, ALGNF0B, ALGNR1B, ALGNF1B)의 논리 레벨이 (0001)이므로 선택 신호(TM_DQ67, TM_DQ01, TM_DQ23, TM_DQ45) 중에서 선택 신호(TM_DQ01)가 활성화되고, 셋업/홀드 조정신호(TM_MINUS1, TM_MINUS2, TM_PLUS1, TM_PLUS2) 중에서 셋업/홀드 조정신호(TM_MINUS2)가 활성화된다.
상기 활성화된 선택 신호(TM_DQ01)와 상기 활성화된 셋업/홀드 조정신호(TM_MINUS2)에 따라 데이터 입력부(DIP_DQ0, DIP_DQ1)의 셋업/홀드 조정부(330) 에 의해 입력 데이터가 유닛 딜레이(UD1)에 해당하는 시간만큼 지연되고 프리 패치 회로부(340) 및 라이트 드라이버(350)를 통해 출력된다. 상기 출력 데이터를 통해 입력 데이터의 셋업/홀드 마진이 충분한지 여부를 검출할 수 있다.
이와 같은 방식으로 복수개의 데이터 입력부(DIP_DQ0 ~ DIP_DQ7)를 번갈아가며 선택하여 각각에 대항 셋업/홀드 타임을 원하는 만큼 조정하여 셋업/홀드 테스트를 수행할 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
도 1은 종래의 기술에 따른 데이터 입력 회로의 블록도,
도 2는 도 1의 데이터 입력부(DIP_DQ6)의 구성을 나타낸 블록도,
도 3은 도 1의 오프 칩 드라이버 조정부의 구성을 나타낸 블록도,
도 4는 본 발명에 따른 셋업/홀드 타임 테스트 장치의 블록도,
도 5는 도 4의 데이터 입력부(DIP_DQ6)의 구성을 나타낸 블록도,
도 6은 도 5의 제어 회로부의 회로도,
도 7은 도 5의 조정 회로부의 회로도,
도 8은 도 4의 오프 칩 드라이버 조정부의 구성을 나타낸 블록도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
200: 오프 칩 드라이버 조정부 DIP_DQ0 ~ DIP_DQ7: 데이터 입력부
210: 제 1 래치 회로부 220: 스위칭부
230: 제 2 래치 회로부 240: 제 3 래치 회로부
250: 제 1 디코더 260: 제 2 디코더
270: 제 3 디코더 310: 입력 버퍼
320: 데이터 입력 제어부 330: 셋업/홀드 조정부
331: 제어 회로부 332: 조정 회로부
340: 프리 패치 회로부 350: 라이트 드라이버
Claims (20)
- 선택신호와 셋업/홀드 조정신호에 응답하여 자신에게 입력된 데이터의 셋업/홀드 타임을 조정하도록 구성된 복수개의 데이터 입력부; 및상기 복수개의 데이터 입력부 중에서 어느 하나로 입력된 데이터를 이용하여 상기 선택신호 및 상기 셋업/홀드 조정신호를 생성하도록 구성된 오프 칩 드라이버 조정부를 구비하는 셋업/홀드 타임 테스트 장치.
- 제 1 항에 있어서,상기 데이터 입력부는상기 데이터를 입력 받도록 구성된 입력 버퍼,상기 선택신호에 따라 활성화된 셋업/홀드 조정신호에 상응하는 지연시간만큼 상기 입력 버퍼의 출력 신호를 지연시킴으로써 상기 데이터의 셋업/홀드 타임을 조정하도록 구성된 셋업/홀드 조정부, 및상기 셋업/홀드 조정부의 출력 신호를 프리 패치하여 프리 패치 데이터를 출력하도록 구성된 프리 패치 회로부를 구비하는 셋업/홀드 타임 테스트 장치.
- 제 2 항에 있어서,상기 셋업/홀드 조정부는복수개의 유닛 딜레이를 구비하며, 상기 셋업/홀드 조정신호에 따라 상기 복 수개의 유닛 딜레이 중에서 상기 입력 버퍼의 출력 신호가 경유하는 유닛 딜레이의 수가 가변되도록 구성됨을 특징으로 하는 셋업/홀드 타임 테스트 장치.
- 제 2 항에 있어서,상기 셋업/홀드 조정신호는 복수개의 신호 비트를 포함하며,상기 셋업/홀드 조정부는상기 선택신호와 상기 복수개의 신호 비트를 각각 논리곱하여 출력하도록 구성됨을 특징으로 하는 셋업/홀드 타임 테스트 장치.
- 제 2 항에 있어서,상기 오프 칩 드라이버 조정부는상기 프리 패치 데이터를 래치하여 래치 데이터를 출력하도록 구성된 제 1 래치 회로부,상기 래치 데이터를 디코딩하여 오프 칩 드라이버의 출력 데이터의 레벨을 조정하기 위한 오프 칩 드라이버 조정신호를 출력하도록 구성된 제 1 디코더,상기 래치 데이터를 디코딩하여 상기 선택신호를 출력하도록 구성된 제 2 디코더, 및상기 래치 데이터를 디코딩하여 상기 셋업/홀드 조정신호를 출력하도록 구성된 제 3 디코더를 구비하는 것을 특징으로 하는 셋업/홀드 타임 테스트 장치.
- 자신에게 입력된 선택신호가 활성화되면 셋업/홀드 조정신호에 응답하여 자신에게 입력된 데이터의 셋업/홀드 타임을 조정하도록 구성된 복수개의 데이터 입력부; 및테스트 모드 신호가 비활성화된 상태에서 상기 복수개의 데이터 입력부 중에서 어느 하나로 입력된 데이터를 이용하여 오프 칩 드라이버의 데이터 출력 레벨을 조정하기 위한 오프 칩 드라이버 조정신호를 생성하고, 상기 테스트 모드 신호가 활성화된 상태에서 상기 복수개의 데이터 입력부 중에서 어느 하나로 입력된 데이터를 이용하여 상기 선택신호 및 상기 셋업/홀드 조정신호를 생성하도록 구성된 오프 칩 드라이버 조정부를 구비하는 셋업/홀드 타임 테스트 장치.
- 제 6 항에 있어서,상기 데이터 입력부는상기 테스트 모드 신호에 응답하여 데이터를 입력 받도록 구성된 입력 버퍼,상기 셋업/홀드 조정신호에 상응하는 지연시간 만큼 상기 입력 버퍼의 출력 신호를 지연시킴으로써 상기 데이터의 셋업/홀드 타임을 조정하도록 구성된 조정 회로부,상기 선택신호의 활성화 여부에 따라 상기 셋업/홀드 조정신호를 상기 조정 회로부로 출력하도록 구성된 제어 회로부, 및상기 조정 회로부의 출력 신호를 프리 패치하여 프리 패치 데이터를 출력하도록 구성된 프리 패치 회로부를 구비하는 셋업/홀드 타임 테스트 장치.
- 제 7 항에 있어서,상기 조정 회로부는복수개의 유닛 딜레이를 구비하며, 상기 셋업/홀드 조정신호에 따라 상기 복수개의 유닛 딜레이 중에서 상기 입력 버퍼의 출력 신호가 경유하는 유닛 딜레이의 수가 가변되도록 구성됨을 특징으로 하는 셋업/홀드 타임 테스트 장치.
- 제 7 항에 있어서,상기 셋업/홀드 조정신호는 복수개의 신호 비트를 포함하며,상기 제어 회로부는상기 선택신호와 상기 복수개의 신호 비트를 각각 논리곱하여 출력하도록 구성됨을 특징으로 하는 셋업/홀드 타임 테스트 장치.
- 제 7 항에 있어서,상기 오프 칩 드라이버 조정부는상기 테스트 모드 신호가 비활성화된 상태에서 입력단을 통해 입력된 제 1 프리 패치 데이터를 이용하여 오프 칩 드라이버의 출력 데이터의 레벨을 조정하기 위한 오프 칩 드라이버 조정신호를 생성하고, 상기 테스트 모드 신호가 활성화된 상태에서 상기 입력단을 통해 입력된 제 2 프리 패치 데이터를 이용하여 상기 선택신호 및 상기 셋업/홀드 조정신호를 생성하며,상기 테스트 모드 신호가 활성화되기 이전에 입력된 상기 제 1 프리 패치 데이터를 저장할 수 있도록 구성됨을 특징으로 하는 셋업/홀드 타임 테스트 장치.
- 제 7 항에 있어서,상기 오프 칩 드라이버 조정부는상기 프리 패치 데이터를 래치하여 제 1 래치 데이터를 출력하도록 구성된 제 1 래치 회로부,상기 제 1 래치 데이터를 래치하여 제 2 래치 데이터를 출력하도록 구성된 제 2 래치 회로부,상기 제 1 래치 데이터를 래치하여 제 3 래치 데이터를 출력하도록 구성된 제 3 래치 회로부,테스트 모드 신호에 따라 상기 제 1 래치 데이터를 상기 제 2 래치 회로부 또는 제 3 래치 회로부로 전달하기 위한 스위칭부,상기 제 2 래치 데이터를 디코딩하여 오프 칩 드라이버의 출력 데이터의 레벨을 조정하기 위한 오프 칩 드라이버 조정신호를 출력하도록 구성된 제 1 디코더,상기 제 3 래치 데이터의 일부를 디코딩하여 상기 선택신호를 출력하도록 구성된 제 2 디코더, 및상기 제 3 래치 데이터의 일부를 제외한 나머지를 디코딩하여 상기 셋업/홀드 조정신호를 출력하도록 구성된 제 3 디코더를 구비하는 것을 특징으로 하는 셋업/홀드 타임 테스트 장치.
- 테스트 모드가 활성화되지 않은 상태에서 입력된 제 1 데이터의 조합에 따라 오프 칩 드라이버의 데이터 출력 레벨을 조정하고,테스트 모드가 활성화된 상태에서 입력된 제 2 데이터의 조합에 따라 복수개의 데이터 입력부 중에서 선택된 데이터 입력부의 셋업/홀드 타임을 조정하는 셋업/홀드 타임 테스트 방법.
- 제 12 항에 있어서,상기 제 1 데이터의 데이터 값이 상기 제 2 데이터의 입력과 상관없이 유지되도록 상기 제 1 데이터를 저장하는 것을 특징으로 하는 셋업/홀드 타임 테스트 방법.
- 제 13 항에 있어서,상기 제 2 데이터는상기 복수개의 데이터 입력부 중에서 선택할 데이터 입력부를 정의하는 선택 정보 및 선택된 데이터 입력부의 셋업/홀드 타임 조정량을 정의하는 셋업/홀드 조정 정보가 암호화된 데이터인 것을 특징으로 하는 셋업/홀드 타임 테스트 방법.
- 제 13 항에 있어서,상기 셋업/홀드 타임 조정은상기 선택 정보에 따라 선택된 데이터 입력부의 데이터 지연시간을 상기 셋업/홀드 타임 조정 정보에 따라 증가 또는 감소시켜 이루어짐을 특징으로 하는 셋업/홀드 타임 테스트 방법.
- 오프 칩 드라이버 조정부가 테스트 모드 신호가 비활성화된 상태에서 자신의 입력단을 통해 입력된 데이터를 제 1 신호 경로를 통해 디코딩하여 제 1 디코딩 신호를 출력하고, 상기 제 1 디코딩 신호에 따라 오프 칩 드라이버의 데이터 출력 레벨을 조정하며,상기 오프 칩 드라이버 조정부가 상기 테스트 모드 신호가 활성화된 상태에서 상기 입력단을 통해 입력된 데이터를 제 2 신호 경로를 통해 디코딩하여 제 2 디코딩 신호를 출력하고, 상기 제 2 디코딩 신호에 따라 복수개의 데이터 입력부 중에서 선택된 데이터 입력부의 셋업/홀드 타임을 조정하는 셋업/홀드 타임 테스트 방법.
- 제 16 항에 있어서,상기 테스트 모드 신호가 비활성화된 상태에서 자신의 입력단을 통해 입력된 데이터를 저장하는 것을 특징으로 하는 셋업/홀드 타임 테스트 방법.
- 제 17 항에 있어서,상기 입력단을 통해 입력된 데이터는상기 복수개의 데이터 입력부 중에서 어느 하나를 통해 프리 패치된 데이터인 것을 특징으로 하는 셋업/홀드 타임 테스트 방법.
- 제 17 항에 있어서,상기 테스트 모드가 활성화된 상태에서 자신의 입력단을 통해 입력된 데이터는상기 복수개의 데이터 입력부 중에서 선택할 데이터 입력부를 정의하는 선택 정보 및 선택된 데이터 입력부의 셋업/홀드 타임 조정량을 정의하는 셋업/홀드 조정 정보가 암호화된 데이터인 것을 특징으로 하는 셋업/홀드 타임 테스트 방법.
- 제 19 항에 있어서,상기 셋업/홀드 타임 조정은상기 선택 정보에 따라 선택된 데이터 입력부의 데이터 지연시간을 상기 셋업/홀드 타임 조정 정보에 따라 증가 또는 감소시켜 이루어짐을 특징으로 하는 셋업/홀드 타임 테스트 방법.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080093532A KR100956782B1 (ko) | 2008-09-24 | 2008-09-24 | 셋업/홀드 타임 테스트 장치 및 방법 |
US12/346,663 US8037372B2 (en) | 2008-09-24 | 2008-12-30 | Apparatus and method for testing setup/hold time |
TW98102994A TWI473104B (zh) | 2008-09-24 | 2009-01-23 | 用於測試設定/保留時間之裝置及方法 |
CN201310280870.4A CN103440882B (zh) | 2008-09-24 | 2009-04-16 | 用于测试设定/保持时间的设备和方法 |
CN200910133980.1A CN101686051B (zh) | 2008-09-24 | 2009-04-16 | 用于测试设定/保持时间的设备和方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080093532A KR100956782B1 (ko) | 2008-09-24 | 2008-09-24 | 셋업/홀드 타임 테스트 장치 및 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20100034414A KR20100034414A (ko) | 2010-04-01 |
KR100956782B1 true KR100956782B1 (ko) | 2010-05-12 |
Family
ID=42038838
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080093532A KR100956782B1 (ko) | 2008-09-24 | 2008-09-24 | 셋업/홀드 타임 테스트 장치 및 방법 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8037372B2 (ko) |
KR (1) | KR100956782B1 (ko) |
CN (2) | CN101686051B (ko) |
TW (1) | TWI473104B (ko) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102015006902B3 (de) * | 2015-06-04 | 2016-06-30 | Drägerwerk AG & Co. KGaA | Vorrichtung zur Verarbeitung und Visualisierung von Daten eines Elektro-lmpedanz-Tomographie-Gerätes zu einer Ermittlung und Visualisierung von regionalen Verzögerungen der Ventilation in der Lunge |
KR20170076883A (ko) * | 2015-12-24 | 2017-07-05 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 그의 동작방법 |
US10332574B2 (en) * | 2017-03-24 | 2019-06-25 | Mediatek Inc. | Embedded memory with setup-hold time controlled internally or externally and associated integrated circuit |
CN113740717A (zh) * | 2020-05-29 | 2021-12-03 | 深圳市中兴微电子技术有限公司 | 一种时序单元保持时间的测量方法和测量电路 |
CN117012245A (zh) * | 2022-04-29 | 2023-11-07 | 长鑫存储技术有限公司 | 一种校准控制电路、电子设备和校准控制方法 |
CN116594817B (zh) * | 2023-04-26 | 2024-06-14 | 深圳高铂科技有限公司 | 单芯片校准系统及方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20060008678A (ko) * | 2004-07-23 | 2006-01-27 | 주식회사 하이닉스반도체 | 셋업/홀드 타임 제어회로 |
KR100723768B1 (ko) | 2005-12-07 | 2007-05-30 | 주식회사 하이닉스반도체 | 입력 신호의 셋업 및 홀드 타임을 선택적으로 조절하는기능을 가지는 입력 버퍼 회로 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6041419A (en) * | 1998-05-27 | 2000-03-21 | S3 Incorporated | Programmable delay timing calibrator for high speed data interface |
JP3718374B2 (ja) * | 1999-06-22 | 2005-11-24 | 株式会社東芝 | メモリ混載半導体集積回路装置及びそのテスト方法 |
KR20010050814A (ko) * | 1999-10-01 | 2001-06-25 | 하이든 마틴 | 소스 동기 신호의 검사 방법 및 장치 |
US6693436B1 (en) * | 1999-12-23 | 2004-02-17 | Intel Corporation | Method and apparatus for testing an integrated circuit having an output-to-output relative signal |
US6998892B1 (en) * | 2002-02-13 | 2006-02-14 | Rambus Inc. | Method and apparatus for accommodating delay variations among multiple signals |
JP3798713B2 (ja) * | 2002-03-11 | 2006-07-19 | 株式会社東芝 | 半導体集積回路装置及びそのテスト方法 |
US7069458B1 (en) * | 2002-08-16 | 2006-06-27 | Cypress Semiconductor Corp. | Parallel data interface and method for high-speed timing adjustment |
US6876186B1 (en) * | 2003-08-29 | 2005-04-05 | Xilinx, Inc. | Measurement of circuit delay |
KR100590204B1 (ko) * | 2003-11-04 | 2006-06-15 | 삼성전자주식회사 | 온-칩 셋업/홀드 측정 회로를 포함한 집적 회로 장치 |
KR100567908B1 (ko) * | 2004-12-30 | 2006-04-05 | 주식회사 하이닉스반도체 | 반도체 소자의 보정 회로 및 그 구동 방법 |
US20060282719A1 (en) * | 2005-05-13 | 2006-12-14 | Raguram Damodaran | Unique Addressable Memory Data Path |
KR100801054B1 (ko) * | 2005-10-08 | 2008-02-04 | 삼성전자주식회사 | 반도체 회로의 타이밍 마진 측정 장치 및 이를 포함한 온칩특성 측정 장치 |
CN101067965B (zh) * | 2006-04-21 | 2011-11-09 | 奥特拉股份有限公司 | 用于数据接口的读出侧校准 |
US7385861B1 (en) * | 2006-08-18 | 2008-06-10 | Ambarella, Inc. | Synchronization circuit for DDR IO interface |
US7593273B2 (en) * | 2006-11-06 | 2009-09-22 | Altera Corporation | Read-leveling implementations for DDR3 applications on an FPGA |
-
2008
- 2008-09-24 KR KR1020080093532A patent/KR100956782B1/ko not_active IP Right Cessation
- 2008-12-30 US US12/346,663 patent/US8037372B2/en not_active Expired - Fee Related
-
2009
- 2009-01-23 TW TW98102994A patent/TWI473104B/zh not_active IP Right Cessation
- 2009-04-16 CN CN200910133980.1A patent/CN101686051B/zh not_active Expired - Fee Related
- 2009-04-16 CN CN201310280870.4A patent/CN103440882B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20060008678A (ko) * | 2004-07-23 | 2006-01-27 | 주식회사 하이닉스반도체 | 셋업/홀드 타임 제어회로 |
KR100723768B1 (ko) | 2005-12-07 | 2007-05-30 | 주식회사 하이닉스반도체 | 입력 신호의 셋업 및 홀드 타임을 선택적으로 조절하는기능을 가지는 입력 버퍼 회로 |
Also Published As
Publication number | Publication date |
---|---|
TW201013688A (en) | 2010-04-01 |
TWI473104B (zh) | 2015-02-11 |
KR20100034414A (ko) | 2010-04-01 |
US8037372B2 (en) | 2011-10-11 |
US20100077268A1 (en) | 2010-03-25 |
CN103440882A (zh) | 2013-12-11 |
CN103440882B (zh) | 2016-05-11 |
CN101686051B (zh) | 2014-01-29 |
CN101686051A (zh) | 2010-03-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7019556B2 (en) | Semiconductor memory device capable of adjusting impedance of data output driver | |
KR100956782B1 (ko) | 셋업/홀드 타임 테스트 장치 및 방법 | |
US8050118B2 (en) | Semiconductor memory device | |
US8437209B2 (en) | Integrated circuit | |
KR20080006888A (ko) | 저속 테스트 동작이 가능한 반도체 메모리 장치 및 반도체메모리 장치의 테스트 방법 | |
US7619433B2 (en) | Test circuit for a semiconductor integrated circuit | |
CN111161787B (zh) | 半导体存储器件及其操作方法 | |
US8817556B2 (en) | Command generation circuit and semiconductor memory device | |
KR100851991B1 (ko) | 반도체 메모리 장치의 리드/라이트 동작 제어회로 및 방법 | |
US7457179B2 (en) | Semiconductor memory device, system and method of testing same | |
KR20150064452A (ko) | 내장형 셀프 테스트 회로 및 이를 포함한 반도체 장치 | |
US20090003096A1 (en) | Semiconductor memory device | |
KR100625294B1 (ko) | 전원 공급 제어 회로 및 전원 공급 회로의 제어 방법 | |
US9418757B2 (en) | Method for testing semiconductor apparatus and test system using the same | |
US7436719B2 (en) | Auto-precharge signal generating circuit | |
US7898883B2 (en) | Method for controlling access of a memory | |
US6594170B2 (en) | Semiconductor integrated circuit device and semiconductor device system | |
US8867285B2 (en) | Semiconductor apparatus and data write circuit of semiconductor apparatus for preventing transmission error | |
KR100925365B1 (ko) | 테스트 회로 및 그의 제어 방법 | |
US20100118614A1 (en) | Semiconductor apparatus, data write circuit of semiconductor apparatus, and method of controlling data write circuit | |
KR100738967B1 (ko) | 반도체 메모리의 상태 데이터 출력장치 | |
KR20090114862A (ko) | 반도체 메모리 소자 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |