KR100954536B1 - 필터 회로 - Google Patents

필터 회로 Download PDF

Info

Publication number
KR100954536B1
KR100954536B1 KR1020087009660A KR20087009660A KR100954536B1 KR 100954536 B1 KR100954536 B1 KR 100954536B1 KR 1020087009660 A KR1020087009660 A KR 1020087009660A KR 20087009660 A KR20087009660 A KR 20087009660A KR 100954536 B1 KR100954536 B1 KR 100954536B1
Authority
KR
South Korea
Prior art keywords
stage
filter circuit
differential
filter
terminal
Prior art date
Application number
KR1020087009660A
Other languages
English (en)
Other versions
KR20080063355A (ko
Inventor
마테오 콘타
안드레아 바스치로또
스테파노 드아미코
Original Assignee
글로나브 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 글로나브 리미티드 filed Critical 글로나브 리미티드
Publication of KR20080063355A publication Critical patent/KR20080063355A/ko
Application granted granted Critical
Publication of KR100954536B1 publication Critical patent/KR100954536B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/12—Frequency selective two-port networks using amplifiers with feedback
    • H03H11/1213—Frequency selective two-port networks using amplifiers with feedback using transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/12—Frequency selective two-port networks using amplifiers with feedback

Landscapes

  • Networks Using Active Elements (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 필요한 선형성을 구비하면서 프론트 엔드 무선 수신기에서 사용되는 기저대역 필터에서의 전력 소비를 감소시킬 필요성에 목적을 두고 있다. 특히, 비교적 높은 선형성은 지금까지의 경우보다 더 낮은 전력을 소비하면서 획득될 수 있다. 이것은 본 발명의 실시예들에서, 이상적인 단위 dc 이득을 가지며, (CMOS 소자를 이용할 경우) "콤포지트" 소스 팔로워로서 동작하는 최적화된 단일 브랜치 완전 차동 구조를 이용하여 달성된다. 소스 팔로워 내부의 포지티브 피드백은 소스 팔로워가 2 개의 복합 극을 합성하도록 한다.
필터 회로, 능동 필터, 전압 팔로워, 소스 팔로워

Description

필터 회로{Filter Circuit}
본 발명은 필터 회로에 관한 것이다. 보다 구체적으로, 본 발명은 전력 소비를 감소시키면서 희망한 레벨에서 획득되는 선형성을 제공하는 전압 팔로워(voltage follower)를 포함하는 능동 필터에 관한 것이다. 특히, 본 발명의 실시예들은 통신 시스템 또는 장치에서 처리되기 이전에 매우 낮은 레벨의 기저대역 주파수 신호를 필터링하는데 적합할 수 있다.
개선된 서비스를 가지는 무선 통신을 위한 휴대용 단말에 대한 요구의 증가는 보다 나은 블록 솔루션(block soultion)의 개발을 불가피하게 한다. 예를 들어, 새로운 서비스에 이용가능한 약간의 전력을 공급할 것이므로, 각 블록의 전력 소비의 감소는 근본적인 중요한 문제가 된다. 본 명세서에서는 수신기 내의 기저대역 연속시간 필터의 경우에 대해 초점을 맞춘다.
잘 알려진 필터 구현예는 능동-RC 및 능동-Gm-RC 구조에 기초하고 있고, 이 구조는 높은 선형성을 보장하지만, 선형성이 감소된 Gm-C 필터 구조보다 더 큰 전력 소비를 가진다.
상기의 관점에서, 전력 소비를 최소화하면서 높은 선형성을 보장하는 새로운 필터 구조의 필요성이 존재한다.
본 발명은 필요한 선형성을 제공하면서 프론트 엔드(front-end) 무선 수신기에서 사용되는 기저대역 필터에서의 전력 소비를 감소시킬 필요성에 목적을 두고 있다. 특히, 비교적 높은 선형성은 지금까지의 경우보다 더 낮은 전력을 소비하면서 획득될 수 있다. 이것은 본 발명의 실시예들에서, 이상적인 단위 dc 이득(unitary dc gain)을 가지며, (CMOS 소자를 이용할 경우) "콤포지트(composite)" 소스 팔로워로서 동작하는 최적화된 단일 브랜치 완전 차동 구조(single-branch fully differential structure)를 이용하여 달성된다. 소스 팔로워 내부의 포지티브 피드백(positive feedback)은 소스 팔로워가 2 개의 복합 극(complex-pole)을 합성하도록 한다.
상기의 관점에서, 제1 양상으로부터 본 발명은 a) 차동 입력 스테이지; b) 차동 입력 스테이지로부터 적어도 하나의 입력을 수신하도록 구성되는 전압 팔로워 스테이지; 및 c) 하나 이상의 리액티브 컴포넌트(reactive component)를 포함하는 필터 회로를 구비한다. 필터 회로는 포지티브 피드백을 제공하여 복합 극 합성을 제공하는 수단을 포함하는 것이 바람직하다. 포지티브 피드백을 제공하기 위한 수단은 전압 팔로워 스테이지에 구비되는 것이 훨씬 더 바람직하다.
이 구조는 소스 팔로워의 핵심 이점 즉, 임의의 피드백 구조와 같이 큰 폐 루프(closed-loop) 이득으로 인해 그 선형성이 개선된다는 이점을 제시한다. 이것은 gm이 커질수록, 선형성이 보다 양호해지는 것을 의미한다. 이러한 기초적인 결과는 입력 소자의 큰 Vov에 대해 선형성이 개선되는 능동-RC 및 Gm-C 필터와 완전히 상이하다. Vov 대 선형성의 의존도를 깨는 것은 필터의 성능에 직접적으로 큰 영향을 준다. Vov를 최소화하는 것은 주어진 gm 값을 달성하기 위한 전류 레벨(및 이에 따른 전력 소비)을 감소시키는 것에 대응한다. 이것은 동일한 선형성에 대한 충분한 전력 감소에 반영된다.
부가적으로, 전압 팔로워 스테이지의 사용은 필터 선형성 또는 전달 함수를 실질적으로 변경하지 않고 필터가 적당한 저항 부하 또는 스위치드 캐패시터(switched-capacitor)를 구동하도록 하는 낮은 출력 임피던스를 제공한다.
또한, 차동 입력 스테이지 및 전압 팔로워의 구성은 필터 스테이지에서 공통 모드 피드백(CMFB: common mode feedback) 회로가 요구되지 않음을 의미함으로써, 부품, PCB 공간 및 비용을 절약한다.
또한, 상기 구조는 전력 소비를 감소시키지만, 회로 성능을 희생하면서 전력 소비를 감소시키지는 않는다. 특히, 상기 구성은 지금까지의 경우보다 감소된 전류를 위해 획득되는 동일하거나 보다 큰 소자 트랜스컨덕턴스(gm)를 특별히 허용한다. 보다 낮은 전류를 가지는 비교적 큰 gm 을 달성하는 것은 개선된 잡음 성능을 제공하고, 주어진 필터 극 주파수에 대해 보다 큰 캐패시터의 사용도 허용함으로써, 기생 캐패시턴스(parasitic capacitance)에 대비하여 필터 회로에 한층 더한 견고성(robustness)을 제공한다.
제2 양상으로부터, 본 발명은 4 개의 트랜지스터 및 2 개의 캐패시턴스를 포함하는 차동 전류 브랜치(branch)를 가지는 바이쿼드 필터 셀(bi-quadratic filter cell); 및 4 개의 트랜지스터 중 2 개의 트랜지스터로 포지티브 피드백을 제공하여 복합 극 합성을 위해 필요한 공진을 획득하는 수단을 포함하는 시스템을 더 구비한다.
또한, 본 발명은 무선 주파수 프론트 엔드의 일부인 완전 저전력(full low power) 바이쿼드 필터를 위한 콤팩트 구조; 4 개의 트랜지스터 및 2 개의 캐패시턴스만으로 구성되는 하나의 차동 전류 브랜치만을 가지는 완전 바이쿼드 필터 셀(full bi-quadratic filter cell); 및 4 개의 트랜지스터 중 2 개의 트랜지스터의 포지티브 피드백에 의해 복합 극 합성을 위해 필요한 공진을 획득하는 방법을 포함하는 시스템을 더 구비한다.
또 다른 특징들 및 양상들은 첨부된 특허청구범위로부터 명백해질 것이다.
본 발명의 또 다른 특징들 및 이점들은 단지 예시로서 도면을 참조하여 나타낸 다음의 실시예들의 설명으로부터 명백해질 것이고, 여기서 동일한 참조 숫자는 동일한 부분을 언급한다.
도 1은 본 발명의 제1 실시예에 따른 저전력 바이쿼드 필터의 회로도이다.
도 2는 본 발명의 제2 실시예에 따른 저전력 바이쿼드 필터의 회로도이다.
도 3은 본 발명의 제3 실시예에 따른 저전력 바이쿼드 필터의 회로도이다.
본 발명의 실시예에 따르면, 저전력 바이쿼드 필터는 최적화된 단일 브랜치 완전 차동 구조를 포함하며, (이상적인 단위 DC 이득을 가지는) "콤포지트" 전압 팔로워로서 동작한다.
본 발명의 제1 실시예를 형성하는 제1 필터 회로(100)는 도 1에 도시되어 있다.
필터 회로(100)는 공급 전압을 포함하는 제1 파워 레일(이하, 전원 공급 레일이라 함)(112) 및 네거티브(negative) 볼트 레일 또는 0 볼트 레일로서 동작하는 반대 극성의 제2 파워 레일(이하, 접지 레일이라 함)(114)을 포함한다. 제1 전류 경로는 전원 공급 레일(112) 및 접지 레일(114) 사이에 형성되며, 상기 경로는 제1 MOSFET(102)(M1) 및 제2 MOSFET(108)(M4)를 포함한다. FET(102)의 드레인은 전원 공급 레일(112)에 접속되며, FET의 소스는 제2 MOSFET(108)(M4)의 드레인에 접속된다. 그 다음, 제2 MOSFET(108)(M4)의 소스는 전류 I0 를 공급하는 전류 소스(118)를 경유하여 접지 레일(114)에 접속된다. 제1 MOSFET(102)(M1)의 게이트 단자는 입력 단자(126)를 구비하며, 이 입력 단자(126)는 차동 입력 스테이지에 대한 포지티브 입력 단자(positive input terminal)로서 동작한다.
또한, 제2 전류 경로는 전원 공급 레일(112) 및 접지 레일(114) 사이에 구비되고, 이 제2 전류 경로는 제3 MOSFET(104)(M2)를 포함하며, 제3 MOSFET(104)(M2) 의 드레인은 전원 공급 레일(112)에 접속된다. 제4 MOSFET(106)(M3)가 더 구비되며, 제4 MOSFET(106)(M3)의 드레인은 제3 MOSFET(104)(M2)의 소스에 접속된다. 제4 MOSFET(106)(M3)의 소스는 전류 I0 를 공급하도록 구성된 제2 전류 소스(120)를 경유하여 접지 레일(114)에 접속된다. 제3 MOSFET(104)(M2)의 게이트는 전술한 차동 입력 스테이지의 네거티브 입력으로서 동작하는 제2 입력 단자(128)를 구비한다.
전술한 2 개의 회로 경로는 다음과 같이 함께 접속된다. 제1 MOSFET(102)(M1)의 소스 단자는 제4 MOSFET(106)(M3)의 게이트 단자에 접속된다. 이와 유사하게, 제3 MOSFET(104)(M2)의 소스는 제2 MOSFET(108)(M4)의 게이트에 접속된다. 부가적으로, 용량성 결합(capacitive coupling)은 캐패시터(110)의 형태로 제1 MOSFET(102)(M1) 및 제3 MOSFET(104)(M2)의 각 소스 단자 사이에 각각 구비되고, 캐패시터(110)는 값(C1/2)을 가진다. 제1 및 제3 MOSFET의 각 소스 및 제2 및 제4 MOSFET의 각 게이트 사이의 접속으로 인하여, 용량성 결합은 제2 및 제4 MOSFET의 각 게이트를 용량적으로 접속시킨다.
필터 회로는 포지티브 출력 단자(positive output terminal)(122)에서 차동 출력을 구비하며, 이 포지티브 출력 단자(122)는 제2 MOSFET(108)(M4)의 소스에 접속된다. 네거티브 출력 단자(124)는 제4 MOSFET(106)(M3)의 소스 단자에 접속되도록 구비된다. 부가적인 용량성 결합은 이러한 각 출력 단자(및 그에 따른 제2 및 제4 소자의 각 소스 단자)를 접속시키며 부가적인 캐패시터(116)의 형태로 구비되고, 이 캐패시터(116)는 값(C2/2)을 가진다. 값(C1/2 및 C2/2)은 상기 필터에 대해 수학식 2에 의해 계산된 바람직한 브레이크 주파수를 제공하도록 선택된다.
따라서, 회로는 소자((102)(M1) 및 (104)(M2))로부터 형성되는 차동 입력 스테이지를 포함하며, 소자((102)(M1) 및 (104)(M2))는 차동 입력을 구비하고, 그리고 그 소스 단자에서는 차동 출력을 각각 구비한다. 차동 입력 스테이지를 따라가며, 소자(108 및 106)는 전압 팔로워 스테이지로서 동작되지만, 이 경우에 있어서는 MOSFET 구조로 인하여 소스 팔로워 스테이지가 된다. 알려진 바와 같이, 전압 팔로워는 전류 이득 및 일부 전력 이득을 공급하지만, 이상적인 단위 전압 이득을 가지며, 낮은 출력 임피던스를 가진다. 또한, 전압 팔로워는 대표적으로 높은 출력 임피던스를 가짐으로써, 버퍼 또는 임피던스 매칭 스테이지(matching stage)로서 유용하다. 하지만, 본 실시예의 취지 즉, 실질적으로 동일한 성능을 가지며 비교적 적은 전력을 소비하는 능동 필터를 제공하는 것을 고려하여, 소스 팔로워 스테이지의 사용의 또 다른 이점은 이하에서 논한다.
보다 구체적으로, 도 1에 도시된 바와 같이, 소스 팔로워(M4 & M3) 내부의 (MOS 출력 임피던스의 존재로 인하여 항상 안정된) 포지티브 피드백은 소스 팔로워가 2 개의 복합 극을 합성하도록 한다. 트랜지스터의 출력 컨덕턴스가 트랜스컨덕턴스보다 훨씬 더 크고, gm1 = gm4 = gm2 - gm3 이면, 필터 전달 함수는
Figure 112008028816579-pct00001
이다.
이때, 필터 파라미터(ωn 은 극 주파수, K 가 DC-이득일 경우 Q 는 품질 계수임)는
Figure 112008028816579-pct00002
Figure 112008028816579-pct00003
Figure 112008028816579-pct00004
이 된다.
이 구조는 소스 팔로워의 핵심 이점 즉, 임의의 피드백 구조와 같이 (Rout가 I0 전류 소스 출력 임피던스이고 gm이 입력 소자 트랜스컨덕턴스일 경우, gm.Rout에 의해 주어진) 큰 폐 루프 이득으로 인해 그 선형성이 다시 개선된다는 이점을 제시한다. 이것은 (보다 낮은 Vov를 위해 달성된) gm 이 커질수록, 선형성이 보다 양호 해지는 것을 의미한다. 이러한 기초적인 결론은 입력 소자의 큰 Vov에 대해 선형성이 개선되는 능동-RC 및 Gm-C 필터와 완전히 상이하다. Vov 대 선형성의 의존도를 깨는 것은 필터의 성능에 직접적으로 큰 영향을 준다. Vov 를 최소화하는 것은 주어진 gm 값을 달성하기 위한 전류 레벨(및 이에 따른 전력 소비)을 감소시키는 것에 대응한다. 이것은 동일한 선형성에 대한 충분한 전력 감소에 반영된다. 또한, gm 에 대한 1/Vov 의존도는 이러한 효과를 증대시킨다. 보다 낮은 전류를 가지는 큰 gm 을 달성하는 것도 역시 우수한 잡음 성능을 제공하고, 주어진 극 주파수에 대해 보다 큰 캐패시터의 사용을 허용함으로써, 기생 캐패시턴스에 대비하여 구조 성능에 한층 더한 견고성을 제공한다. 낮은 Vov 에도 불구하고 타겟은 높은 gm 이 되어 가고 있으므로, 이하에서 보다 상세하게 논하게 되는 도 2에 도시된 바와 같이, BJT 소자에 의해서도 큰 선형성을 갖는 구조가 구현될 수 있다. 도 3은 MOS 폴디드 버전(folded version)을 도시한다. 하지만, 이러한 구조에서, 선형성은 (선형 영역에서도 동작할 수 있으며 VTH + Vov 와 거의 동일한 스윙(swing)을 허용하는) M3 및 M4의 동작 및 전류 소스 I0 의 높은 임피던스에 의해 고정된다.
전술한 바와 같이, 제1 실시예의 회로는 도 2에 도시된 바와 같이 바이폴라 접합 트랜지스터를 이용하여 구현될 수도 있다. 여기서, 본 발명의 제2 실시예에 따르면, 필터 회로(200)는 전원 공급 레일(212) 및 접지 레일(214)을 가지도록 구비된다. 제1 전류 경로는 전원 공급 레일(212) 및 접지 레일(214) 사이에 구비되고, 이 제1 전류 경로는 제1 BJT 소자(202)(Q1)를 포함하며, 제1 BJT 소 자(202)(Q1)의 콜렉터는 전원 공급 레일에 접속되고, 제1 BJT 소자(202)(Q1)의 베이스 단자는 차동 입력 스테이지의 포지티브 입력이 되는 입력 단자(226)를 구비한다. BJT(202)(Q1)의 이미터는 제2 BJT 소자(208)(Q4)의 콜렉터 단자에 접속되고, 제2 BJT 소자(208)(Q4)의 이미터는 전류 I0 를 공급하는 전류 소스(218)를 경유하여 접지 레일(214)에 접속된다. 제2 전류 경로는 제1 실시예에서와 같이 형성되고, 이 제 2 전류 경로는 제3 BJT 소자(204)(Q2)를 포함하며, 제3 BJT 소자(204)(Q2)의 콜렉터는 전원 공급 레일(212)에 접속되고, 제3 BJT 소자(204)(Q2)의 이미터는 제4 BJT 소자(206)(Q3)의 콜렉터에 접속된다. 소자(Q3)의 이미터는 전류 I0 를 공급하는 전류 소스(220)를 경유하여 접지 레일(214)에 접속된다. 제3 트랜지스터(204)(Q2)의 베이스 단자는 차동 입력 스테이지에 네거티브 입력으로서 동작하는 제2 입력 단자(228)를 구비한다.
제1 실시예에서와 같이, 제1 소자(202)(Q1)의 이미터 단자는 제4 소자(206)(Q3)의 베이스 단자에 접속되고, 제3 소자(204)(Q2)의 이미터는 제2 소자(208)(Q4)의 베이스에 접속된다. 부가적으로, 값(C1/2)을 가지는 캐패시터(210)의 형태인 용량성 결합은 제1 및 제3 소자(202 및 204)(Q1 및 Q2)의 각 이미터 단자를 각각 접속시키도록 구비된다. 부가적으로, 값(C2/2)을 가지는 제2 캐패시터(216)의 형태인 제2 용량성 결합은 제2 및 제4 소자(208 및 206)의 각 이미터 단자 사이에 구비된다. 제1 실시예에 대해 전술한 바와 같이, 캐패시터의 값은 필터에 대한 희망했던 브레이크 주파수를 제공하도록 선택된다.
포지티브 차동 출력을 형성하는 제1 출력 단자(222)는 제2 소자(208)의 이미터 단자에 접속되도록 구비되는 반면, 네거티브 차동 출력을 구비하는 네거티브 제2 출력 단자(224)는 제4 소자(206)의 이미터 단자에 접속되도록 구비된다. 따라서, 제1 실시예에서와 같이, 제2 실시예의 필터 회로(200)에서 차동 입력 스테이지는 제1 및 제3 소자(202 및 204)를 구비하며, 이후에는 이미터 팔로워(208 및 206)의 형태인 전압 팔로워 스테이지가 뒤따른다. 그 후, 회로의 출력은 각각의 이미터 팔로워의 출력 단자로부터 획득된다.
제2 실시예의 필터 회로(200)는 전술한 제1 실시예의 필터 회로(100)와 본질적으로 동일한 특성을 가진다. 따라서, 보다 낮은 전력의 능동 필터를 제공할 수 있다는 관점에서 지금까지 이용 가능하였던 본 발명의 이점들이 실리콘 기술 즉, MOSFET 또는 BJT 의 어느 것을 사용하든 관계없이 획득될 수 있다.
도 3은 본 발명의 제3 실시예를 예시하며, 이러한 경우 필터 회로(300)는 폴디드 MOS 구조를 이용하여 구현된다. 여기서, 필터 회로(300)는 전원 공급 레일(312) 및 접지 레일(314)을 포함한다. 여기서, 차동 입력 스테이지는 제1 MOSFET 소자(302)(M1) 및 제2 MOSFET 소자(304)(M2)를 포함하고, 제1 MOSFET 소자(302)(M1) 및 제2 MOSFET 소자(304)(M2)의 각 드레인은 전원 공급 레일(312)에 접속된다. 각각의 게이트는 입력 단자(326 및 328)를 구비하며, 입력 단자(326)는 소자(302)의 게이트에서 포지티브 차동 입력을 구비하고, 입력 단자(328)는 소자(304)의 게이트에서 네거티브 차동 입력을 구비한다.
소스 팔로워 형태인 전압 팔로워 회로는 부가적인 MOSFET, 특히 제3 MOSFET(306)(M3) 및 제4 MOSFET(308)(M4)를 구비한다. 소자(306 및 308)의 각 소스 단자는 전류 I0 를 각각 공급하는 각각의 전류 소스(332 및 330)를 경유하여 전원 공급 레일(312)에 접속된다. 부가적으로, 소자(306 및 308)의 각 드레인 단자는 각 전류 소스(320 및 318)에 의해 접지 레일(314)에 접속되며, 각 전류 소스(320 및 318)는 모두 전류 2.I0 를 제공한다. 필터 브레이크포인트(breakpoint)를 설정하기 위하여, 용량성 결합 형태인 각 컴포넌트는 구비되고, 이러한 경우 제1 캐패시터(316)는 제1 및 제2 MOSFET(302 및304)의 각 소스 단자 사이(및 그에 따라 제3 및 제4 MOSFET의 각 게이트 단자 사이)에 접속되며, 캐패시터(310)의 형태인 제2 용량성 결합은 제3 및 제4 소자(306 및 308)의 각 소스 단자 사이에 접속되도록 구비된다. 제1 캐패시터(316)는 값(C1/2)을 가지고, 제2 캐패시터(310)는 값(C2/2)을 가진다. 이전 실시예에서와 같이, 본 실시예에서, 값(C1 및 C2)은 필터에 대한 희망했던 브레이크 주파수에 따라 선택된다.
따라서, 상기 실시예에서와 같이, 제3 실시예에 따른 필터 회로(300)는 제3 및 제4 소자(306 및 308)를 포함하는 전압 팔로워 출력 스테이지와 함께 제1 및 제2 소자(302 및 304)의 형태인 차동 입력 스테이지를 포함한다. MOS 기술로 인하여, 전압 팔로워 출력 스테이지는 보다 정확하게 소스 팔로워라고 불릴 수 있다.
따라서, 제3 실시예에서, 제1 및 제2 실시예에 대하여 전술한 이점들과 유사한 이점들이 획득될 수 있다. 하지만, 전술한 바와 같이, 제3 실시예에서 회로의 선형성은 제3 및 제4 소자(306 및 308)(M3 및 M4)의 동작 및 전류 소스 I0 의 높은 임피던스에 의해 고정되고, 제3 및 제4 소자(306 및 308)(M3 및 M4)는 선형 영역에서 동작할 수 있으며, Vth + Vov 와 거의 동일한 스윙을 허용할 수 있다.
전술한 실시예는 상기 논한 바와 같이, C1 및 C2 의 값에 의해 결정되는 브레이크포인트를 가지는 저대역 통과 필터(low pass filter)에 각각 관한 것이다. 하지만, 본 발명은 저대역 필터를 구비하는 것으로 한정되지 않고, 캐피시터(110, 210, 또는 310, 및 116, 216, 또는 316)를 대체하는 적절한 값의 리액티브 컴포넌트의 선택에 의해 결정되는 고대역 또는 기저대역 필터와 같은 다른 필터 타입을 구비할 수 있다. 예를 들어, 잘 알려진 바와 같이, 인덕터를 캐패시터로 대체하면 고대역 필터로 될 것이다. 다른 주파수 응답은 적절한 리액티브 컴포넌트의 선택으로 획득될 수 있다.
또한, 전술한 실시예는 전력 소비를 감소시키는 다음의 부가적인 이점들을 특징으로 한다.
- 순환 기생 극(circuital parasitic pole)이 존재하지 않으므로, 고 주파수에서 열성 특이점(non-dominant singularity)을 푸싱(push)하는 전력 비용의 발생을 방지할 수 있다.
- CMFB 회로가 아님: 출력 CM 전압이 입력 CM 전압보다 더 낮은 2 개의 VGS1 + VGS3 으로 고정된다.
- 낮은 출력 임피던스: 소스 팔로워로서 필터는 필터의 선형성 및 전달 함수 를 실질적으로 변경하지 않고 절제된 저항 부하 또는 스위치드 캐패시터를 구동할 수 있다.
또한, 변경 또는 부가물은 당업자에게 명백해질 것이며, 첨부된 특허청구범위에 의해 포함되는 것으로 의도된다.

Claims (17)

  1. 필터 회로에 있어서,
    a) 차동 입력 스테이지;
    b) 상기 차동 입력 스테이지로부터 적어도 하나의 입력을 수신하도록 구성되는 전압 팔로워 스테이지;
    c) 필터 주파수 특성을 결정하도록 선택된 하나 이상의 리액티브 컴포넌트; 및
    d) 포지티브 피드백을 제공하여 복합 극 합성을 제공하는 수단을 포함하는
    것을 특징으로 하는 필터 회로
  2. 제 1항에 있어서,
    상기 포지티브 피드백을 제공하는 수단은 상기 전압 팔로워 스테이지에 구비되는
    것을 특징으로 하는 필터 회로.
  3. 제 1항에 있어서,
    상기 차동 입력 스테이지는 차동 출력을 가지고,
    적어도 하나의 제1 리액티브 컴포넌트는 상기 차동 출력의 단자 사이에 구비되는
    것을 특징으로 하는 필터 회로.
  4. 제 1항에 있어서,
    상기 전압 팔로워 스테이지는 차동 출력을 구비하고,
    적어도 하나의 제2 리액티브 컴포넌트는 상기 차동 출력의 단자 사이에 구비되는
    것을 특징으로 하는 필터 회로.
  5. 제 1항에 있어서,
    상기 하나 이상의 리액티브 컴포넌트는 캐패시터인
    것을 특징으로 하는 필터 회로.
  6. 제 1항에 있어서,
    상기 차동 입력 스테이지는 제1 트랜지스터(M1) 및 제2트랜지스터(M2)를 포함하고,
    각각의 제어 단자는 각각의 차동입력을 수신하도록 구성되며,
    각각의 제1 단자는 전압 공급부에 각각 접속되고,
    제1 및 제2 차동 출력 단자를 형성하는 각각의 제2단자는 상기 전압 팔로워 스테이지의 각 입력에 접속되는
    것을 특징으로 하는 필터 회로.
  7. 제 6항에 있어서,
    상기 제1 및 제2 트랜지스터는 모두 i) FET 또는 ii) BJT 중의 어느 하나인
    것을 특징으로 하는 필터 회로.
  8. 제 6항에 있어서,
    상기 전압 팔로워 스테이지는 제3 트랜지스터(M3), 및 제4 트랜지스터(M4)를 포함하고,
    상기 제3 트랜지스터의 제어 단자는 상기 차동 입력 스테이지의 상기 제1차동 출력 단자에 접속되고,
    상기 제4 트랜지스터의 제어 단자는 상기 차동 입력 스테이지의 상기 제2차동 출력 단자에 접속되는
    것을 특징으로 하는 필터 회로.
  9. 제 8항에 있어서,
    상기 제3트랜지스터의 제1 단자는 상기 차동 입력 스테이지의 상기 제2차동 출력 단자에 접속되고,
    상기 제4트랜지스터의 제1 단자는 상기 차동 입력 스테이지의 상기 제1 차동 출력 단자에 접속되는
    것을 특징으로 하는 필터 회로.
  10. 제 9항에 있어서,
    상기 제3 및 제4 트랜지스터는 모두 i) FET 또는 ii) BJT 중의 어느 하나인
    것을 특징으로 하는 필터 회로.
  11. 제 8항에 있어서,
    상기 제3 및 제4 트랜지스터 각각의 제1 단자는 각각의 제1 전류 소스에 접속되고,
    상기 제3 및 제4 트랜지스터 각각의 제2 단자는 각각의 제2 전류 소스에 접속되는
    것을 특징으로 하는 필터 회로.
  12. 시스템에 있어서,
    4 개의 트랜지스터 및 2 개의 캐패시턴스를 포함하는 차동 전류 브랜치를 가지는 바이쿼드 필터 셀 - 상기 필터 셀은
    Figure 112009076439877-pct00008
    인 전달함수를 갖음, gml은 각 트랜지스터의 트랜스컨덕턴스이며, C1/2는 첫번째 캐패시터의 캐패시턴스 C2/2는 두번째 캐패시터의 캐패시턴스임 -; 및
    상기 4 개의 트랜지스터 중 2 개의 트랜지스터로 포지티브 피드백을 제공하여 복합 극 합성에 필요한 공진을 획득하는 수단을 포함하는
    것을 특징으로 하는 시스템.
  13. 제 12항에 있어서,
    상기 바이쿼드 필터 셀은,
    무선 주파수 프론트 엔드의 일부인
    것을 특징으로 하는 시스템.
  14. 능동 필터를 포함하는 RF 프론트 엔드에 있어서,
    차동 입력 스테이지 및 전압 팔로워 출력 스테이지를 포함하고,
    상기 전압 팔로워 출력 스테이지는 포지티브 피드백을 가지므로 복합 극 합성을 제공하는
    것을 특징으로 하는 RF 프론트 엔드.
  15. 차동 입력 스테이지 및 전압 팔로워 출력 스테이지를 가지는 능동 필터에 있어서,
    상기 전압 팔로워 출력 스테이지는 포지티브 피드백을 가지므로 복합 극 합성을 제공하는
    것을 특징으로 하는 능동 필터.
  16. 삭제
  17. 삭제
KR1020087009660A 2005-09-23 2006-09-25 필터 회로 KR100954536B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US71950205P 2005-09-23 2005-09-23
US60/719,502 2005-09-23

Publications (2)

Publication Number Publication Date
KR20080063355A KR20080063355A (ko) 2008-07-03
KR100954536B1 true KR100954536B1 (ko) 2010-04-23

Family

ID=37762415

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087009660A KR100954536B1 (ko) 2005-09-23 2006-09-25 필터 회로

Country Status (8)

Country Link
US (1) US7659774B2 (ko)
EP (1) EP1927188B1 (ko)
JP (1) JP2009509447A (ko)
KR (1) KR100954536B1 (ko)
CN (1) CN101268612A (ko)
AT (1) ATE459133T1 (ko)
DE (1) DE602006012511D1 (ko)
WO (1) WO2007034222A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101145368B1 (ko) * 2010-08-10 2012-05-15 동국대학교 산학협력단 완전 차동 구조 소오스 팔로워

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009116100A1 (en) 2008-03-21 2009-09-24 Glonav Limited High order continuous time filter
JP2010130556A (ja) * 2008-11-28 2010-06-10 Asahi Kasei Electronics Co Ltd フィルタ回路
EP2429075A1 (en) 2010-09-13 2012-03-14 Imec Amplifier circuit for a ranging transceiver
CN103036578B (zh) * 2012-12-25 2014-11-12 上海贝岭股份有限公司 用于高速数字通信的发射端电路
EP2773041B1 (en) 2013-03-01 2017-05-03 Imec A two stage source-follower based filter
US9608569B2 (en) * 2015-04-01 2017-03-28 Qualcomm Incorporated Linearizing scheme for baseband filter with active feedback
US9503052B1 (en) * 2015-04-28 2016-11-22 Mediatek Inc. Frequency selective circuit
EP3193448A1 (en) * 2016-01-13 2017-07-19 Universität Zürich Band-pass filter

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920013877A (ko) * 1990-12-28 1992-07-29 루이기 론치·에마누엘 바코 발진기 위상조정 회로장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57204611A (en) * 1981-06-10 1982-12-15 Toshiba Corp Voltage follower circuit
US5950115A (en) * 1997-08-29 1999-09-07 Adaptec, Inc. GHz transceiver phase lock loop having autofrequency lock correction
JP2000077975A (ja) * 1998-09-01 2000-03-14 Toshiba Corp フィルタ回路
JP2001036380A (ja) * 1999-07-16 2001-02-09 Sony Corp アクティブインダクタンス回路、フィルタ回路及び復調回路
JP2001251163A (ja) * 2000-03-07 2001-09-14 Sony Corp 低周波用差動入出力型積分器及び高周波用差動入出力型積分器並びに電流ドライブ型差動入出力積分器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920013877A (ko) * 1990-12-28 1992-07-29 루이기 론치·에마누엘 바코 발진기 위상조정 회로장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101145368B1 (ko) * 2010-08-10 2012-05-15 동국대학교 산학협력단 완전 차동 구조 소오스 팔로워

Also Published As

Publication number Publication date
JP2009509447A (ja) 2009-03-05
WO2007034222A2 (en) 2007-03-29
WO2007034222A3 (en) 2007-05-18
CN101268612A (zh) 2008-09-17
US20080157864A1 (en) 2008-07-03
DE602006012511D1 (de) 2010-04-08
EP1927188A2 (en) 2008-06-04
KR20080063355A (ko) 2008-07-03
EP1927188B1 (en) 2010-02-24
ATE459133T1 (de) 2010-03-15
US7659774B2 (en) 2010-02-09

Similar Documents

Publication Publication Date Title
KR100954536B1 (ko) 필터 회로
US7804361B2 (en) Low noise amplifier
US7352241B2 (en) Variable gain amplifier
US7633345B2 (en) Amplifier and the method thereof
JPS63233602A (ja) 超短波ミキサー
WO2004027988A1 (ja) 可変利得増幅器
KR100748721B1 (ko) 저잡음 증폭을 위한 푸시-풀 증폭기 및 방법
CN116131770B (zh) 一种高集成度的高线性低噪声放大器
EP1085653A1 (en) A technique to generate negative conductance in CMOS tuned cascode RF amplifier
CN107196607A (zh) 一种下变频混频器
JP2003078355A (ja) ミキサ回路
US7102444B2 (en) Method and apparatus for compensating and improving efficiency in a variable power amplifier
Minaei A new high performance CMOS third generation current conveyor (CCIII) and its application
GB2374477A (en) A low noise amplifier having a gate-source capacitor
US7193468B2 (en) Active load circuit for low-voltage CMOS voltage gain amplifier with wide bandwidth and high gain characteristic
US6836190B2 (en) Oscillator device and electronic apparatus using the same
JP3806617B2 (ja) テレビジョンチューナ
US6191655B1 (en) Six inverting amplifier transconductance stage and methods for its use
JP3332657B2 (ja) ミキサ回路
JP2894004B2 (ja) 周波数変換回路
US20020008590A1 (en) Quadrature HF oscillator with isolating amplifier
US20050275490A1 (en) Q enhancement circuit and method
KR20040071291A (ko) 밸런싱된 자이레이터, 필터, 송수신기 및 집적 회로
KR20030079894A (ko) 저잡음 및 이미지 억압의 헤테로다인 수신 장치
KR100856355B1 (ko) 저주파 혼변조 성분을 제거할 수 있는 전력 증폭기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee