JP2001036380A

JP2001036380A - アクティブインダクタンス回路、フィルタ回路及び復調回路

Info

Publication number: JP2001036380A
Application number: JP11203245A
Authority: JP
Inventors: Atsushi Hirabayashi; 淳志平林
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1999-07-16
Filing date: 1999-07-16
Publication date: 2001-02-09

Abstract

(57)【要約】（修正有）【課題】コイルと同様の特性のアクティブインダクタ
ンス回路と、アクティブインダクタンス回路を使ったフ
ィルタ回路を提供し、ディジタル衛星放送の受信信号を
そのまま復調できる復調回路を実現する。【解決手段】差動対を構成するトランジスタＱ１及び
Ｑ２と、Ｑ３及びＱ４を直列に接続し、トランジスタＱ
１のエミッタとトランジスタＱ２のエミッタの間に容量
性インピーダンス素子ＺＣを設け、トランジスタＱ３の
エミッタとトランジスタＱ４のエミッタ間に抵抗Ｒ３を
設け、トランジスタＱ３のベースをトランジスタＱ４の
コレクタに接続し、トランジスタＱ４のベースをトラン
ジスタＱ３のコレクタに接続し、トランジスタＱ１のベ
ースをトランジスタＱ２のコレクタに接続し、トランジ
スタＱ２のベースをトランジスタＱ１のコレクタに接続
して、アクティブインダクタンス素子を構成する。この
アクティブインダクタンスを用いて、急峻な特性のフィ
ルタを実現する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明、集積回路化して用
いて好適なアクティブインダクタンス回路及びフィルタ
回路並びにディジタル衛星放送放送の信号を復調するの
に用いて好適な復調回路に関する。

【０００２】

【従来の技術】衛星を使ってディジタル映像信号を放送
する衛星ディジタルテレビジョン放送が開始されてい
る。ディジタルテレビジョン放送では、高品位テレビジ
ョン放送や多チャンネル放送、マルチメディア放送等、
種々のサービスを行なうことが期待されている。

【０００３】衛星を使ったディジタルテレビジョン放送
では、例えば、１２ＧＨｚ帯の周波数帯域が用いられ
る。また、画像圧縮方式として、例えば、ＭＰＥＧ（Mo
ving Picture Experts Group）２が用いられる。

【０００４】ＭＰＥＧ２方式は、動き補償予測符号化と
ＤＣＴ（Discrete Cosine Transform ）とにより映像信
号を圧縮符号化するもので、ＭＰＥＧ２方式では、Ｉ
（Intra ）ピクチャと、Ｐ（Predicti）ピクチャと、Ｂ
（Bidirectionally Predictive）ピクチャと呼ばれる３
種類の画面が送られる。Ｉピクチャでは、同一のフレー
ムの画素を使ってＤＣＴ符号化が行なわれる。Ｐピクチ
ャでは、既に符号化されたＩピクチャ又はＰピクチャを
参照して、動き補償予測を用いたＤＣＴ符号化が行なわ
れる。Ｂピクチャでは、その前後のＩピクチャ又はＰピ
クチャを参照して、動き予測を用いたＤＣＴ符号化が行
なわれる。

【０００５】近年、小型、軽量化を図ると共に、コスト
ダウンを図るために、ディジタル衛星放送の受信機を集
積回路化が進められている。上述したディジタル衛星放
送の従来の受信機では、チューナ回路で受信信号を中間
周波数に変換した後に、ＱＰＳＫ復調回路でＱＰＳＫ
（Quadrature Phase Shift Keying ）の復調処理をして
いる。受信信号を中間周波数に変換するためには、受信
信号と局部発振信号とを乗算する必要であり、ＱＰＳＫ
の復調では、互いに９０度位相の異なる搬送波と受信信
号とを乗算する必要がある。このため、受信信号を中間
周波数に変換した後に復調処理を行なう構成では、多数
の乗算器や搬送波が必要になり、回路規模が大きくなり
という問題が生じる。

【０００６】そこで、受信信号を中間周波信号に変化せ
ずに、受信信号を直接復調する構成とすることが検討さ
れている。

【０００７】

【発明が解決しようとする課題】ところが、低雑音コン
バータ２からの受信信号を直接復調する構成とするため
には、広帯域で急峻な特性のフィルタを復調回路に設け
ることが要求される。集積回路化する必要性から、この
ようなフィルタは、アクティブフィルタで構成する必要
がある。

【０００８】従来、急峻な特性を得るためのアクティブ
フィルタとしては、バイクワッド回路が用いられてい
る。バイクワッドフィルタは、図１７に示すように、２
組の積分器によって構成される帰還回路により、特定の
伝達特性を作り出すものである。このバイクワッド回路
は、図１７に示すように、２つの演算増幅器１０１及び
１０２を使っているため、非常に高い選択特性（Ｑを高
くする）を必要とする場合には、入出力間にオフセット
電圧が生じて、設計が非常に困難である。

【０００９】また、積分器がシングル入力、シングル出
力（不平衡入力、不平衡出力）の構成となるため、平衡
伝送路で伝送することができず、ノイズに弱いという問
題がある。

【００１０】そこで、集積回路内でインダクタンス回路
を実現することが要望される。集積回路内でインダクタ
ンス回路が実現できれば、急峻なカットオフ特性を示す
チェビシェフ近似フィルタ等の分布定数型フィルタを容
易に構成できる。

【００１１】したがって、この発明の目的は、集積回路
内でインダクタンス特性を実現できるアクティブインダ
クタンス回路を提供することにある。

【００１２】この発明の他の目的は、集積回路内で急峻
なカットオフ特性を容易に実現できるフィルタ回路を提
供することにある。

【００１３】この発明の更に他の目的は、ディジタル衛
星放送の受信信号をそのまま復調することができる復調
回路を提供することにある。

【００１４】

【課題を解決するための手段】請求項１に係わる発明
は、第１及び第２のトランジスタからなる第１の差動対
と、第３及び第４のトランジスタからなる第２の差動対
とを直列に接続し、第１のトランジスタのエミッタと第
２のトランジスタのエミッタとの間に容量性インピーダ
ンス素子を設け、第３のトランジスタのエミッタと第４
のトランジスタのエミッタとの間に抵抗を設け、第３の
トランジスタのベースを第４トランジスタのコレクタに
接続し、第４のトランジスタのベースを第３のトランジ
スタのコレクタに接続することにより、容量性インピー
ダンス素子と抵抗とで互いに逆方向に信号電流が流れる
ようにし、第１のトランジスタのベースを第２のトラン
ジスタのコレクタに接続し、第２のトランジスタのベー
スを第１のトランジスタのコレクタに接続して、第１の
トランジスタのベース及び第２のトランジスタのベース
に与えられる信号電圧を信号電流に変換するようにした
アクティブインダクタンス回路である。

【００１５】請求項３に係わる発明は、第１及び第２の
トランジスタからなる第１の差動対並びに第３及び第４
のトランジスタからなる第２の差動対を、夫々、第５及
び第６のトランジスタからなる第３の差動対に対して直
列に接続し、第１のトランジスタのベースを第４のトラ
ンジスタのベースに接続し、第２のトランジスタのベー
スを第３のトランジスタのベースに接続し、第１のトラ
ンジスタのエミッタと第２のトランジスタのエミッタと
の間及び第３のトランジスタのエミッタと第４のトラン
ジスタのエミッタとの間に対して共通に容量性インピー
ダンス素子を設け、第５のトランジスタのエミッタと第
６のトランジスタのエミッタとの間に抵抗を設け、第５
のトランジスタのベースを第６トランジスタのコレクタ
に接続し、第６のトランジスタのベースを第５のトラン
ジスタのコレクタに接続することにより、容量性インピ
ーダンス素子と抵抗とで互いに逆方向に信号電流が流れ
るようにし、第１のトランジスタのベースを第２のトラ
ンジスタのコレクタに接続し、第２のトランジスタのベ
ースを第１のトランジスタのコレクタに接続して第１の
トランジスタのベース及び第２のトランジスタのベース
に与えられる信号電圧を信号電流に変換すると共に、第
４のトランジスタのベースを第３のトランジスタのコレ
クタに接続し、第３のトランジスタのベースを第４のト
ランジスタのコレクタに接続して、第３のトランジスタ
のベース及び第４のトランジスタにベースに与えられる
信号電圧を信号電流に変換するようにしたアクティブイ
ンダクタンス回路である。

【００１６】請求項６に係わる発明は、インダクタンス
素子と同様な特性を示すアクティブインダクタンス素子
と、インピーダンス素子とからなる基本回路を複数段縦
続接続して構成されるフィルタ回路であって、基本回路
は、第１及び第２のトランジスタからなる第１の差動対
と、第３及び第４のトランジスタからなる第２の差動対
とを直列に接続し、第１のトランジスタのエミッタと第
２のトランジスタのエミッタとの間に容量性インピーダ
ンス素子を設け、第３のトランジスタのエミッタと第４
のトランジスタのエミッタとの間に抵抗を設け、第３の
トランジスタのベースを第４トランジスタのコレクタに
接続し、第４のトランジスタのベースを第３のトランジ
スタのコレクタに接続することにより、容量性インピー
ダンス素子と抵抗とで互いに逆方向に信号電流が流れる
ようにし、第１のトランジスタのベースを第２のトラン
ジスタのコレクタに接続し、第２のトランジスタのベー
スを第１のトランジスタのコレクタに接続して、第１の
トランジスタのベース及び第２のトランジスタのベース
に与えられる信号電圧を信号電流に変換し、第１のトラ
ンジスタのベースと入力との間に第１のインピーダンス
のインピーダンス素子を接続し、第１のトランジスタの
コレクタと基準電位間に第２のインピーダンスのインピ
ーダンス素子を接続するようにしたフィルタ回路。

【００１７】請求項８に係わる発明は、インダクタンス
素子と同様な特性を示すアクティブインダクタンス素子
と、インピーダンス素子とからなる基本回路を複数段縦
続接続して構成されるフィルタ回路であって、基本回路
は、第１及び第２のトランジスタからなる第１の差動対
並びに第３及び第４のトランジスタからなる第２の差動
対を、夫々、第５及び第６のトランジスタからなる第３
の差動対に対して直列に接続し、第１のトランジスタの
ベースを第４のトランジスタのベースに接続し、第２の
トランジスタのベースを第３のトランジスタのベースに
接続し、第１のトランジスタのエミッタと第２のトラン
ジスタのエミッタとの間及び第３のトランジスタのエミ
ッタと第４のトランジスタのエミッタとの間に対して共
通に容量性インピーダンス素子を設け、第５のトランジ
スタのエミッタと第６のトランジスタのエミッタとの間
に抵抗を設け、第５のトランジスタのベースを第６トラ
ンジスタのコレクタに接続し、第６のトランジスタのベ
ースを第５のトランジスタのコレクタに接続することに
より、容量性インピーダンス素子と抵抗とで互いに逆方
向に信号電流が流れるようにし、第１のトランジスタの
ベースを第２のトランジスタのコレクタに接続し、第２
のトランジスタのベースを第１のトランジスタのコレク
タに接続して、第１及び第２のトランジスタのベースに
与えられた信号電圧を信号電流に変換すると共に、第４
のトランジスタのベースを第３のトランジスタのコレク
タに接続し、第３のトランジスタのベースを第４のトラ
ンジスタのコレクタに接続して、第４及び第３のトラン
ジスタのベースに与えられた信号電圧を信号電流に変換
し、第１のトランジスタのベース及び第４のトランジス
タのベースと正相入力との間、並びに第２のトランジス
タのベース及び第４のトランジスタのベースと逆相入力
との間に、第１のインピーダンスのインピーダンス素子
を接続し、第３のトランジスタのコレクタと基準電位
間、及び第４のトランジスタのコレクタと基準電位間
に、第２のインピーダンスのインピーダンス素子を接続
するようにしたフィルタ回路である。

【００１８】請求項１１に係わる発明は、受信したディ
ジタル信号を直接復調する復調手段と、復調手段の出力
段に設けられるフィルタ手段とからなる復調回路におい
て、フィルタ手段は、インダクタンス素子と同様な特性
を示すアクティブインダクタンス素子と、インピーダン
ス素子とからなる基本回路を複数段縦続接続して構成さ
れるものであって、基本回路は、第１及び第２のトラン
ジスタからなる第１の差動対と、第３及び第４のトラン
ジスタからなる第２の差動対とを直列に接続し、第１の
トランジスタのエミッタと第２のトランジスタのエミッ
タとの間に容量性インピーダンス素子を設け、第３のト
ランジスタのエミッタと第４のトランジスタのエミッタ
との間に抵抗を設け、第３のトランジスタのベースを第
４トランジスタのコレクタに接続し、第４のトランジス
タのベースを第３のトランジスタのコレクタに接続する
ことにより、容量性インピーダンス素子と抵抗とで互い
に逆方向に信号電流が流れるようにし、第１のトランジ
スタのベースを第２のトランジスタのコレクタに接続
し、第２のトランジスタのベースを第１のトランジスタ
のコレクタに接続して、第１のトランジスタのベース及
び第２のトランジスタのベースに与えられる信号電圧を
信号電流に変換し、第１のトランジスタのベースと入力
との間に第１のインピーダンスのインピーダンス素子を
接続し、第１のトランジスタのコレクタと基準電位間に
第２のインピーダンスのインピーダンス素子を接続する
ようにした復調回路である。

【００１９】請求項１３に係わる発明は、受信したディ
ジタル信号を直接復調する復調手段と、復調手段の出力
段に設けられるフィルタ手段とからなる復調回路におい
て、フィルタ手段は、インダクタンス素子と同様な特性
を示すアクティブインダクタンス素子と、インピーダン
ス素子とからなる基本回路を複数段縦続接続して構成さ
れるフィルタものであって、基本回路は、第１及び第２
のトランジスタからなる第１の差動対並びに第３及び第
４のトランジスタからなる第２の差動対を、夫々、第５
及び第６のトランジスタからなる第３の差動対に対して
直列に接続し、第１のトランジスタのベースを第４のト
ランジスタのベースに接続し、第２のトランジスタのベ
ースを第３のトランジスタのベースに接続し、第１のト
ランジスタのエミッタと第２のトランジスタのエミッタ
との間及び第３のトランジスタのエミッタと第４のトラ
ンジスタのエミッタとの間に対して共通に容量性インピ
ーダンス素子を設け、第５のトランジスタのエミッタと
第６のトランジスタのエミッタとの間に抵抗を設け、第
５のトランジスタのベースを第６トランジスタのコレク
タに接続し、第６のトランジスタのベースを第５のトラ
ンジスタのコレクタに接続することにより、容量性イン
ピーダンス素子と抵抗とで互いに逆方向に信号電流が流
れるようにし、第１のトランジスタのベースを第２のト
ランジスタのコレクタに接続し、第２のトランジスタの
ベースを第１のトランジスタのコレクタに接続して、第
１及び第２のトランジスタのベースに与えられた信号電
圧を信号電流に変換すると共に、第４のトランジスタの
ベースを第３のトランジスタのコレクタに接続し、第３
のトランジスタのベースを第４のトランジスタのコレク
タに接続して、第４及び第３のトランジスタのベースに
与えられた信号電圧を信号電流に変換し、第１のトラン
ジスタのベース及び第４のトランジスタのベースと正相
入力との間、並びに第２のトランジスタのベース及び第
４のトランジスタのベースと逆相入力との間に、第１の
インピーダンスのインピーダンス素子を接続し、第３の
トランジスタのコレクタと基準電位間、及び第４のトラ
ンジスタのコレクタと基準電位間に、第２のインピーダ
ンスのインピーダンス素子を接続するようにした復調回
路である。

【００２０】この発明によれば、アクティブ素子により
コイルを用いることなくインダクタンス特性を得ること
ができる。このため、集積回路内で、急峻な特性のフィ
ルタを容易に実現することができる。そして、コイルと
同様な特性を得ることができるため、フィルタの設計手
法については、従来から良く知られているπ型フィルタ
やＴ型フィルタの設計手法をそのまま使うことができ
る。このように、集積回路内で急峻な特性のフィルタを
容易に実現することができるため、ディジタル衛星放送
の受信信号をダイレクト復調することができ、回路規模
の縮小とコストダウンを図ることができる。

【００２１】

【発明の実施の形態】この発明の実施の形態について以
下の順序で図面を参照して説明する。

【００２２】１．アクティブインダクタンス回路の原理
について２．フィルタの基本回路の一例３．ハイインピーダンス回路の構成について４．平衡入力、平衡出力のフィルタ回路の一例５．衛星放送受信機の全体構成６．応用例。

【００２３】１．アクティブインダクタンス回路の原理
について図１は、この発明の原理構成を示すものである。図１に
示すように、トランジスタＱ１のエミッタとトランジス
タＱ２のエミッタとの間に、抵抗Ｒ１及び抵抗Ｒ２を夫
々介して、インピーダンス素子ＺＣを接続して、差動対
を構成する。また、トランジスタＱ３のエミッタ及びト
ランジスタＱ４のエミッタとの間に抵抗Ｒ３を接続して
差動対を構成する。トランジスタＱ３のエミッタは電流
源Ｉ１を介して接地し、トランジスタＱ４のエミッタは
電流源Ｉ２を介して接地する。そして、インピーダンス
素子ＺＣの一端のノードＮ１にトランジスタＱ３のコレ
クタを接続すると共に、トランジスタＱ４のベースを接
続し、インピーダンス素子ＺＣの他端のノードＮ２にト
ランジスタＱ４のコレクタを接続すると共に、トランジ
スタＱ３のベースを接続する。

【００２４】このような構成とし、トランジスタＱ１及
びトランジスタＱ２のベースに信号源Ｓ１及び信号源Ｓ
２により夫々入力信号電圧を与え、トランジスタＱ１の
コレクタ及びトランジスタＱ２のコレクタから夫々イン
ピーダンスが見えるように、トランジスタＱ１のコレク
タをトランジスタＱ２のベースに接続し、トランジスタ
Ｑ２のコレクタをトランジスタＱ１のベースに接続し
て、電圧入力を電流出力に変換する電圧−電流変換回路
を構成する。これにより、インダクタンス素子と同様の
特性を示すアクティブインダクタンス回路が実現でき
る。このことについて、以下に説明する。

【００２５】図１に示す構成では、トランジスタＱ１及
びトランジスタＱ２により差動対が構成されており、イ
ンピーダンス素子ＺＣに、入力信号源Ｓ１及びＳ２の差
電圧に応じた電流が流れる。また、トランジスタＱ３及
びトランジスタＱ４により差動対が構成されており、ト
ランジスタＱ３のベースがノードＮ２に接続され、トラ
ンジスタＱ４のベースがノードＮ１に接続されているの
で、抵抗Ｒ３には、インピーダンス素子ＺＣに流れる電
流と反対方向に、入力信号電源Ｓ１及びＳ２の差電圧に
応じた電流が流れる。したがって、抵抗Ｒ３が負性抵抗
として働き、ノードＮ１及びノードＮ２には、殆ど信号
電流が流れなくなり、基本的には、ハイインピーダンス
回路となっている。

【００２６】図１において、信号源Ｓ１の電圧をＶ_in、
信号源Ｓ２の電圧を−Ｖ_inとする。ノードＮ１の電圧を
Ｖ_a、ノードＮ２の電圧をＶ_bとする。抵抗Ｒ１及び抵
抗Ｒ２の抵抗値をＲ、抵抗Ｒ３の抵抗値を２Ｒとする。

【００２７】また、インピーダンス素子ＺＣとして、図
２に示すように、抵抗Ｒ４と、コンデンサＣ１と、抵抗
Ｒ５とを直列接続したものを用いる。抵抗Ｒ４及びＲ５
の抵抗値をＲ₁、コンデンサＣ１のキャパシタンスをＣ
／２とする。この場合、インピーダンス素子ＺＣのイン
ピーダンスＺ_Cは、

【００２８】

【数１】

【００２９】となる。なお、ｓはラプラス演算子であ
る。

【００３０】ノードＮ１からノードＮ２にインピーダン
ス素子ＺＣを介して流れる電流は、

【００３１】

【数２】

【００３２】として求められる。

【００３３】また、トランジスタＱ３のエミッタからト
ランジスタＱ４のエミッタに抵抗Ｒ３を介して流れる電
流は、

【００３４】

【数３】

【００３５】として求められる。

【００３６】インピーダンス素子ＺＣと、抵抗Ｒ３とに
は、入力信号に応じて、逆方向に電流が流れる。そし
て、ノードＮ１に流れ込む信号電流は、抵抗Ｒ１に流れ
る信号電流により決まる。このことから、

【００３７】

【数４】

【００３８】となる。

【００３９】同様に、ノードＮ２に流れ込む信号電流
は、抵抗Ｒ２に流れる信号電流により決まる。

【００４０】

【数５】

【００４１】(1) 式と(2) 式の両辺を夫々加算すると、Ｖ_b＝−Ｖ_a ．．．（３）となる。

【００４２】上式に（３）式を代入して

【００４３】

【数６】

【００４４】となる。

【００４５】信号源Ｓ１からの入力電圧Ｖ_inが電流に変
換されてトランジスタＱ２を流れる電流Ｉ_inは、

【００４６】

【数７】

【００４７】である。

【００４８】また、信号源Ｓ２からの入力電圧−Ｖ_inが
電流に変換されてトランジスタＱ１を流れる電流は、

【００４９】

【数８】

【００５０】となる。

【００５１】よって、

【００５２】

【数９】

【００５３】となる。

【００５４】(4) 式より、信号源Ｓ１から見た入力イン
ピーダンスＺ_inは、

【００５５】

【数１０】

【００５６】として求められる。

【００５７】ここで、

【００５８】

【数１１】

【００５９】であるから、インピーダンスＺ_inは、

【００６０】

【数１２】

【００６１】となり、Ｒ＝Ｒ₁とすると、

【００６２】

【数１３】

【００６３】となる。

【００６４】(5) 式より、この回路は、コイルと同様の
特性（インダクタンス特性）を示すことが分かる。

【００６５】すなわち、一般的に時定数τは、

【００６６】

【数１４】

【００６７】で示される。よって、インダクタンスＬ
は、Ｌ＝ＣＲ×Ｒである。このことから、ｓＣＲ×Ｒなるインピーダンス
特性が得られれば、インダクタンスができたと言える。

【００６８】図３は、図１に示すアクティブインダクタ
ンス回路の等価回路である。図３に示すように、この構
成は、インダクタンス素子Ｌ１の一端と接地間に信号源
Ｓ１を設け、インダクタンス素子Ｌ２の一端と接地間に
信号源Ｓ２を設け、インダクタンス素子Ｌ１の他端とイ
ンダクタンス素子Ｌ２の他端とを接地するような回路と
等価になる。

【００６９】上述のように、差動対を構成するトランジ
スタＱ１のエミッタとトランジスタＱ２のエミッタとの
間にインピーダンス素子ＺＣを設け、差動対を構成する
トランジスタＱ３のエミッタとトランジスタＱ４のエミ
ッタとの間に抵抗Ｒ３を設け、トランジスタＱ４のベー
スをインピーダンス素子ＺＣの一端のノードＮ１に接続
し、トランジスタＱ３のベースをインピーダンス素子Ｚ
Ｃの他端のノードＮ２に接続するようにすると、アクテ
ィブインダクタンス回路が構成できる。このようなアク
ティブインダクタンス回路が構成できれば、これを用い
て、フィルタが構成できる。

【００７０】２．フィルタの基本回路の一例図４は、上述のアクティブインダクタンス回路を用いて
フィルタ回路を実現するための基本ブロック回路の一例
である。

【００７１】図４において、トランジスタＱ１１のエミ
ッタが抵抗Ｒ１１の一端に接続される。トランジスタＱ
１２のエミッタが抵抗Ｒ１２の一端に接続される。抵抗
Ｒ１１の他端と抵抗Ｒ１２の他端との間に、図２に示し
たようなインピーダンス素子ＺＣが接続される。

【００７２】トランジスタＱ１３のエミッタとトランジ
スタＱ１４のエミッタとの間に、抵抗Ｒ１３が接続され
る。これと共に、トランジスタＱ１３のエミッタが電流
源Ｉ１１を介して接地される。トランジスタＱ１４のエ
ミッタが電流源Ｉ１２を介して接地される。

【００７３】入力信号源Ｓ１１の一端が接地され、入力
信号源Ｓ１１の他端がインピーダンス素子Ｚ１の一端に
接続される。インピーダンス素子Ｚ１の他端がトランジ
スタＱ１５のベースに接続されると共に、トランジスタ
Ｑ１２のコレクタに接続される。トランジスタＱ１５の
エミッタがトランジスタＱ１１のベースに接続されると
共に、電流源Ｉ１３を介して接地される。トランジスタ
Ｑ１５のコレクタが電源ラインＶＬに接続される。

【００７４】トランジスタＱ１６のベースがトランジス
タＱ１１のコレクタに接続される。トランジスタＱ１６
のエミッタがトランジスタＱ１２のベースに接続される
と共に、電流源Ｉ１４を介して接地される。トランジス
タＱ１６のコレクタが電源ラインＶＬに接続される。ま
た、トランジスタＱ１６のベースと電源ラインＶＬとの
間に、インピーダンス素子Ｚ２が接続される。

【００７５】図４に示す構成において、トランジスタＱ
１１、Ｑ１２、Ｑ１３、Ｑ１４は、図１に示すトランジ
スタＱ１、Ｑ２、Ｑ３、Ｑ４に夫々対応している。ま
た、抵抗Ｒ１１、Ｒ１２、Ｒ１３は、夫々、抵抗Ｒ１、
Ｒ２、Ｒ３に対応しており、抵抗Ｒ１１、Ｒ１２の抵抗
値はＲ、抵抗Ｒ１３の抵抗値は２Ｒである。インピーダ
ンス素子ＺＣは、図２に示したように、抵抗値がＲ₁の
２つの抵抗と、キャパシタンスがＣ／２のコンデンサか
らなっている。

【００７６】なお、図１に示す構成では、原理を説明す
るために、トランジスタＱ１のベースとトランジスタＱ
２のコレクタとを接続し、この接続点に入力信号源Ｓ１
からの信号を与え、トランジスタＱ２のベースとトラン
ジスタＱ１のコレクタとを接続し、この接続点に入力信
号源Ｓ２からの信号を与えている。しかしながら、実際
には、トランジスタＱ１のベースとトランジスタＱ２の
コレクタとの間には、バッファが必要であり、トランジ
スタＱ２のベースとトランジスタＱ１のコレクタとの間
には、バッファが必要である。

【００７７】そこで、図４に示す構成では、トランジス
タＱ１１のベースとトランジスタＱ１２のコレクタとの
間に、エミッタフォロワのバッファとしてトランジスタ
Ｑ１５を配置し、トランジスタＱ１２のベースとトラン
ジスタＱ１１のコレクタとの間に、エミッタフォロワの
バッファとしてトランジスタＱ１６を配置するようにし
ている。

【００７８】図４に示す構成は、図５に示すように、入
力信号源Ｓ１１とインダクタンス素子Ｌ１１の一端との
間にインピーダンス素子Ｚ１を接続し、コイルＬ１１の
他端と接地間にインピーダンス素子Ｚ２を設けたのと等
価な回路となる。ここで、図６に示すように、このよう
な基本ブロック回路Ｂ１、Ｂ２、... を縦続接続してい
けば、π型やＴ型のフィルタが構成できる。

【００７９】図４に示す構成において、

【００８０】

【数１５】

【００８１】である。

【００８２】上式の両辺を加算することにより、Ｖ_a＋Ｖ_b＝Ｖ₁＋Ｖ₂ となる。

【００８３】また、上式の両辺を引くことにより、

【００８４】

【数１６】

【００８５】また、

【００８６】

【数１７】

【００８７】となる。

【００８８】ここで、Ｒ₁＝Ｒとすると、

【００８９】

【数１８】

【００９０】また、出力電圧Ｖ₂についてみると、

【００９１】

【数１９】

【００９２】となる。したがって、上式より明らかに図
５に示す通りに、インピーダンスの配置と接続がなされ
ていることが証明された。

【００９３】３．ハイインピーダンス回路の構成につい
て図６に示すように、図４に示したようなアクティブイン
ダクタンス回路からなる基本ブロックＢ１、Ｂ２、...
を縦続接続していくことにより、π型やＴ型のフィルタ
回路が構成できる。これらの基本ブロックＢ１、Ｂ
２、... を接続していくために、図７に示すようなハイ
インピーダンスブロックを用いることが考えられる。

【００９４】図７において、差動対を構成するトランジ
スタＱ１０１のエミッタと、トランジスタＱ１０２のエ
ミッタとの間に、抵抗Ｒ１０１が接続される。これと共
に、トランジスタ１０１のエミッタが電流源Ｉ１０１を
介して接地される。トランジスタＱ１０２のエミッタが
電流源Ｉ１０２を介して接地される。

【００９５】トランジスタＱ１０１のコレクタが抵抗Ｒ
１０２を介して電源ラインＶＬに接続されると共に、ト
ランジスタＱ１０５のベースに接続される。トランジス
タＱ１０２のコレクタが抵抗１０３を介して電源ライン
ＶＬに接続されると共に、トランジスタＱ１０４のベー
スに接続される。

【００９６】トランジスタＱ１０４のコレクタが電源ラ
インＶＬに接続される。トランジスタＱ１０４のエミッ
タがトランジスタＱ１０１のベースに接続されると共
に、電流源Ｉ１０３を介して接地される。トランジスタ
Ｑ１０５のコレクタが電源ラインＶＬに接続される。ト
ランジスタＱ１０５のエミッタがトランジスタＱ１０２
のベースに接続されると共に、電流源Ｉ１０４を介して
接地される。

【００９７】図７に示す構成において、抵抗Ｒ１０１に
は、トランジスタＱ１０１のベースに与えられる電圧
と、トランジスタＱ１０２のベースに与えられる電圧と
の差電圧に応じた電流が流れる。

【００９８】トランジスタＱ１０１のコレクタの出力
は、トランジスタＱ１０５を介して、トランジスタＱ１
０２のベースに供給され、トランジスタＱ１０２のコレ
クタの出力は、トランジスタＱ１０４を介して、トラン
ジスタＱ１０１のベースに供給される。これにより、帰
還がかかる。これにより、ハイインピーダンス回路が構
成される。

【００９９】このようなハイインピーダンス回路を用い
て、図８に示すように、インピーダンス素子Ｚ１０１
Ａ、Ａ１０１Ｂと、インピーダンス素子Ｚ１０２Ａ、Ｚ
１０２Ｂとを繋げるとする。

【０１００】すなわち、入力信号源Ｓ１０１Ａの一端が
接地され、入力信号源Ｓ１０１Ａの他端がインピーダン
ス素子Ｚ１０１Ａの一端に接続される。インピーダンス
素子Ｚ１０１Ａの他端が、トランジスタＱ１０４のベー
スに接続される。

【０１０１】入力信号源Ｓ１０１Ｂの一端が接地され、
入力信号源Ｓ１０１Ｂの他端がインピーダンス素子Ｓ１
０１Ｂの一端に接続される。インピーダンス素子Ｚ１０
１Ｂの他端が、トランジスタＱ１０５のベースに接続さ
れる。

【０１０２】また、トランジスタＱ１０２のコレクタが
インピーダンス素子Ｚ１０２Ａの一端に接続される。ト
ランジスタＱ１０１のコレクタとの接続点がインピーダ
ンス素子Ｚ１０２Ｂの一端に接続される。インピーダン
ス素子Ｚ１０２Ａ及び１０２Ｂの他端が接地される。

【０１０３】図８において、抵抗Ｒ１０２、Ｒ１０３の
抵抗値をＲ₁₀₁として、抵抗Ｒ１０１の抵抗値を２Ｒ
₁₀₂とするとし、インピーダンス素子Ｚ１０１Ａ、Ｚ１
０１ＢのインピーダンスをＺ₁₀₁、インピーダンス素子
Ｚ１０２Ａ、Ｚ１０２ＢのインピーダンスをＺ₁₀₂とす
ると、ノードＮ１０１について、交流信号電流の出入り
を考えると、

【０１０４】

【数２０】

【０１０５】今、Ｒ₁₀₁＝Ｒ₁₀₂とすると、

【０１０６】

【数２１】

【０１０７】となる。

【０１０８】Ｖ_inからみた入力インピーダンスＺ_inは、

【０１０９】

【数２２】

【０１１０】よって、図８に示す回路は、図９に示すよ
うな等価回路で表現できることがわかる。このようなハ
イインピーダンス回路を用いれば、複数のアクティブイ
ンダクタンス回路からなる基本ブロックを縦続接続し
て、フィルタ回路を実現することができる。

【０１１１】３．図８に示すようなハイインピーダンス
ブロックを使うことにより、複数のインダクタンス回路
の基本ブロックを縦続接続してフィルタ回路を構成でき
る。ところが、図８に示すハイインピーダンスブロック
では、平衡入力、平衡出力で、各基本ブロックを接続す
る必要がある。これに対して、図４に示す基本ブロック
では、図５に示したように、不平衡入力、不平衡出力で
あり、図８に示すハイインピーダンス回路を使って接続
できない。

【０１１２】図１０は、平衡入力、平衡出力としたアク
ティブインダクタンス回路の一例である。この回路構成
は、図４に示したアクティブインダクタンス回路の電流
出力用の差動対を更に１つ増加し、入力側と出力側にハ
イインピーダンス回路部分により作り出される信号電流
を分流するようにしたものである。また、出力側と入力
側の電圧を帰還する抵抗マトリックスによりバイアス回
路を形成し、出力と入力との電圧に因果関係を持たせて
いる。

【０１１３】図１０において、トランジスタＱ５１Ａの
エミッタが抵抗Ｒ５１Ａを介して、ノードＮ５１に接続
される。トランジスタＱ５２Ａのエミッタが抵抗Ｒ５２
Ａを介してノードＮ５２に接続される。ノードＮ５１と
ノードＮ５２との間には、インピーダンス素子ＺＣが接
続される。

【０１１４】トランジスタＱ５１Ａのコレクタが信号源
Ｓ５２Ａの一端に接続されると共に、トランジスタＱ５
６Ａのベースに接続される。トランジスタＱ５６Ａのエ
ミッタが抵抗Ｒ５６Ａを介してトランジスタＱ５２Ａの
ベースに接続されると共に、トランジスタＱ５６Ａのエ
ミッタが抵抗Ｒ５６Ａ、電流源Ｉ５４Ａを介して接地さ
れる。トランジスタＱ５６Ａのコレクタが電源ラインＶ
Ｌに接続される。トランジスタＱ５２Ａのベースがトラ
ンジスタＱ５２Ｂのベースに接続される。

【０１１５】トランジスタＱ５２Ａのコレクタが信号源
Ｓ５１Ａの一端に接続されると共に、トランジスタＱ５
５Ａのベースに接続される。トランジスタＱ５５Ａのエ
ミッタが抵抗Ｒ５５Ａを介してトランジスタＱ５１Ａの
ベースに接続されると共に、トランジスタＱ５５Ａのエ
ミッタが抵抗５５Ａ、電流源５３Ａを介して接地され
る。トランジスタＱ５５Ａのコレクタが電源ラインＶＬ
に接続される。トランジスタＱ５１Ａのベースがトラン
ジスタＱ５１Ｂのベースに接続される。

【０１１６】トランジスタＱ５１Ｂのエミッタが抵抗Ｒ
５１Ｂを介して、ノードＮ５１に接続される。トランジ
スタＱ５２Ｂのエミッタが抵抗Ｒ５２Ｂを介してノード
Ｎ５２に接続される。

【０１１７】トランジスタＱ５１Ｂのコレクタが信号源
Ｓ５１Ｂの一端に接続されると共に、トランジスタＱ５
６Ｂのベースに接続される。トランジスタＱ５６Ｂのエ
ミッタが抵抗Ｒ５６Ｂを介してトランジスタＱ５２Ｂの
ベースに接続されると共に、トランジスタＱ５６Ｂのエ
ミッタが抵抗５６Ｂ、電流源Ｉ５４Ｂを介して接地され
る。トランジスタＱ５６Ｂのコレクタが電源ラインＶＬ
に接続される。

【０１１８】トランジスタＱ５２Ｂのコレクタが信号源
Ｓ５２Ｂの一端に接続されると共に、トランジスタＱ５
５Ｂのベースに接続される。トランジスタＱ５５Ｂのエ
ミッタが抵抗Ｒ５５Ｂを介してトランジスタＱ５１Ｂの
ベースに接続されると共に、トランジスタＱ５５Ｂのエ
ミッタが抵抗５５Ｂ、電流源５３Ｂを介して接地され
る。トランジスタＱ５５Ｂのコレクタが電源ラインＶＬ
に接続される。

【０１１９】トランジスタＱ５３のエミッタとトランジ
スタＱ５４のエミッタとの間に、抵抗Ｒ５３が接続され
る。これと共に、トランジスタＱ５３のエミッタが電流
源Ｉ５１を介して接地される。トランジスタＱ５４のエ
ミッタが電流源Ｉ５２を介して接地される。

【０１２０】トランジスタＱ５３のコレクタがノードＮ
５１に接続されると共に、トランジスタＱ５４のベース
に接続される。トランジスタＱ５４のコレクタがノード
Ｎ５２に接続されると共に、トランジスタＱ５３のベー
スに接続される。

【０１２１】図１０に示す構成において、トランジスタ
Ｑ５１Ａ及びＱ５１Ｂ、Ｑ５２Ａ及びＱ５２Ｂ、Ｑ５
３、Ｑ５４は、図１に示すトランジスタＱ１、Ｑ２、Ｑ
３、Ｑ４に夫々対応している。また、抵抗Ｒ５１Ａ及び
Ｒ５１Ｂ、抵抗Ｒ５２Ａ及びＲ５２Ｂ、Ｒ５３は、夫
々、抵抗Ｒ１、Ｒ２、Ｒ３に対応しており、抵抗Ｒ５１
Ａ及びＲ５１Ｂ、抵抗Ｒ５２Ａ及びＲ５２Ｂの抵抗値は
Ｒ、抵抗Ｒ５３の抵抗値はＲである。インピーダンス素
子ＺＣは、図２に示したように、抵抗値がＲ₁の２つの
抵抗と、キャパシタンスがＣ／２のコンデンサからなっ
ている。

【０１２２】図１０において、電圧Ｖ_p及びＶ_qは、Ｒ
_55A、Ｒ_55B、Ｒ_56A、Ｒ_56Bが全て等しいとして、

【０１２３】

【数２３】

【０１２４】である。よって、Ｖ_p−Ｖ_q＝Ｖ₁−Ｖ₂ である。

【０１２５】

【数２４】

【０１２６】上式の両辺を足すことにより、Ｖ_P＋Ｖ_q−Ｖ_a−Ｖ_b＝０Ｖ_P＝−Ｖ_q であるから、Ｖ_b＝−Ｖ_a 上式の両辺を引くことにより、

【０１２７】

【数２５】

【０１２８】よって、

【０１２９】

【数２６】

【０１３０】信号源Ｓ５１Ａ、Ｓ５２Ａと、信号源Ｓ５
１Ｂ、Ｓ５２Ｂの間のインピーダンスをＺ₁₂とすると、

【０１３１】

【数２７】

【０１３２】となる。

【０１３３】但し、上式において、２×Ｒ₁＝Ｒである。

【０１３４】４．平衡入力、平衡出力のフィルタの基本
回路の一例図１１は、上述の差動入力、差動出力のアクティブイン
ダクタンス回路を用いたフィルタの基本フィルタ回路の
一例である。図１１において、図１０と同様な部分につ
いては，同一符号が付されている。

【０１３５】この構成では、入力信号源Ｓ６１Ａの一端
が接地され、信号源Ｓ６１Ａの他端がインピーダンス素
子Ｚ５１Ａの一端に接続される。インピーダンス素子Ｚ
５１Ａの他端がトランジスタＱ５５Ａのベースに接続さ
れる。

【０１３６】入力信号源Ｓ６１Ｂの一端が接地され、信
号源Ｓ６１Ｂの他端がインピーダンス素子Ｚ５１Ｂの一
端に接続される。インピーダンス素子Ｚ５１Ｂの他端が
トランジスタＱ５６Ａのベース及びトランジスタＱ５１
Ａのコレクタに接続される。

【０１３７】トランジスタＱ５１Ｂのコレクタと、電源
ラインＶＬとの間に、インピーダンス素子Ｚ５２Ａが接
続される。トランジスタ５２Ｂのコレクタと、電源ライ
ンＶＬとの間に、インピーダンス素子Ｚ５２Ｂが接続さ
れる。

【０１３８】図１１において、

【０１３９】

【数２８】

【０１４０】である。

【０１４１】上の２式の各辺を足すことにより、Ｖ_p＋Ｖ_q＝Ｖ_a＋Ｖ_b となる。

【０１４２】また、上の２式の各辺を引くことにより、

【０１４３】

【数２９】

【０１４４】また、

【０１４５】

【数３０】

【０１４６】ここで、Ｖ_p＝（Ｖ₁₁＋Ｖ₂₂）／２また、Ｖ_q＝（Ｖ₁₂＋Ｖ₂₁）／２の関係がある。また、２Ｒ₁＝Ｒとしている。

【０１４７】次に、

【０１４８】

【数３１】

【０１４９】条件として、２Ｒ₁＝Ｒとすると、

【０１５０】

【数３２】

【０１５１】同様にして、

【０１５２】

【数３３】

【０１５３】同様にして、

【０１５４】

【数３４】

【０１５５】となる。

【０１５６】したがって、

【０１５７】

【数３５】

【０１５８】となる。

【０１５９】同様にして、

【０１６０】

【数３６】

【０１６１】同様にして、

【０１６２】

【数３７】

【０１６３】よって、

【０１６４】

【数３８】

【０１６５】となる。

【０１６６】図１２は、図１１に示した平衡入力、平衡
出力型の基本ブロックの等価回路を示すものである。図
１２に示すように、図１１に示す構成は、入力信号源Ｓ
６１Ａとインダクタンス素子Ｌ５１Ａの一端との間にイ
ンピーダンス素子Ｚ５１Ａを接続し、コイルＬ５１Ａの
他端と接地間にインピーダンス素子Ｚ５２Ａを設けると
共に、入力信号源Ｓ６１Ｂとインダクタンス素子Ｌ５１
Ｂの一端との間にインピーダンス素子Ｚ５１Ｂを接続
し、コイルＬ５１Ｂの他端と接地間にインピーダンス素
子Ｚ５２Ｂを設けたのと等価な回路となる。このような
平衡入力、平衡出力型の基本ブロックを、図７で示した
ハインインピーダンスブロックを使って縦続接続してい
けば、π型やＴ型のフィルタが構成できる。

【０１６７】図１３は、図１１に示した平衡入力、平衡
出力型の基本ブロックＢＬＫ１、ＢＬＫ２、... を、図
７で示したハイインピーダンスブロックＨＩＢ１、ＨＩ
Ｂ２、... を使って縦続接続して構成されたフィルタ回
路の一例である。このフィルタ回路は、図１４で等価回
路で示すような平衡π型伝送網の構成となる。このよう
に図１１に示した平衡入力、平衡出力型の基本ブッロク
ＢＬＫ１、ＢＬＫ２、... を、図７で示したハイインピ
ーダンスブロックＨＩＢ１、ＨＩＢ２、... を使って縦
続接続していくと、所望の特性のフィルタを簡単に作る
ことができるようになる。

【０１６８】５．衛星放送受信機の全体構成このように、アクティブインダクタンス回路からなる基
本ブロックを縦続接続して構成されたフィルタ回路は、
ディジタル衛星放送の受信機の復調回路のフィルタとし
て用いて好適である。

【０１６９】図１５は、この発明が適用できるディジタ
ル衛星放送の受信機の概要を示すものである。図１５に
おいて、パラボラアンテナ１には、低雑音コンバータ２
が取り付けられる。パラボラアンテナ１で、例えば、１
２ＧＨｚ帯で送られてくるディジタル衛星放送の信号が
受信される。

【０１７０】パラボラアンテナ１の出力は、パラボラア
ンテナ１に取り付けられた低雑音コンバータ２に供給さ
れる。低雑音コンバータ２で、例えば周波数１２ＧＨｚ
帯の受信信号が周波数１ＧＨｚ〜２ＧＨｚ程度の中間周
波数に変換される。

【０１７１】低雑音コンバータ２の出力は、フィーダ３
を介して室内に取り込まれ、ＩＲＤ（Integrated Recei
ver Decoder ）３のチューナ及びＱＰＳＫ復調回路４に
供給される。チューナ及びＱＰＳＫ復調回路４には、シ
ステムコントローラ５から、チャンネル設定信号が供給
される。システムコントローラ５には、入力部６によ
り、チャンネルの設定入力が与えられる。また、システ
ムコントローラ５の出力が表示部７に供給され、表示部
７により、受信チャンネルや受信状態の表示がなされ
る。

【０１７２】チューナ及びＱＰＳＫ復調回路４は、低雑
音コンバータ２の出力から、所望のチャンネルの信号を
選択して、直接、ＱＰＳＫ復調するものである。このチ
ューナ及びＱＰＳＫ復調回路４の構成については、後
に、説明する。

【０１７３】チューナ及びＱＰＳＫ復調回路４からは、
選択されたチャンネルのＭＰＥＧ２のデータストリーム
が出力される。チューナ及びＱＰＳＫ復調回路４の出力
がエラー訂正処理回路８に供給される。エラー訂正回路
８によりエラー訂正処理が行なわれる。エラー訂正方式
としては、例えば外符号にリード・ソロモン符号、内符
号に畳込み符号が用いられており、エラー訂正回路８
で、ビタビ復号と、デインターリーブと、リード・ソロ
モン符号の復号処理が行なわれる。

【０１７４】エラー訂正処理回路８の出力がデマルチプ
レクサ９に供給される。ＭＰＥＧ２方式のテレビジョン
放送では、１８８バイトからなるＴＳ（Transport Stre
am）パケットでデータが送られてくる。このＴＳパケッ
トは、ヘッダ部とデータ部とからなり、ヘッタ部には、
パケット同期符号、パケット識別子（ＰＩＤ）等が送ら
れる。

【０１７５】デマルチプレクサ９は、システムコントロ
ーラ５の制御の下に、パケットヘッダのＰＩＤを参照し
て、特定の番組の映像パケットと、音声パケットと、デ
ータパケットを抜き出すものである。

【０１７６】デマルチプレクサ９からの映像パケット
は、ビデオデコーダ１０に供給される。また、デマルチ
プレクサ９からの音声パケットは、オーディオデコーダ
１１に供給される。

【０１７７】ビデオデコータ１０は、ＭＰＥＧ２方式に
より圧縮された映像信号を伸長し、ディジタル映像信号
をデコードするものである。すなわち、ＭＰＥＧ２方式
では、動き補償予測符号化とＤＣＴにより映像信号が圧
縮符号化されており、Ｉピクチャと、Ｐピクチャと、Ｂ
ピクチャと呼ばれる３種類の画面が送られる。ビデオデ
コーダ１０は、可変長符号の復号回路と、逆量子化回路
と、ＩＤＣＴ回路と、動き補償回路と、参照画面のデー
タを蓄積するフレームメモリとを備えている。Ｉピクチ
ャは、受信データを可変長復号してＤＣＴ係数データを
復調し、これを逆量子化し、ＩＤＣＴ変換することによ
り復号される。Ｐピクチャは、受信データを可変長復号
してＤＣＴ係数データを復調し、これを逆量子化し、Ｉ
ＤＣＴ変換し、これに参照画面のデータとを加算するこ
とで復調される。Ｂピクチャは、受信データを可変長復
号してＤＣＴ係数データを復調し、これを逆量子化し、
ＩＤＣＴ変換し、これに両方の参照画面のデータとを加
算することで復調される。

【０１７８】ビデオデコードダ１０からは、例えば、
Ｙ、Ｃｒ、Ｃｂのコンポーネントディジタル映像信号が
出力される。ビデオデコーダ１０の出力がカラーエンコ
ーダ１２に供給される。カラーエンコーダ１２で、例え
ば、Ｙ、Ｃｒ、Ｃｂのコンポーネントディジタル映像信
号がＮＴＳＣ方式やＰＡＬ方式のコンポジットビデオ信
号に変換される。

【０１７９】カラーエンコーダ１２の出力がＤ／Ａコン
バータ１３に供給される。Ｄ／Ａコンバータ１３で、デ
ィジタルビデオ信号がアナログビデオ信号に変換され
る。このアナログビデオ信号が出力端子１４から出力さ
れる。

【０１８０】デマルチプレクサ９からの音声パケット
は、オーディオデコーダ１１に送られ、オーディオデコ
ーダ１１で、音声パケットがデジタルオーディオ信号に
変換される。オーディオデコーダ１１の出力がＤ／Ａコ
ンバータ１５に供給される。Ｄ／Ａコンバータ１５で、
ディジタルオーディオ信号がアナロクオーディオ信号に
変換される。このアナログオーディオ信号が出力端子１
６から出力される。

【０１８１】このディジタル衛星放送の受信機には、低
雑音コンバータ２の出力から所望のチャンネルのストリ
ームを直接復調するチューナ及びＱＰＳＫ復調回路４が
備えられる。図１６は、このようなチューナ及びＱＰＳ
Ｋ復調回路４の構成を示すものである。

【０１８２】図１６において、入力端子２１に、低雑音
コンバータ２の出力が直接供給される。入力端子２１か
らの信号は、アンプ２２を介して、乗算回路２３Ａ及び
２３Ｂに供給される。乗算回路２３Ａには、ＰＬＬ回路
２４の出力が供給される。乗算回路２３Ｂには、ＰＬＬ
回路２４の出力が９０度移相回路２５を介して供給され
る。ＰＬＬ回路２４には、端子２７から周波数設定信号
が供給される。ＰＬＬ回路２４からは、この周波数設定
信号に基づいて、受信チャンネルの搬送波周波数に対応
する信号が出力される。

【０１８３】乗算回路２３Ａの出力がローパスフィルタ
２６Ａに供給される。乗算回路２３Ｂの出力がローパス
フィルタ２６Ｂに供給される。ローパスフィルタ２６Ａ
の出力から、Ｉ信号の復調出力が得られる。ローパスフ
ィルタ２６Ｂの出力から、Ｑ信号の復調出力が得られ
る。

【０１８４】ローパスフィルタ２６Ａの出力は、アンプ
２８Ａを介して、出力端子２９Ａから出力される。ロー
パスフィルタ２６Ｂの出力は、アンプ２８Ｂを介して、
出力端子２９Ｂから出力される。

【０１８５】図１６に示す構成では、低雑音コンバータ
２の出力は、２つの乗算回路２３Ａ及び２３Ｂに供給さ
れる。ＰＬＬ回路２４の出力は、乗算回路２３Ａにその
まま供給されると共に、９０度移相回路２５を介して、
乗算回路２３Ｂに供給される。このように、受信信号
は、乗算回路２３Ａ及び２３Ｂで、互いに位相が９０度
異なる搬送波により、同期検波される。したがって、乗
算回路２３Ａ及び２３Ｂからは、Ｉ信号及びＱ信号の復
調出力が得られる。この復調出力は、ローパスフィルタ
２６Ａ及び２６Ｂを介して取り出される。このような構
成では、ＰＬＬ回路２４の出力を、受信チャンネルの搬
送波周波数に応じて設定することにより、低雑音コンバ
ータ２の出力から、所望のチャンネルの復調出力を直接
得ることができる。

【０１８６】図１６に示したように、受信信号から直接
的に復調出力を得る構成では、回路構成は簡単化する
が、チャンネルの選択とＱＰＳＫ復調とを同時に行なっ
ているので、ローパスフィルタ２６Ａ及び２６Ｂとし
て、急峻な特性のものが要求される。そして、ローパス
フィルタ２６Ａ及び２６Ｂとして、低域から３０ＭＨｚ
程度までの広い帯域が要求される。

【０１８７】そこで、この発明では、図１１に示したよ
うな、平衡入力、平衡出力型の基本ブロックを、図７で
示したハイインピーダンスブロックで縦続接続した構成
のフィルタ回路、すなわち、図１３及び図１４で説明し
たようなフィルタ回路を用いて、ローパスフィルタ２６
Ａ及び２６Ｂを構成するようにしている。このようなフ
ィルタ回路は、アクティブインダクタンスを実現してい
るため、非常に高いＱのフィルタを実現することがで
き、広帯域で急峻な特性のフィルタを実現できると共
に、集積回路化が容易である。なお、フィルタの設計手
法については、従来から良く知られているπ型フィルタ
やＴ型フィルタの設計手法をそのまま使うことができ
る。

【０１８８】６．応用例以上のように、コイルと同様の特性を有するアクティブ
インダクタンス回路が実現できたことから、π型フィル
タやＴ型フィルタのような分布定数型のフィルタを集積
回路で容易に実現することができる。このアクティブイ
ンダクタンス回路は、上述のディジタル衛星放送のダイ
レクト復調回路のフィルタ回路に限らず、様々な所で利
用可能である。ディジタル衛星放送の受信機のような高
周波を扱うフィルタでも利用できるし、オーディオフィ
ルタのような低周波を扱うフィルタでも利用できる。テ
レビジョン受像機やラジオ受信機で使われているコイル
は、全て、このアクティブインダクタンス回路に置き換
えられるかもしれない。更に、Ｄ／Ａコンバータの後段
のローパスフィルタとして使っても良い。

【０１８９】

【発明の効果】この発明によれば、アクティブ素子によ
りコイルを用いることなくインダクタンス特性を得るこ
とができる。このため、集積回路内で、急峻な特性のフ
ィルタを容易に実現することができる。そして、コイル
と同様な特性を得ることができるため、フィルタの設計
手法については、従来から良く知られているπ型フィル
タやＴ型フィルタの設計手法をそのまま使うことができ
る。このように、集積回路内で急峻な特性のフィルタを
容易に実現することができるため、ディジタル衛星放送
の受信信号をダイレクト復調することができ、回路規模
の縮小とコストダウンを図ることができる。

【図面の簡単な説明】

【図１】この発明が適用されたアクティブインダクタン
ス回路の一例の原理構成を示す接続図である。

【図２】容量性インピーダンス素子の一例の接続図であ
る。

【図３】この発明が適用されたアクティブインダクタン
ス回路の一例の説明に用いる等価回路図である。

【図４】この発明が適用されたフィルタの基本回路の一
例の接続図である。

【図５】この発明が適用されたフィルタの基本回路の一
例の説明に用いる等価回路図である。

【図６】この発明が適用されたフィルタの一例のブロッ
ク図である。

【図７】基本回路間を接続するハイインピーダンス回路
の一例の接続図である。

【図８】基本回路間を接続するハイインピーダンス回路
の一例の説明に用いる接続図である。

【図９】基本回路間を接続するハイインピーダンス回路
の一例の説明に用いるブロック図である。

【図１０】この発明が適用されたアクティブインダクタ
ンス回路の他の例の接続図である。

【図１１】この発明が適用されたフィルタの基本回路の
他の例の接続図である。

【図１２】この発明が適用されたフィルタの基本回路の
他の例の説明に用いる等価回路図である。

【図１３】この発明が適用されたフィルタの一例の接続
図である。

【図１４】この発明が適用されたフィルタの一例の等価
回路図である。

【図１５】この発明が適用できるディジタル衛星放送の
受信機の一例のブロック図である。

【図１６】この発明が適用された復調回路の一例のブロ
ック図である。

【図１７】従来のフィルタ回路の一例のブロック図であ
る。

【符号の説明】

Ｑ１及びＱ２、Ｑ３及びＱ４・・・差動対を構成するト
ランジスタＺＣ・・・容量性のインピーダンス素子、Ｒ３・・・抵
抗

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 5J066 AA01 AA21 AA22 AA24 AA26 AA66 CA13 CA61 CA73 CA75 CA91 CA92 FA09 HA02 HA25 HA28 HA29 KA05 KA13 KA29 KA42 KA47 KA55 KA58 MA08 MA19 MA21 ND05 ND27 PD01 PD02 TA01 5J098 AA02 AA11 AA14 AB03 AD01 AD25 AD26 CA02 CB06 CB08 GA04 GA09 5K004 AA05 FA05 FH01 FK07

Claims

【特許請求の範囲】

【請求項１】第１及び第２のトランジスタからなる第
１の差動対と、第３及び第４のトランジスタからなる第
２の差動対とを直列に接続し、上記第１のトランジスタのエミッタと上記第２のトラン
ジスタのエミッタとの間に容量性インピーダンス素子を
設け、上記第３のトランジスタのエミッタと上記第４のトラン
ジスタのエミッタとの間に抵抗を設け、上記第３のトランジスタのベースを上記第４トランジス
タのコレクタに接続し、上記第４のトランジスタのベー
スを上記第３のトランジスタのコレクタに接続すること
により、上記容量性インピーダンス素子と上記抵抗とで
互いに逆方向に信号電流が流れるようにし、上記第１のトランジスタのベースを上記第２のトランジ
スタのコレクタに接続し、上記第２のトランジスタのベ
ースを上記第１のトランジスタのコレクタに接続して、
上記第１のトランジスタのベース及び上記第２のトラン
ジスタのベースに与えられる信号電圧を信号電流に変換
するようにしたアクティブインダクタンス回路。
【請求項２】上記第１のトランジスタのベースと上記
第２のトランジスタのコレクタとをエミッタフォロワト
ランジスタを介して接続し、上記第２のトランジスタの
ベースと上記第１のトランジスタのコレクタとをエミッ
タフォロワトランジスタを介して接続するようにした請
求項１に記載のアクティブインダクタンス回路。
【請求項３】第１及び第２のトランジスタからなる第
１の差動対並びに第３及び第４のトランジスタからなる
第２の差動対を、夫々、第５及び第６のトランジスタか
らなる第３の差動対に対して直列に接続し、上記第１のトランジスタのベースを上記第４のトランジ
スタのベースに接続し、上記第２のトランジスタのベー
スを上記第３のトランジスタのベースに接続し、上記第１のトランジスタのエミッタと上記第２のトラン
ジスタのエミッタとの間及び上記第３のトランジスタの
エミッタと上記第４のトランジスタのエミッタとの間に
対して共通に容量性インピーダンス素子を設け、上記第５のトランジスタのエミッタと上記第６のトラン
ジスタのエミッタとの間に抵抗を設け、上記第５のトランジスタのベースを上記第６トランジス
タのコレクタに接続し、上記第６のトランジスタのベー
スを上記第５のトランジスタのコレクタに接続すること
により、上記容量性インピーダンス素子と上記抵抗とで
互いに逆方向に信号電流が流れるようにし、上記第１のトランジスタのベースを上記第２のトランジ
スタのコレクタに接続し、上記第２のトランジスタのベ
ースを上記第１のトランジスタのコレクタに接続して上
記第１のトランジスタのベース及び上記第２のトランジ
スタのベースに与えられる信号電圧を信号電流に変換す
ると共に、上記第４のトランジスタのベースを上記第３のトランジ
スタのコレクタに接続し、上記第３のトランジスタのベ
ースを上記第４のトランジスタのコレクタに接続して、
上記第３のトランジスタのベース及び上記第４のトラン
ジスタにベースに与えられる信号電圧を信号電流に変換
するようにしたアクティブインダクタンス回路。
【請求項４】上記第１のトランジスタのベースと上記
第２のトランジスタのコレクタとをエミッタフォロワト
ランジスタを介して接続し、上記第２のトランジスタの
ベースと上記第１のトランジスタのコレクタとをエミッ
タフォロワトランジスタを介して接続すると共に、上記第３のトランジスタのベースと上記第４のトランジ
スタのコレクタとをエミッタフォロワトランジスタを介
して接続し、上記第４のトランジスタのベースと上記第
３のトランジスタのコレクタとをエミッタフォロワトラ
ンジスタを介して接続するようにした請求項３に記載の
アクティブインダクタンス回路。
【請求項５】上記第１及び第２のトランジスタのベー
スに与える信号電圧、及び上記第３及び第４のトランジ
スタのベースに与える信号電圧に対してバイアスを与え
る手段を設けるようにした請求項３に記載のアクティブ
インダクタンス回路。
【請求項６】インダクタンス素子と同様な特性を示す
アクティブインダクタンス素子と、インピーダンス素子
とからなる基本回路を複数段縦続接続して構成されるフ
ィルタ回路であって、上記基本回路は、第１及び第２のトランジスタからなる第１の差動対と、
第３及び第４のトランジスタからなる第２の差動対とを
直列に接続し、上記第１のトランジスタのエミッタと上記第２のトラン
ジスタのエミッタとの間に容量性インピーダンス素子を
設け、上記第３のトランジスタのエミッタと上記第４のトラン
ジスタのエミッタとの間に抵抗を設け、上記第３のトランジスタのベースを上記第４トランジス
タのコレクタに接続し、上記第４のトランジスタのベー
スを上記第３のトランジスタのコレクタに接続すること
により、上記容量性インピーダンス素子と上記抵抗とで
互いに逆方向に信号電流が流れるようにし、上記第１のトランジスタのベースを上記第２のトランジ
スタのコレクタに接続し、上記第２のトランジスタのベ
ースを上記第１のトランジスタのコレクタに接続して、
上記第１のトランジスタのベース及び上記第２のトラン
ジスタのベースに与えられる信号電圧を信号電流に変換
し、上記第１のトランジスタのベースと入力との間に第１の
インピーダンスのインピーダンス素子を接続し、上記第
１のトランジスタのコレクタと基準電位間に第２のイン
ピーダンスのインピーダンス素子を接続するようにした
フィルタ回路。
【請求項７】上記第１のトランジスタのベースと上記
第２のトランジスタのコレクタとをエミッタフォロワト
ランジスタを介して接続し、上記第２のトランジスタの
ベースと上記第１のトランジスタのコレクタとをエミッ
タフォロワトランジスタを介して接続するようにした請
求項６に記載のフィルタ回路。
【請求項８】インダクタンス素子と同様な特性を示す
アクティブインダクタンス素子と、インピーダンス素子
とからなる基本回路を複数段縦続接続して構成されるフ
ィルタ回路であって、上記基本回路は、第１及び第２のトランジスタからなる第１の差動対並び
に第３及び第４のトランジスタからなる第２の差動対
を、夫々、第５及び第６のトランジスタからなる第３の
差動対に対して直列に接続し、上記第１のトランジスタのベースを上記第４のトランジ
スタのベースに接続し、上記第２のトランジスタのベー
スを上記第３のトランジスタのベースに接続し、上記第１のトランジスタのエミッタと上記第２のトラン
ジスタのエミッタとの間及び上記第３のトランジスタの
エミッタと上記第４のトランジスタのエミッタとの間に
対して共通に容量性インピーダンス素子を設け、上記第５のトランジスタのエミッタと上記第６のトラン
ジスタのエミッタとの間に抵抗を設け、上記第５のトランジスタのベースを上記第６トランジス
タのコレクタに接続し、上記第６のトランジスタのベー
スを上記第５のトランジスタのコレクタに接続すること
により、上記容量性インピーダンス素子と上記抵抗とで
互いに逆方向に信号電流が流れるようにし、上記第１のトランジスタのベースを上記第２のトランジ
スタのコレクタに接続し、上記第２のトランジスタのベ
ースを上記第１のトランジスタのコレクタに接続して、
上記第１及び第２のトランジスタのベースに与えられた
信号電圧を信号電流に変換すると共に、上記第４のトランジスタのベースを上記第３のトランジ
スタのコレクタに接続し、上記第３のトランジスタのベ
ースを上記第４のトランジスタのコレクタに接続して、
上記第４及び第３のトランジスタのベースに与えられた
信号電圧を信号電流に変換し、上記第１のトランジスタのベース及び上記第４のトラン
ジスタのベースと正相入力との間、並びに上記第２のト
ランジスタのベース及び上記第４のトランジスタのベー
スと逆相入力との間に、第１のインピーダンスのインピ
ーダンス素子を接続し、上記第３のトランジスタのコレクタと基準電位間、及び
上記第４のトランジスタのコレクタと基準電位間に、上
記第２のインピーダンスのインピーダンス素子を接続す
るようにしたフィルタ回路。
【請求項９】上記第１のトランジスタのベースと上記
第２のトランジスタのコレクタとをエミッタフォロワト
ランジスタを介して接続し、上記第２のトランジスタの
ベースと上記第１のトランジスタのコレクタとをエミッ
タフォロワトランジスタを介して接続すると共に、上記第３のトランジスタのベースと上記第４のトランジ
スタのコレクタとをエミッタフォロワトランジスタを介
して接続し、上記第４のトランジスタのベースと上記第
３のトランジスタのコレクタとをエミッタフォロワトラ
ンジスタを介して接続するようにした請求項８に記載の
フィルタ回路。
【請求項１０】上記第１及び第２のトランジスタのベ
ースに与える信号電圧、及び上記第３及び第４のトラン
ジスタのベースに与える信号電圧に対してバイアスを与
える手段を設けるようにした請求項８に記載のフィルタ
回路。
【請求項１１】受信したディジタル信号を直接復調す
る復調手段と、上記復調手段の出力段に設けられるフィ
ルタ手段とからなる復調回路において、上記フィルタ手段は、インダクタンス素子と同様な特性を示すアクティブイン
ダクタンス素子と、インピーダンス素子とからなる基本
回路を複数段縦続接続して構成されるものであって、上記基本回路は、第１及び第２のトランジスタからなる第１の差動対と、
第３及び第４のトランジスタからなる第２の差動対とを
直列に接続し、上記第１のトランジスタのエミッタと上記第２のトラン
ジスタのエミッタとの間に容量性インピーダンス素子を
設け、上記第３のトランジスタのエミッタと上記第４のトラン
ジスタのエミッタとの間に抵抗を設け、上記第３のトランジスタのベースを上記第４トランジス
タのコレクタに接続し、上記第４のトランジスタのベー
スを上記第３のトランジスタのコレクタに接続すること
により、上記容量性インピーダンス素子と上記抵抗とで
互いに逆方向に信号電流が流れるようにし、上記第１のトランジスタのベースを上記第２のトランジ
スタのコレクタに接続し、上記第２のトランジスタのベ
ースを上記第１のトランジスタのコレクタに接続して、
上記第１のトランジスタのベース及び上記第２のトラン
ジスタのベースに与えられる信号電圧を信号電流に変換
し、上記第１のトランジスタのベースと入力との間に第１の
インピーダンスのインピーダンス素子を接続し、上記第
１のトランジスタのコレクタと基準電位間に第２のイン
ピーダンスのインピーダンス素子を接続するようにした
復調回路。
【請求項１２】上記第１のトランジスタのベースと上
記第２のトランジスタのコレクタとをエミッタフォロワ
トランジスタを介して接続し、上記第２のトランジスタ
のベースと上記第１のトランジスタのコレクタとをエミ
ッタフォロワトランジスタを介して接続するようにした
請求項１１に記載の復調回路。
【請求項１３】受信したディジタル信号を直接復調す
る復調手段と、上記復調手段の出力段に設けられるフィ
ルタ手段とからなる復調回路において、上記フィルタ手段は、インダクタンス素子と同様な特性を示すアクティブイン
ダクタンス素子と、インピーダンス素子とからなる基本
回路を複数段縦続接続して構成されるフィルタものであ
って、上記基本回路は、第１及び第２のトランジスタからなる第１の差動対並び
に第３及び第４のトランジスタからなる第２の差動対
を、夫々、第５及び第６のトランジスタからなる第３の
差動対に対して直列に接続し、上記第１のトランジスタのベースを上記第４のトランジ
スタのベースに接続し、上記第２のトランジスタのベー
スを上記第３のトランジスタのベースに接続し、上記第１のトランジスタのエミッタと上記第２のトラン
ジスタのエミッタとの間及び上記第３のトランジスタの
エミッタと上記第４のトランジスタのエミッタとの間に
対して共通に容量性インピーダンス素子を設け、上記第５のトランジスタのエミッタと上記第６のトラン
ジスタのエミッタとの間に抵抗を設け、上記第５のトランジスタのベースを上記第６トランジス
タのコレクタに接続し、上記第６のトランジスタのベー
スを上記第５のトランジスタのコレクタに接続すること
により、上記容量性インピーダンス素子と上記抵抗とで
互いに逆方向に信号電流が流れるようにし、上記第１のトランジスタのベースを上記第２のトランジ
スタのコレクタに接続し、上記第２のトランジスタのベ
ースを上記第１のトランジスタのコレクタに接続して、
上記第１及び第２のトランジスタのベースに与えられた
信号電圧を信号電流に変換すると共に、上記第４のトランジスタのベースを上記第３のトランジ
スタのコレクタに接続し、上記第３のトランジスタのベ
ースを上記第４のトランジスタのコレクタに接続して、
上記第４及び第３のトランジスタのベースに与えられた
信号電圧を信号電流に変換し、上記第１のトランジスタのベース及び上記第４のトラン
ジスタのベースと正相入力との間、並びに上記第２のト
ランジスタのベース及び上記第４のトランジスタのベー
スと逆相入力との間に、第１のインピーダンスのインピ
ーダンス素子を接続し、上記第３のトランジスタのコレクタと基準電位間、及び
上記第４のトランジスタのコレクタと基準電位間に、上
記第２のインピーダンスのインピーダンス素子を接続す
るようにした復調回路。
【請求項１４】上記第１のトランジスタのベースと上
記第２のトランジスタのコレクタとをエミッタフォロワ
トランジスタを介して接続し、上記第２のトランジスタ
のベースと上記第１のトランジスタのコレクタとをエミ
ッタフォロワトランジスタを介して接続すると共に、上記第３のトランジスタのベースと上記第４のトランジ
スタのコレクタとをエミッタフォロワトランジスタを介
して接続し、上記第４のトランジスタのベースと上記第
３のトランジスタのコレクタとをエミッタフォロワトラ
ンジスタを介して接続するようにした請求項１３に記載
の復調回路。
【請求項１５】上記第１及び第２のトランジスタのベ
ースに与える信号電圧、及び上記第３及び第４のトラン
ジスタのベースに与える信号電圧に対してバイアスを与
える手段を設けるようにした請求項１３に記載の復調回
路。