KR100942954B1 - 형상기억합금전극을 구비한 캐패시터 및 그 제조 방법 - Google Patents
형상기억합금전극을 구비한 캐패시터 및 그 제조 방법 Download PDFInfo
- Publication number
- KR100942954B1 KR100942954B1 KR1020080029726A KR20080029726A KR100942954B1 KR 100942954 B1 KR100942954 B1 KR 100942954B1 KR 1020080029726 A KR1020080029726 A KR 1020080029726A KR 20080029726 A KR20080029726 A KR 20080029726A KR 100942954 B1 KR100942954 B1 KR 100942954B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- nickel
- capacitor
- shape memory
- titanium
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 53
- 239000003990 capacitor Substances 0.000 title claims abstract description 44
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 37
- 229910001285 shape-memory alloy Inorganic materials 0.000 title claims abstract description 33
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims abstract description 227
- 229910052759 nickel Inorganic materials 0.000 claims abstract description 83
- 229910001000 nickel titanium Inorganic materials 0.000 claims abstract description 58
- 238000010438 heat treatment Methods 0.000 claims abstract description 35
- 239000000956 alloy Substances 0.000 claims abstract description 34
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 30
- HZEWFHLRYVTOIW-UHFFFAOYSA-N [Ti].[Ni] Chemical compound [Ti].[Ni] HZEWFHLRYVTOIW-UHFFFAOYSA-N 0.000 claims abstract description 22
- 239000000463 material Substances 0.000 claims abstract description 13
- 239000010936 titanium Substances 0.000 claims description 93
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 49
- 229910052719 titanium Inorganic materials 0.000 claims description 49
- 238000000231 atomic layer deposition Methods 0.000 claims description 32
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 29
- 238000001816 cooling Methods 0.000 claims description 16
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 9
- 239000000112 cooling gas Substances 0.000 claims description 5
- 238000011065 in-situ storage Methods 0.000 claims 2
- 229910052751 metal Inorganic materials 0.000 abstract description 13
- 239000002184 metal Substances 0.000 abstract description 13
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical group [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 abstract description 7
- 230000000694 effects Effects 0.000 abstract description 6
- 230000006870 function Effects 0.000 abstract description 6
- 238000010926 purge Methods 0.000 description 92
- 239000007789 gas Substances 0.000 description 46
- 239000012495 reaction gas Substances 0.000 description 36
- 238000000151 deposition Methods 0.000 description 34
- 238000002347 injection Methods 0.000 description 21
- 239000007924 injection Substances 0.000 description 21
- 239000010410 layer Substances 0.000 description 21
- 230000008021 deposition Effects 0.000 description 15
- 238000006243 chemical reaction Methods 0.000 description 10
- 230000008569 process Effects 0.000 description 10
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 8
- 239000012528 membrane Substances 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 239000006227 byproduct Substances 0.000 description 4
- 239000012159 carrier gas Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000002156 mixing Methods 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 239000002243 precursor Substances 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000001179 sorption measurement Methods 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 2
- -1 Platinum group metals Chemical class 0.000 description 2
- 229910001128 Sn alloy Inorganic materials 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- KHYBPSFKEHXSLX-UHFFFAOYSA-N iminotitanium Chemical compound [Ti]=N KHYBPSFKEHXSLX-UHFFFAOYSA-N 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000000376 reactant Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 229910052762 osmium Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 주변물질과의 접착성이 우수하고, 높이가 증가하더라도 전극의 쓰러짐 현상이 없는 캐패시터 및 그 제조 방법을 제공하기 위한 것으로, 본 발명의 캐패시터 제조 방법은 오픈영역을 구비하는 희생막을 형성하는 단계; 상기 오픈영역 내부에 형상기억합금 재질의 하부전극을 형성하는 단계; 상기 하부전극의 형상기억을 위한 제1처리 단계; 상기 희생막을 제거하는 단계; 및 상기 하부전극의 형상복원을 위한 제2처리 단계를 포함하며, 상술한 본 발명은 니켈티타늄합금 또는 니켈티타늄질화막합금과 같은 형상기억합금을 캐패시터의 전극으로 사용하므로써 백금족금속과 동등한 높은 일함수(4.8~5.1eV)로 확보할 수 있고, 니켈에 의해 좋은 접착 특성을 가지고 있기 때문에 주변물질과의 좋은 접착특성을 얻을 수 있으며, 후속 복원열처리에 의해 형상을 복원시킬 수 있는 형상기억합금막을 전극으로 사용하므로써 습식딥아웃에 의한 전극의 쓰러짐을 쓰러지기 전의 상태로 복원시킬 수 있는 효과가 있다.
캐패시터, 니켈, 형상기억합금, 복원열처리, 쓰러짐
Description
본 발명은 반도체소자 제조 방법에 관한 것으로, 특히 형상기억합금을 이용한 캐패시터 및 그 제조 방법에 관한 것이다.
MIM(metal-insulator-metal) 캐패시터 제작 공정에서 높은 유전상수(k)를 가지고 있어 차세대의 유전체로 실험되고 있는 TiO2(k=60∼100), SrTiO2(k=80∼100), BaSbTiO3(k=100∼300) 등의 고유전체막들은 낮은 밴드갭(band gap) 에너지를 가지고 있어 높은 유전상수를 가지고 있음에도 불구하고 누설 전류 특성의 열화로 소자의 적용에 있어 큰 어려움이 있다.
이러한 누설전류 특성 열화를 해결하기 위해 백금족 금속(Platinum group metal)과 같은 일함수(Work function)가 높은 물질을 전극으로 적용하는 방법이 시도되었다. 백금족 금속은 Ru, RuO2, Ir, IrO2, Pd, Rh, Pt, Os 등이 있다.
그러나, 백금족 금속이 가지고 있는 근본적인 특성인 주변 물질과의 낮은 결합력으로 발생하는 좋지 못한 접착력(adhesion) 문제로 공정의 적용에 있어 많은 문제점들을 초래한다.
또한, 최근 디자인룰의 감소에 의해 높은 정전용량을 얻기 위한 구조적인 방법으로서, MIM 캐패시터를 원통형(cylinder type)이나 원기둥형(pillar type)으로 제작하고 제작 높이를 높이는 방향이 시도되었으나, 높이를 높이는 과정에서 전극의 쓰러짐(leaning) 문제가 발생하여 이 또한 MIM 캐패시터 제작에 큰 문제점으로 대두되고 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 주변물질과의 접착성이 우수한 캐패시터 및 그 제조 방법을 제공하는데 그 목적이 있다.
또한, 본 발명의 다른 목적은 높이가 증가하더라도 전극의 쓰러짐 현상이 없는 캐패시터 제조 방법을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 캐패시터는 형상기억합금막(Shape memory alloy) 재질의 전극을 포함하는 것을 특징으로 하고, 상기 형상기억합금막은 니켈막(Ni)과 티타늄막(Ti)이 혼합되거나, 또는 니켈막(Ni)과 티타늄질화막(TiN)이 혼합된 것을 특징으로 하며, 상기 전극은 원통형(Cylinder) 또는 원기둥형(Pillar)의 하부전극을 포함하는 것을 특징으로 한다.
그리고, 본 발명의 캐패시터 제조 방법은 오픈영역을 구비하는 희생막을 형성하는 단계; 상기 오픈영역 내부에 형상기억합금 재질의 하부전극을 형성하는 단계; 상기 하부전극의 형상기억을 위한 제1처리 단계; 상기 희생막을 제거하는 단계; 및 상기 하부전극의 형상복원을 위한 제2처리 단계를 포함하는 것을 특징으로 한다.
바람직하게, 상기 제1처리 및 제2처리단계는 열처리단계후에 급속냉각단계가 수반되는 열처리방식인 것을 특징으로 하며, 상기 열처리방식은 급속열처리(RTP) 또는 퍼니스열처리를 포함하는 것을 특징으로 한다.
바람직하게, 상기 제1처리단계는 350∼800℃의 온도에서 열처리하고, 상기 제2처리단계는 400∼700℃의 온도에서 열처리하는 것을 특징으로 하며, 상기 급속냉각시 냉각가스를 주입하는 것을 특징으로 한다.
바람직하게, 상기 하부전극은 원통형 또는 원기둥형태를 갖는다.
바람직하게, 상기 형상기억합금막은 원자층증착법(ALD)으로 증착하는 것을 특징으로 하고, 상기 형상기억합금막은 니켈성분과 티타늄성분을 포함하는 합금막인 것을 특징으로 하며, 상기 형상기억합금막은 니켈막과 티타늄막이 혼합된 니켈티타늄합금막 또는 니켈막과 티타늄질화막이 혼합된 니켈티타늄질화막합금막을 포함하는 것을 특징으로 한다.
상술한 본 발명은 니켈티타늄합금 또는 니켈티타늄질화막합금과 같은 형상기억합금을 캐패시터의 전극으로 사용하므로써 백금족금속과 동등한 높은 일함수(4.8~5.1eV)로 확보할 수 있다.
또한, 니켈에 의해 좋은 접착 특성을 가지고 있기 때문에 주변물질과의 좋은 접착특성을 얻을 수 있다.
또한, 후속 복원열처리에 의해 형상을 복원시킬 수 있는 형상기억합금막을 전극으로 사용하므로써 습식딥아웃에 의한 전극의 쓰러짐을 쓰러지기 전의 상태로 복원시킬 수 있는 효과가 있다.
결국, 본 발명은 형상기억합금막을 전극으로 사용하므로써 백금족금속을 전극으로 사용하는 경우보다 더 낮은 디자인룰을 채택할 수 있어 집적도가 높은 캐패시터를 제조할 수 있다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
본 발명에서는 캐패시터의 전극으로서 니켈성분과 티타늄성분을 함유하는 합금막을 사용하고자 한다. 여기서, 합금막은 니켈과 티타늄이 혼합된 니켈티타늄합금막(Ni-Ti alloy, NixTi(1-x)) 또는 니켈과 티타늄질화막이 혼합된 니켈티타늄질화막 합금막(Ni-TiN alloy, NixTiN(1-x))을 사용할 수 있다.
니켈티타늄합금막 또는 니켈티타늄질화막 합금막은 형상기억합금(Shape memory alloy)으로 알려져 있으며, 이를 원자층증착법(ALD)을 이용하여 증착하면 단차가 큰 구조에서도 증착이 가능하다.
그리고, MIM 캐패시터의 전극으로 필요한 높은 일함수 특성은 백금족금속과 동등한 수준의 높은 일함수(4.8∼5.1eV)를 갖는 니켈에 의해 확보할 수 있다. 니켈의 높은 일함수 특성은 높은 유전상수를 가지는 고유전체막 적용시 누설전류 특성 을 개선시킬 수 있다.
그리고, 니켈티타늄합금막 또는 니켈티타늄질화막 합금막은 기본적으로 좋은 접착 특성을 가지고 있기 때문에 백금족 금속이 가지고 있는 좋지 못한 접착 특성을 해결할 수 있다.
그리고, MIM 캐패시터 제작에서 높은 정전용량을 확보하기 위해 구조적으로 원통형(cylinder type)이나 원기둥형(pillar type)으로 제작함에 있어 제작 높이를 높이는 방향으로 제작하는 과정에서 전극의 쓰러짐(leaning) 문제가 발생하는데, 니켈티타늄합금막 또는 니켈티타늄질화막 합금막은 형상기억합금이 성질을 가져 후속 열처리를 통해 전극의 쓰러짐을 복원할 수 있다.
도 1은 니켈티타늄합금막의 원자층증착을 위한 가스공급 개념도이다.
니켈티타늄합금막[NixTi(1-x)]은 니켈막과 티타늄막이 혼합된 구조로서, 이와 같이 혼합된 구조를 증착하기 위해 원자층증착(Atomic Layer Deposition, ALD)을 이용한다.
원자층증착을 위한 단위사이클1은 다음과 같다.
[단위사이클1]
[(Ni소스/퍼지/반응가스/퍼지)m(Ti소스/퍼지/반응가스/퍼지)n]Q
위 단위사이클1에서 (Ni소스/퍼지/반응가스/퍼지)m는 '니켈막단위사이클'을 m회의 사이클수로 반복 진행하는 것을 의미하며, (Ti 소스/퍼지/반응가스/퍼지)n는 '티타늄막단위사이클'을 n회의 사이클수로 반복 진행하는 것을 의미하고, [(Ni 소 스/퍼지/반응가스/퍼지)m(Ti 소스/퍼지/반응가스/퍼지)n]Q는 (Ni 소스/퍼지/반응가스/퍼지)m(Ti 소스/퍼지/반응가스/퍼지)n로 이루어진 '[NixTi(1-x)] 단위사이클'을 Q회의 사이클수로 반복 진행하는 것을 의미한다.
먼저, (Ni 소스/퍼지/반응가스/퍼지)m로 이루어진 '니켈막단위사이클'에서 'Ni 소스'는 니켈막을 증착하기 위한 니켈소스를 주입하는 단계이고, '퍼지'는 퍼지가스를 주입하는 단계이며, '반응가스'는 니켈소스를 분해하여 니켈막을 증착하기 위한 반응가스를 주입하는 단계이다.
그리고, (Ti 소스/퍼지/반응가스/퍼지)n로 이루어진 '티타늄막단위사이클'에서, 'Ti 소스'는 티타늄막을 증착하기 위한 티타늄소스를 주입하는 단계이고, '퍼지'는 퍼지가스를 주입하는 단계이며, '반응가스'는 티타늄소스를 분해하여 티타늄막을 증착하기 위한 반응가스를 주입하는 단계이다.
위와 같이 이루어지는 [니켈막단위사이클]과 [티타늄막단위사이클]을 각각 m회 및 n회의 사이클 수로 반복 진행하므로써 일정 두께의 니켈막과 티타늄막을 각각 증착하고, [니켈막단위사이클]과 [티타늄막단위사이클]을 합친 [(Ni 소스/퍼지/반응가스/퍼지)m(Ti 소스/퍼지/반응가스/퍼지)n]의 단위사이클을 Q회 반복 진행하여 니켈티타늄합금막인 [NixTi(1-x)]의 총 두께를 결정한다. [니켈막단위사이클]과 [티타늄막단위사이클]은 인시튜(Insitu)로 진행한다.
한편, 니켈막과 티타늄막이 균일하게 혼합되는 효과를 증대시키기 위하여 [니켈막단위사이클]의 반복횟수인 m과 [티타늄막단위사이클]의 반복횟수인 n의 비 율을 조절한다.
먼저, 니켈막의 원자층증착을 자세히 살펴보면 다음과 같다.
니켈막의 원자층증착은 (Ni 소스/퍼지/반응가스/퍼지)로 이루어지는 단위사이클을 m회 반복 진행하는 것으로서, 니켈막단위사이클은 Ni 소스를 흡착시키는 단계, 퍼지단계, 반응가스 주입을 통해 니켈소스를 분해시켜 원자층 단위의 니켈막을 증착하는 단계, 퍼지단계의 순서로 진행한다.
Ni 소스는 니켈을 함유하는 물질로서, 니켈 염화물(Ni chloride), 니켈 플루오르화물(Ni Fluoride), Ni(CO)4 및 Ni(C5H5)2를 포함하는 금속 유기 전구체(precursor) 중 적어도 어느 하나인 것이 바람직하다. 반응가스는 H2, H2O 또는 H2O2 중에서 선택된 어느 하나를 사용하고, 퍼지가스는 N2 또는 Ar을 이용한다. 그리고, 니켈막을 증착하기 위한 증착온도는 200∼500℃로 한다.
Ni 소스는 운반 가스인 Ar 가스를 이용하여 챔버 내부에 주입하여 기판 상에 흡착되는데, 이때 Ni 소스는 50sccm∼1000sccm으로 주입하고, 주입시간은 0.1초∼10초로 한다.
다음으로, 미반응 Ni 소스를 제거하기 위해 챔버 내부에 N2 가스를 100sccm∼3000sccm로 주입하여 퍼지한다. 퍼지시간은 1초∼5초로 한다.
이어서, 반응 가스인 H2를 100sccm∼5000sccm로 주입하여 흡착되어 있는 Ni 소스와의 반응을 유도하여 원자층 단위의 니켈막을 증착한다. 반응가스 주입시간은 1초∼10초로 한다.
마지막으로, 반응부산물을 제거하기 위해 챔버 내부에 N2 가스를 100sccm∼3000sccm로 주입하여 퍼지한다. 퍼지시간은 1초∼5초로 한다.
다음으로, 티타늄막의 원자층증착을 자세히 살펴보면 다음과 같다.
티타늄막의 원자층증착은 (Ti 소스/퍼지/반응가스/퍼지)로 이루어지는 단위사이클을 n회 반복 진행하는 것으로서, 티타늄막단위사이클은 Ti 소스를 흡착시키는 단계, 퍼지단계, 반응가스 주입을 통해 티타늄소스를 분해시켜 원자층 단위의 티타늄막을 증착하는 단계, 퍼지단계의 순서로 진행한다.
Ti 소스는 티타늄을 함유하는 물질로서, TiCl4, TiI4 및 Ti[OCH3]4를 포함하는 금속 유기 전구체(precursor) 중 적어도 어느 하나인 것이 바람직하다. 반응가스는 H2, H2O 또는 H2O2 중에서 선택된 어느 하나를 사용하고, 퍼지가스는 N2 또는 Ar을 이용한다. 그리고, 티타늄막을 증착하기 위한 증착온도는 200∼500℃로 한다.
Ti 소스는 운반 가스인 Ar 가스를 이용하여 챔버 내부에 주입하여 기판 상에 흡착되는데, 이때 Ti 소스는 50sccm∼1000sccm으로 주입하고, 주입시간은 0.1초∼10초로 한다.
다음으로, 미반응 Ti 소스를 제거하기 위해 챔버 내부에 N2 가스를 100sccm∼3000sccm로 주입하여 퍼지한다. 퍼지시간은 1초∼5초로 한다.
이어서, 반응 가스인 H2를 100sccm∼3000sccm로 주입하여 흡착되어 있는 Ti 소스와의 반응을 유도하여 원자층 단위의 티타늄막을 증착한다. 반응가스 주입시간은1초∼10초로 한다.
마지막으로, 반응부산물을 제거하기 위해 챔버 내부에 N2 가스를 100sccm∼3000sccm로 주입하여 퍼지한다. 퍼지시간은 1초∼5초로 한다.
위와 같이 티타늄막의 증착도 기본적으로 원자층증착 방법을 따른다. Ti 소스의 주입량과 주입시간은 니켈막 원자층증착시의 니켈소스주입량 및 주입시간과 동일하다. 반면에, 티타늄막 증착시 사용되는 반응 가스는 니켈막 증착과는 달리 그 주입량을 100sccm∼3000sccm으로 한다.
니켈티타늄합금막인 [NixTi(1-x)]를 증착하기 위한 단위사이클의 적용 순서는 바뀔 수도 있다. 즉, 티타늄막단위사이클을 먼저 진행한 후에 니켈막단위사이클을 진행할 수도 있다.
도 2a 및 도 2b는 도 1의 가스공급을 이용하여 증착된 니켈티타늄합금막[NixTi(1-x)]을 도시한 도면이다.
도 2a 및 도 2b를 살펴보면, 티타늄막(Ti)을 먼저 증착한 후에 니켈막(Ni)을 증착하는 순서를 번갈아 진행하거나(도 2a 참조), 니켈막(Ni)을 증착한 후에 티타늄막(Ti)을 증착하는 순서를 번갈아 진행할 수 있다(도 2b 참조).
위와 같이, 번갈아 증착하므로써 니켈티타늄합금막[NixTi(1-x)]은 나노믹스드(Nano mixed) 또는 나노라미네이트(Nano laminate) 구조가 된다. 나노믹스드 또는 나노라미네이트 구조는 스택(Stack) 구조와는 다른 구조이다. 예컨대, 스택구조 는 니켈막과 티타늄막이 일정 두께 이상(5Å 보다 두꺼움)으로 각각 증착되므로써 두 막이 독립성을 갖지만, 나노믹스드 또는 나노라미네이트구조는 각 단위사이클 진행시 일정 두께 이하(5Å 이하)의 얇은 두께로 증착하므로써 서로 혼합되는 효과를 갖는다. 이러한 두께 조절은 단위사이클의 사이클수(m, n)를 조절하므로써 가능하다. 따라서, 도 2a 및 도 2b에서 티타늄막과 니켈막은 각각 5Å 이하의 얇은 두께를 갖는다.
이처럼, 나노라미네이트구조 또는 나노믹스드 구조로 혼합하면 별도의 열처리 없이도 니켈막과 티타늄질화막이 혼합된 구조를 얻을 수 있다.
도 3은 본 발명의 제2실시예에 따른 니켈티타늄질화막합금의 원자층증착을 위한 가스공급 개념도이다.
니켈티타늄질화막합금[NixTiN(1-x)]은 니켈막과 티타늄질화막이 혼합된 구조로서, 이와 같이 혼합된 구조를 증착하기 위해 원자층증착(Atomic Layer Deposition)을 이용한다.
원자층증착을 위한 단위사이클2는 다음과 같다.
[단위사이클2]
[(Ni소스/퍼지/반응가스/퍼지)A(Ti소스/퍼지/질소포함반응가스/퍼지)B]C
위 단위사이클2에서 (Ni소스/퍼지/반응가스/퍼지)A는 '니켈막단위사이클'을 A회의 사이클수로 반복 진행하는 것을 의미하며, (Ti 소스/퍼지/질소포함반응가스/퍼지)B는 '티타늄질화막단위사이클'을 B회의 사이클수로 반복 진행하는 것을 의미하 고, [(Ni 소스/퍼지/반응가스/퍼지)A(Ti 소스/퍼지/질소포함반응가스/퍼지)B]C는 (Ni 소스/퍼지/반응가스/퍼지)A(Ti 소스/퍼지/질소포함반응가스/퍼지)B로 이루어진 '[NixTiN(1-x)] 단위사이클'을 C회의 사이클수로 반복 진행하는 것을 의미한다.
먼저, (Ni 소스/퍼지/반응가스/퍼지)A로 이루어진 '니켈막단위사이클'에서 'Ni 소스'는 니켈막을 증착하기 위한 니켈소스를 주입하는 단계이고, '퍼지'는 퍼지가스를 주입하는 단계이며, '반응가스'는 니켈소스를 분해하여 니켈막을 증착하기 위한 반응가스를 주입하는 단계이다.
그리고, (Ti 소스/퍼지/반응가스/퍼지)B로 이루어진 '티타늄질화막단위사이클'에서, 'Ti 소스'는 티타늄막을 증착하기 위한 티타늄소스를 주입하는 단계이고, '퍼지'는 퍼지가스를 주입하는 단계이며, '질소포함반응가스'는 티타늄소스와 반응하여 티타늄질화막을 증착하기 위한 질소를 포함하는 반응가스를 주입하는 단계이다.
위와 같이 이루어지는 [니켈막단위사이클]과 [티타늄질화막단위사이클]을 각각 A회 및 B회의 사이클 수로 반복진행하므로써 일정 두께의 니켈막과 티타늄질화막을 각각 증착하고, [니켈막단위사이클]과 [티타늄질화막단위사이클]을 합친 [(Ni 소스/퍼지/반응가스/퍼지)A(Ti 소스/퍼지/질소포함반응가스/퍼지)B]의 단위사이클을 C회 반복 진행하여 니켈티타늄질화막합금막인 [NixTiN(1-x)]의 총 두께를 결정한다.
한편, 니켈막과 티타늄질화막이 균일하게 혼합되는 효과를 증대시키기 위하 여 [니켈막단위사이클]의 반복횟수인 A과 [티타늄질화막단위사이클]의 반복횟수인 B의 비율을 조절한다.
먼저, 니켈막의 원자층증착을 자세히 살펴보면 다음과 같다.
니켈막의 원자층증착은 (Ni 소스/퍼지/반응가스/퍼지)로 이루어지는 단위사이클을 A회 반복 진행하는 것으로서, 니켈막단위사이클은 Ni 소스를 흡착시키는 단계, 퍼지단계, 반응가스 주입을 통해 니켈소스를 분해시켜 원자층 단위의 니켈막을 증착하는 단계, 퍼지단계의 순서로 진행한다.
Ni 소스는 니켈을 함유하는 물질로서, 니켈 염화물(Ni chloride), 니켈 플루오르화물(Ni Fluoride), Ni(CO)4 및 Ni(C5H5)2를 포함하는 금속 유기 전구체(precursor) 중 적어도 어느 하나인 것이 바람직하다. 반응가스는 H2, H2O 또는 H2O2 중에서 선택된 어느 하나를 사용하고, 퍼지는 N2 또는 Ar을 이용한다.
그리고, 니켈막을 증착하기 위한 증착온도는 200∼500℃로 한다.
Ni 소스는 운반 가스인 Ar 가스를 이용하여 챔버 내부에 주입하여 기판 상에 흡착되는데, 이때 Ni 소스는 50sccm∼1000sccm으로 주입하고, 주입시간은 0.1초∼10초로 한다.
다음으로, 미반응 Ni 소스를 제거하기 위해 챔버 내부에 N2 가스를 100sccm∼3000sccm로 주입하여 퍼지한다. 퍼지시간은 1초∼5초로 한다.
이어서, 반응 가스인 H2를 100sccm∼5000sccm로 주입하여 흡착되어 있는 Ni 소스와의 반응을 유도하여 원자층 단위의 니켈막을 증착한다. 반응가스 주입시간은1초∼10초로 한다.
마지막으로, 반응부산물을 제거하기 위해 챔버 내부에 N2 가스를 100sccm∼3000sccm로 주입하여 퍼지한다. 퍼지시간은 1초∼5초로 한다.
다음으로, 티타늄질화막의 원자층증착을 자세히 살펴보면 다음과 같다.
티타늄질화막의 원자층증착은 (Ti 소스/퍼지/질소포함반응가스/퍼지)로 이루어지는 단위사이클을 B회 반복 진행하는 것으로서, 티타늄막단위사이클은 Ti 소스를 흡착시키는 단계, 퍼지단계, 질소포함반응가스 주입을 통해 티타늄소스와의 반응을 통해 원자층 단위의 티타늄질화막막을 증착하는 단계, 퍼지단계의 순서로 진행한다.
Ti 소스는 티타늄을 함유하는 물질로서, TiCl4, TiI4 및 Ti[OCH3]4를 포함하는 금속 유기 전구체(precursor) 중 적어도 어느 하나인 것이 바람직하다. 반응가스인 질소소스는 NH3를 사용하고, 퍼지가스는 N2 또는 Ar을 이용한다.
그리고, 티타늄막을 증착하기 위한 증착온도는 200∼500℃로 한다.
Ti 소스는 운반 가스인 Ar 가스를 이용하여 챔버 내부에 주입하여 기판 상에 흡착되는데, 이때 Ti 소스는 50sccm∼1000sccm으로 주입하고, 주입시간은 0.1초∼10초로 한다.
다음으로, 미반응 Ti 소스를 제거하기 위해 챔버 내부에 N2 가스를 100sccm∼3000sccm로 주입하여 퍼지한다. 퍼지시간은 1초∼5초로 한다.
이어서, 질소포함반응가스로는 NH3를 100sccm∼3000sccm로 주입하여 흡착되어 있는 Ti 소스와의 반응을 유도하여 원자층 단위의 티타늄질화막을 증착한다. 반응가스 주입시간은 1초∼10초로 한다.
마지막으로, 반응부산물을 제거하기 위해 챔버 내부에 N2 가스를 100sccm∼3000sccm로 주입하여 퍼지한다. 퍼지시간은 1초∼5초로 한다.
위와 같이 티타늄질화막의 증착도 기본적으로 원자층증착 방법을 따른다. Ti소스의 주입량과 주입시간은 니켈막 증착시 사용되는 니켈소스의 주입량 및 주입시간과 동일하다. 반면 질소포함반으가스인 NH3는 니켈막 증착시 사용되는 반응가스와는 달리 주입량을 100sccm∼3000sccm으로 한다.
니켈티타늄질화막합금막인 [NixTiN(1-x)]를 증착하기 위한 단위사이클의 적용 순서는 바뀔 수도 있다. 즉, 티타늄질화막단위사이클을 먼저 진행한 후에 니켈막단위사이클을 진행할 수도 있다.
도 4a 및 도 4b는 도 3의 가스공급을 이용하여 증착된 니켈티타늄질화막합금막[NixTiN(1-x)]을 도시한 도면이다.
도 4a 및 도 4b를 살펴보면, 티타늄질화막(TiN)을 먼저 증착한 후에 니켈막(Ni)을 증착하는 순서를 번갈아 진행하거나(도 4a 참조), 니켈막(Ni)을 증착한 후에 티타늄질화막(TiN)을 증착하는 순서를 번갈아 진행할 수 있다(도 4b 참조).
위와 같이, 번갈아 증착하므로써 니켈티타늄질화막합금막[NixTiN(1-x)]은 나노 믹스드(Nano mixed) 또는 나노라미네이트(Nano laminate) 구조가 된다. 나노믹스드 또는 나노라미네이트 구조는 스택(Stack) 구조와는 다른 구조이다. 예컨대, 스택구조는 니켈막과 티타늄질화막이 일정 두께 이상(5Å보다 두꺼움)으로 각각 증착되므로써 두 막이 독립성을 갖지만, 나노믹스드 또는 나노라미네이트구조는 각 단위사이클 진행시 일정 두께 이하(5Å 이하)의 얇은 두께로 증착하므로써 서로 혼합되는 효과를 갖는다. 이러한 두께 조절은 각 단위사이클의 사이클수(A, B)를 조절하므로써 가능하다. 따라서, 도 4a 및 4b에서 티타늄질화막과 니켈막의 각 두께는 5Å 이하이다.
이처럼, 나노라미네이트구조 또는 나노믹스드 구조로 혼합하면 별도의 열처리 없이도 니켈막과 티타늄질화막이 혼합된 구조를 얻을 수 있다.
상술한 실시예들에서, 니켈티타늄합금막과 니켈티타늄질화막합금막은 원자층증착법을 이용하여 증착함으로써 단차가 큰 구조에서도 균일한 막을 증착 할 수 있다.
다음으로, 니켈성분과 티타늄성분을 함유하는 합금막을 사용하여 캐패시터를 제조하는 방법을 살펴보기로 한다. 여기서, 합금막은 니켈과 티타늄이 혼합된 니켈티타늄합금막(Ni-Ti alloy, NixTi(1-x)) 또는 니켈과 티타늄질화막이 혼합된 니켈티타늄질화막 합금막(Ni-TiN alloy, NixTiN(1-x))을 사용할 수 있다.
도 5a 내지 도 5e는 니켈티타늄합금막을 전극으로 사용하는 원통형 캐패시터(Cylinder type capacitor)의 제조 방법을 도시한 도면이다.
도 5a에 도시된 바와 같이, 기판(11) 상부에 층간절연막(12)을 형성하고, 층간절연막(12)을 관통하여 기판(11)에 연결되는 플러그(13)를 형성한다. 여기서, 플러그(13)는 스토리지노드콘택플러그 역할을 하는 것으로서, 폴리실리콘막으로 형성할 수 있다.
이어서, 전면에 식각배리어막(14)을 형성한 후, 식각배리어막(14) 상에 희생막(15)을 형성한다. 여기서, 식각배리어막(14)은 질화막을 포함하고, 희생막(15)은 산화막을 포함할 수 있다.
이어서, 희생막(15)과 식각배리어막(14)을 식각하여 하부전극이 형성될 공간을 제공하는 오픈영역(도면부호 생략)을 형성한다.
이어서, 오픈영역을 포함한 전면에 형상기억합금막, 예컨대 니켈티타늄합금막을 증착한 후 하부전극 분리 공정을 진행하여 오픈영역 내부에 원통형의 니켈티타늄합금 하부전극(16)을 형성한다. 니켈티타늄합금막의 증착은 전술한 [단위사이클1]을 이용한 원자층증착법(ALD)을 이용하여 증착한다. 하부전극분리 공정은 에치백(Etchback) 또는 화학적기계적연마(CMP) 공정을 이용한다.
도 5b에 도시된 바와 같이, 니켈티타늄합금 하부전극(16)의 형상을 기억하기 위한 제1처리(기억열처리단계 및 급속냉각단계)를 진행한다. 여기서, 제1처리는 열처리단계 및 급속냉각단계를 포함하는데, 급속열처리(Rapid Thermal Process, RTP) 방법 또는 퍼니스열처리(Furnace anneal) 방법을 적용할 수 있다. 통상적으로, 급속열처리와 퍼니스열처리는 열처리단계후에 급속냉각 단계를 수반하는 열처리방식이다. 열처리 온도는 350∼800℃ 범위이다. 아울러, 급속냉각단계에서는 급속한 냉 각이 진행되도록 N2, H2, Ar 또는 NH3 가스 중에서 선택된 어느 하나의 냉각가스(Cooling gas)를 주입할 수 있다.
도 5c에 도시된 바와 같이, 습식케미컬을 이용한 풀딥아웃(Full dip out) 공정을 통해 희생막(15)을 모두 제거한다. 이때, 희생막(15)이 산화막이므로, 풀딥아웃공정은 불산(HF) 또는 BOE 용액을 이용하여 진행한다.
위와 같은 풀딥아웃 공정시에 액체의 표면장력에 의해 니켈티타늄합금 하부전극(16)이 쓰러지는 리닝 현상이 발생될 수 있다.
본 발명은 리닝현상이 발생된 니켈티타늄합금 하부전극에 대해 기억된 형상으로 되돌리기 위한 제2처리(복원열처리단계 및 급속냉각단계)를 진행하므로써, 니켈티타늄합금 하부전극을 리닝 전의 상태로 되돌릴 수 있다. 이는 형상기억합금막의 일종인 니켈티타늄합금이 제2처리(복원열처리단계 및 급속냉각단계)를 거치면 기억된 원래의 형상으로 복원되기 때문이다.
도 5d는 제2처리(복원열처리단계 및 급속냉각단계)를 진행한 후의 결과를 도시한 도면으로서, 리닝이 발생되었던 니켈티타늄합금 하부전극이 리닝 전의 형상으로 복원되었음을 알 수 있다. 여기서, 형상 복원을 위한 열처리단계와 급속냉각단계는 급속열처리(Rapid Thermal Process) 방법 또는 퍼니스열처리방법을 적용할 수 있다. 통상적으로, 급속열처리와 퍼니스열처리는 열처리단계후에 급속냉각단계를 수반하는 열처리방식이다. 열처리 온도는 400∼700℃ 범위이다. 아울러, 급속냉각단계에서는 급속한 냉각이 진행되도록 N2, H2, Ar 또는 NH3 가스 중에서 선택된 어 느 하나의 냉각가스를 주입할 수 있다.
도 5e에 도시된 바와 같이, 후속 공정으로 유전막(17)을 증착한 후에 상부전극(18)을 형성한다. 이때, 상부전극(18)도 니켈티타늄합금과 같은 형상기억합금막으로 형성할 수 있다. 또한, 상부전극(18)은 형상기억합금막 위에 형성된 티타늄질화막(TiN)을 더 포함할 수 있다.
도 5a 내지 도 5e에서는 니켈티타늄합금막을 전극으로 사용하는 원통형 캐패시터(Cylinder type capacitor)의 제조 방법에 대해 살펴보았으나, 본 발명은 원기둥형(Pillar) 캐패시터 제조 방법에도 적용할 수 있다. 또한, 본 발명은 원기둥형 또는 원통형 캐패시터 제조 시에 니켈티타늄합금막을 전극으로 사용하는 경우에도 적용이 가능하다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
도 1은 니켈티타늄합금막의 원자층증착을 위한 가스공급 개념도.
도 2a 및 도 2b는 도 1의 가스공급을 이용하여 증착된 니켈티타늄합금막[NixTi(1-x)]을 도시한 도면.
도 3은 본 발명의 제2실시예에 따른 니켈티타늄질화막합금의 원자층증착을 위한 가스공급 개념도.
도 4a 및 도 4b는 도 3의 가스공급을 이용하여 증착된 니켈티타늄질화막합금막[NixTiN(1-x)]을 도시한 도면.
도 5a 내지 도 5e는 니켈티타늄합금막을 전극으로 사용하는 원통형 캐패시터(Cylinder type capacitor)의 제조 방법을 도시한 도면.
* 도면의 주요 부분에 대한 부호의 설명
11 : 기판 12 : 층간절연막
13 : 플러그 14 : 식각배리어막
15 : 희생막 16 : 니켈티타늄합금 하부전극
17 : 유전막 18 : 상부전극
Claims (22)
- 형상기억합금막(Shape memory alloy) 재질의 전극을 포함하는 캐패시터.
- 제1항에 있어서,상기 형상기억합금막은 니켈막(Ni)과 티타늄막(Ti)이 혼합된 캐패시터.
- 제1항에 있어서,상기 형상기억합금막은 니켈막(Ni)과 티타늄질화막(TiN)이 혼합된 캐패시터.
- 제1항 내지 제3항 중 어느 한 항에 있어서,상기 전극은 원통형(Cylinder) 또는 원기둥형(Pillar)의 하부전극을 포함하는 캐패시터.
- 오픈영역을 구비하는 희생막을 형성하는 단계;상기 오픈영역 내부에 형상기억합금 재질의 하부전극을 형성하는 단계;상기 하부전극의 형상기억을 위한 제1처리 단계;상기 희생막을 제거하는 단계; 및상기 하부전극의 형상복원을 위한 제2처리 단계를 포함하는 캐패시터 제조 방법.
- 제5항에 있어서,상기 제1처리단계와 제2처리 단계는,열처리단계후에 급속냉각단계가 수반되는 열처리방식인 캐패시터 제조 방법.
- 제6항에 있어서,상기 열처리방식은, 급속열처리(RTP) 또는 퍼니스열처리를 포함하는 캐패시터 제조 방법.
- 제6항에 있어서,상기 제1처리단계는,350∼800℃의 온도에서 열처리하는 캐패시터 제조 방법.
- 제6항에 있어서,상기 제2처리단계는,400∼700℃의 온도에서 열처리하는 캐패시터 제조 방법.
- 제6항에 있어서,상기 급속냉각시 냉각가스를 주입하는 캐패시터 제조 방법.
- 제10항에 있어서,상기 냉각가스는, N2, H2, Ar 또는 NH3 중에서 선택된 어느 하나를 포함하는 캐패시터 제조 방법.
- 제5항에 있어서,상기 하부전극은 원통형 또는 원기둥형태를 갖는 캐패시터 제조 방법.
- 제5항에 있어서,상기 희생막은 산화막을 포함하고, 습식딥아웃을 통해 제거하는 캐패시터 제조 방법.
- 제5항에 있어서,상기 형상기억합금막은, 원자층증착법(ALD)으로 증착하는 캐패시터 제조 방법.
- 제5항에 있어서,상기 형상기억합금막은,니켈성분과 티타늄성분을 포함하는 합금막인 캐패시터 제조 방법.
- 제15항에 있어서,상기 형상기억합금막은,니켈막과 티타늄막이 혼합된 니켈티타늄합금막 또는 니켈막과 티타늄질화막이 혼합된 니켈티타늄질화막합금막을 포함하는 캐패시터 제조 방법.
- 제16항에 있어서,상기 니켈티타늄막합금막은,[니켈막단위사이클]과 [티타늄막단위사이클]을 인시튜로 반복진행하는 원자층증착법을 이용하여 형성하는 캐패시터 제조 방법.
- 제16항에 있어서,상기 니켈티타늄질화막합금막은,[니켈막단위사이클]과 [티타늄질화막단위사이클]을 인시튜로 반복 진행하는 원자층증착법을 이용하여 형성하는 캐패시터 제조 방법.
- 제16항에 있어서,상기 니켈티타늄합금막과 니켈티타늄질화막합금막은,나노믹스드(Nano-mixed) 또는 나노라미네이트(Nano-laminate) 구조로 형성하는 캐패시터 제조 방법.
- 제5항에 있어서,상기 제2처리 후에,유전막을 형성하는 단계; 및상기 유전막 상에 형상기억합금 재질의 상부전극을 형성하는 단계를 더 포함하는 캐패시터 제조 방법.
- 제20항에 있어서,상기 형상기억합금막 재질의 상부전극은, 원자층증착법(ALD)으로 증착하는 캐패시터 제조 방법.
- 제20항에 있어서,상기 상부전극은,니켈막과 티타늄막이 혼합된 니켈티타늄합금막 또는 니켈막과 티타늄질화막이 혼합된 니켈티타늄질화막합금막을 포함하는 캐패시터 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080029726A KR100942954B1 (ko) | 2008-03-31 | 2008-03-31 | 형상기억합금전극을 구비한 캐패시터 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080029726A KR100942954B1 (ko) | 2008-03-31 | 2008-03-31 | 형상기억합금전극을 구비한 캐패시터 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090104340A KR20090104340A (ko) | 2009-10-06 |
| KR100942954B1 true KR100942954B1 (ko) | 2010-02-17 |
Family
ID=41534151
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080029726A KR100942954B1 (ko) | 2008-03-31 | 2008-03-31 | 형상기억합금전극을 구비한 캐패시터 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100942954B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI801222B (zh) * | 2022-04-26 | 2023-05-01 | 國立成功大學 | 多元合金材料層、其製造方法及半導體裝置的電容結構 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010013595A (ko) * | 1997-06-09 | 2001-02-26 | 엔, 마이클 그로브 | 개선된 장벽 특성을 나타내는 결정 퍼로브스카이트강유전체 셀을 어닐링하는 방법 |
| KR100385946B1 (ko) | 1999-12-08 | 2003-06-02 | 삼성전자주식회사 | 원자층 증착법을 이용한 금속층 형성방법 및 그 금속층을장벽금속층, 커패시터의 상부전극, 또는 하부전극으로구비한 반도체 소자 |
| JP2005141992A (ja) | 2003-11-05 | 2005-06-02 | Sony Corp | 負極および電池 |
| JP2005141991A (ja) | 2003-11-05 | 2005-06-02 | Sony Corp | 負極および電池 |
-
2008
- 2008-03-31 KR KR1020080029726A patent/KR100942954B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010013595A (ko) * | 1997-06-09 | 2001-02-26 | 엔, 마이클 그로브 | 개선된 장벽 특성을 나타내는 결정 퍼로브스카이트강유전체 셀을 어닐링하는 방법 |
| KR100385946B1 (ko) | 1999-12-08 | 2003-06-02 | 삼성전자주식회사 | 원자층 증착법을 이용한 금속층 형성방법 및 그 금속층을장벽금속층, 커패시터의 상부전극, 또는 하부전극으로구비한 반도체 소자 |
| JP2005141992A (ja) | 2003-11-05 | 2005-06-02 | Sony Corp | 負極および電池 |
| JP2005141991A (ja) | 2003-11-05 | 2005-06-02 | Sony Corp | 負極および電池 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090104340A (ko) | 2009-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8737036B2 (en) | Titanium based high-K dielectric films | |
| KR20060091908A (ko) | 박막 형성 방법 | |
| TWI312196B (en) | Capacitor with nano-composite dielectric layer and method for fabricating the same | |
| TW200411923A (en) | In-situ formation of metal insulator metal capacitors | |
| WO2015112327A1 (en) | Dielectric-metal stack for 3d flash memory application | |
| US7499259B2 (en) | Capacitor with hafnium, lanthanum and oxygen mixed dielectric and method for fabricating the same | |
| KR100942954B1 (ko) | 형상기억합금전극을 구비한 캐패시터 및 그 제조 방법 | |
| KR100655140B1 (ko) | 캐패시터 및 그 제조 방법 | |
| KR100902102B1 (ko) | 반도체 소자의 캐패시터 및 그의 제조방법 | |
| KR100443350B1 (ko) | 스트론튬루테늄산화물의 단원자층 증착 방법 | |
| WO2012128960A1 (en) | Electrode treatments for enhanced dram performance | |
| KR100716642B1 (ko) | 캐패시터의 유전막 및 그의 제조방법 | |
| US20070264770A1 (en) | Capacitor forming method | |
| KR20020046433A (ko) | 원자층 증착법에 의한 캐패시터 제조 방법 | |
| KR101152390B1 (ko) | 캐패시터의 유전막 및 그 제조 방법과 이를 이용한 반도체소자의 캐패시터 및 그 제조 방법 | |
| KR20070106286A (ko) | 루틸구조로 결정화된 티타늄산화막의 형성 방법 및 그를이용한 캐패시터의 제조 방법 | |
| KR100511914B1 (ko) | 피이사이클 시브이디법을 이용한 반도체소자의 제조방법 | |
| KR100691004B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR100770276B1 (ko) | 반도체 소자의 엠아이엠 캐패시터 형성방법 | |
| US7608517B2 (en) | Method for forming capacitor of semiconductor device | |
| KR20050029339A (ko) | 원자층 증착법을 이용한 유전막 형성방법, 및 이를 이용한반도체 장치의 캐패시터 형성방법 | |
| KR100794718B1 (ko) | 엠아이엠 캐패시터 형성방법 | |
| KR100798735B1 (ko) | 캐패시터 및 그 제조 방법 | |
| KR101067022B1 (ko) | 반도체 소자의 커패시터 형성방법 | |
| KR100744656B1 (ko) | 캐패시터 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |