KR100940943B1 - 전자 부품 제조 방법 - Google Patents

전자 부품 제조 방법 Download PDF

Info

Publication number
KR100940943B1
KR100940943B1 KR1020047002746A KR20047002746A KR100940943B1 KR 100940943 B1 KR100940943 B1 KR 100940943B1 KR 1020047002746 A KR1020047002746 A KR 1020047002746A KR 20047002746 A KR20047002746 A KR 20047002746A KR 100940943 B1 KR100940943 B1 KR 100940943B1
Authority
KR
South Korea
Prior art keywords
support
wafer
forming
patterned
electronic component
Prior art date
Application number
KR1020047002746A
Other languages
English (en)
Other versions
KR20040036920A (ko
Inventor
레이브유르겐
비익플로리안
Original Assignee
쇼오트 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE2001141571 external-priority patent/DE10141571B8/de
Priority claimed from DE10222960A external-priority patent/DE10222960A1/de
Application filed by 쇼오트 아게 filed Critical 쇼오트 아게
Publication of KR20040036920A publication Critical patent/KR20040036920A/ko
Application granted granted Critical
Publication of KR100940943B1 publication Critical patent/KR100940943B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02325—Optical elements or arrangements associated with the device the optical elements not being integrated nor being directly associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Led Device Packages (AREA)
  • Compositions Of Oxide Ceramics (AREA)
  • Ceramic Capacitors (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Pressure Sensors (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Dicing (AREA)
  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

전자 부품의 하우징내로의 기능성 구조의 집적을 이루기 위해, 적어도 한 면 상에 적어도 하나의 센서-기술적으로 능동인 및/또는 방출하는 디바이스를 가진 적어도 하나의 반도체 소자를 포함하는 전자 부품을 제조하는 방법이 제공되며, 상기 방법은
- 웨이퍼 상에 적어도 하나의 다이를 공급하는 단계와;
- 센서-기술적으로 능동인 및/또는 방출하는 디바이스에 대해 기능을 하는 적어도 하나의 구조를 가진 적어도 하나의 패턴화된 지지체를 형성하는 단계와;
- 센서-기술적으로 능동인 및/또는 방출하는 디바이스를 구비한 다이의 면이 상기 지지체에 면하도록 웨이퍼를 적어도 하나의 지지체와 상호 결합시키는 단계 와; 그리고
- 상기 다이를 분리하는 단계를 포함하는 것을 특징으로 한다.
전자 부품, 반도체 소자, 기계적 피트, 도파관, 웨이퍼, 기능성 구조

Description

전자 부품 제조 방법{METHOD FOR PRODUCING ELECTRONICS COMPONENTS}
본 발명은 전자 부품을 제조하는 방법 및 하우징(housing)형 전자 부품에 관한 것이다. 특히, 본 발명은 패턴화된 지지체(patterned support)를 가진 웨이퍼에 결합된 하우징형 전자 부품을 제조하는 방법 및 패턴화된 지지체를 가진 하우징형 전자 부품에 관한 것이다.
오늘날의 집적된 전자 부품은 특히 다양한 웨이퍼 레벨 패키징(wafer level packaging) 방법을 사용하여 제조된다. 특히, 상기 방법은 또한 광전자 부품을 제조하는데에 사용된다. 이를 위해, 상기 부품은 예를 들어 습기와 같은 주변 영향으로부터 또는 예컨대 기계적 손상으로부터 광-감지 부품(light-sensitive components)을 보호하는 광 전달 덮개를 구비하고 있다.
그러나, 이 경우에, 기계적 및 광학적 기능은 추후 실장(mounting)의 경우 반도체의 실질 하우징과 무관하게 실현되어왔다. 따라서, 예로서, 플라스틱 대물렌즈 또는 유리 섬유와 같은 광학 장치가 하우징형 광학 칩의 제조 후에 상기 광학 칩에 접속된다. 그러나, 이는 만약 상기와 같지 아니한 경우에 집적회로의 제조시에 달성될 수 있는 높은 정밀도와 비교해 볼 때 큰 제조 공차를 필연적으로 초래한다. 게다가, 다이싱(dicing) 즉, 웨이퍼로부터 칩 또는 다이(die)를 분리한 후에, 완성된 하우징형 부품은 광학 소자가 설치되기에 앞서 재배치 및 재배향(reorientation)되어져야 하는데, 이 때문에 제조 단계가 더 추가되고, 이에 대응하여 제조 속도가 느려지며, 제조비용이 많이 든다.
[발명의 상세한 설명]
그러므로, 본 발명의 목적은 특히, 광전자 부품과 같이 전자 부품의 제조 및 구성에 있어서 이들 단점을 회피하거나 또는 최소한 경감시키는 것이다.
상기 목적은 청구항 제1항에 따른 방법과 청구항 제30항에 따른 전자 부품에 의해 아주 간단한 방식으로 이루어진다. 각각의 종속항은 유리한 개선에 관한 것이다.
따라서, 적어도 한 면 상에 적어도 하나의 센서-기술적으로 능동인 및/또는 방출하는 디바이스(sensor-technologically active and/or emitting device)를 가진 적어도 하나의 반도체 소자를 포함하는 전자 부품을 제조하는 본 발명에 따른 방법에 있어서, 상기 방법은
- 웨이퍼 상에 적어도 하나의 다이를 제공하는 단계와;
- 센서-기술적으로 능동인 및/또는 방출하는 디바이스에 대해 기능을 하는 적어도 하나의 구조를 가진 적어도 하나의 패턴화된 지지체를 형성하는 단계와;
- 센서-기술적으로 능동인 및/또는 방출하는 디바이스를 구비한 다이의 면이 상기 지지체에 면하도록 웨이퍼와 적어도 하나의 지지체를 상호 결합시키는 단계 및;
- 상기 다이를 분리하는 단계를 포함하는 것을 특징으로 한다.
상기 관계에서, 전자 부품은 전기 신호를 다른 신호로 변환할 수 있고 그리고/또는 다른 신호를 전기 신호로의 변환할 수 있는 부품으로 이해된다. 특히, 상기 전자 부품은 광학 신호를 전기 신호로 또는 그 역으로 변환할 수 있는 광전자 부품을 의미하는 것으로 이해된다. 그러나, 용어 전자 부품은 또한 예를들어 음향 또는 압력과 같은 물리적 측정량 또는 예를 들어, 농도와 같은 화학적 측정량을 전기 신호로 또는 그 역으로 변환시킬 수 있는 다른 센서-기술 능동 및/또는 방출 소자를 포괄하는 동등한 의미를 갖는다.
본 발명에 따른 방법에 있어서, 센서-기술적으로 능동인 및/또는 방출하는 디바이스에 대해 기능을 하는 구조가 제공되며 이미 웨이퍼에 결합된 지지체와 상기 부품은 상호 결합된다. 이는 지지체의 구조가 예를 들어, 광전자 센서 층과 같은 센서-기술적으로 능동인 및/또는 방출하는 디바이스에 대해 정확하게 배향(orient)되게 한다. 게다가, 본 발명에 따른 방법은 또한 예를 들어, 광전자 부품용 광학 렌즈와 같은 또 다른 기능성 구조(functional structures) 또는 소자를 제공하여, 최소한 부분적으로 패턴화된 지지체를 적용함으로써, 웨이퍼 레벨 패키징을 통합한다. 이는 이러한 센서-기술적으로 능동인 및/또는 방출하는 부품의 제조에 있어 추가 공정 단계를 필요로 하지 않게 한다. 게다가, 상기 부품의 면적은 칩상에서 상기 지지체의 기능성 구조들을 센서 또는 방출 구조에 매우 가깝게 근접시킴으로써 상당히 작게 될 수 있는바, 이는 그러한 전자부품들의 소형화에 크게 기여하게 된다.
특히, 유리한 방식으로, 본 발명에 따른 방법은 또한 다층 패턴화된 지지체의 제조를 포함할 수도 있다. 이 경우에, 이들 층도 또한 상이한 재료를 가질수도 있다. 따라서, 예로서, 유리 또는 플라스틱으로 만들어진 투명층을 반도체 층과 결합시킬 수 있다.
특히, 개별층들은 각각의 경우에 센서-기술 능동 및/또는 방출 디바이스에 대해 기능을 하는 적어도 하나의 구조를 갖는 경우에 유리하다. 예로서, 상기 방식으로, 광전자 부품용 다수-소자 광학 장치를 조립할 수 있다.
이러한 패터닝은 웨이퍼와 상호 결합된 상태로 실행될수도 있다. 예로서, 폴리리플로(polyreflow) 렌즈가 지지체 상에 적용될 수도 있다. 상호 결합된 상태에서의 패터닝은 또한 여러 가지 경우들 가운데에서도, 예컨대 기계적 처리에 의한 패터닝 작업이 지지체를 파괴할 수도 있을 정도로 지지체가 얇은 경우에, 특히 유리하다. 웨이퍼와 상호 결합되기 때문에, 지지체가 지지되고 따라서, 상기 구조의 강도가 증대되는바, 이는 지지체의 비-파괴 처리를 가능하게 한다.
상호 결합시키는 공정에 앞서 지지체 상에 구조를 사전제조 (prefabrication)하는 것도 또한 유리하다. 상기 사전제조된 구조를 가진 지지체는 예를 들어, 상기 웨이퍼와 상호 결합되는 경우 웨이퍼에 대해 정확히 배향될 수 있다. 상기 구조의 사전제조 및 웨이퍼에 대한 후속 접속은 지지체의 패터닝의 예비 공정을 버틸수 없는 반도체 상에서의 재료의 사용을 허용한다. 예로서, 이는 반도체 소자 상에서의 바이오센서-기술의 수용기(receptors) 또는 유기 마이크로렌즈(organic microlenses)의 사용을 가능하게 한다.
다중층 패턴화된 지지체의 개별층들은 상기 합성물(composit)이 웨이퍼와 상호 결합되기에 앞서 서로 접속되어질 필요가 없다. 오히려, 예를 들어 웨이퍼 및 상기 웨이퍼와 이미 상호 결합된 층을 포함하는 합성물처럼 웨이퍼에 개별층이 결합되는 방식으로 지지체와 상호 결합되는 공정이 실행되는 경우 또한 유리하다. 예로서, 각각의 층은 웨이퍼의 구조에 개별적으로 배향될 수 있다. 이것은 또한 웨이퍼에 고정된 층의 패터닝 또는 예를 들어, 웨이퍼 합성물에서의 상기 층의 기계적 박형화(mechanical thinning)를 가능하게 한다.
지지체의 제조는 예를들어, 리소그래픽 패터닝(lithographic patterning)에 의해 실행될 수도 있다. 이는 리소그래픽 공정에 의해 제조된 프리폼(preform)의 몰딩에 의한 적당한 쉐도우마스크(shadowmask) 또는 그 외의 것의 사용에 의해 실행될 수도 있다(LIGA 방법).
지지체의 적당한 기능성 구조를 형성하기 위해, 지지체는 네거티브(negative) 및 포지티브(positive)로 패터닝될 수도 있다.
이 경우에, 네거티브 패터닝은 바람직하게는 건식 에칭 및/또는 습식-화학적 에칭 및/또는 기계적 연마 또는 연마 및/또는 기계적 래핑(lapping)에 의해 형성된다. 포지티브 구조는 특히, 증기 증착, 재료의 스퍼터링(sputtering), CVD 코팅 또는 PVD 코팅, 도금 또는 스텐실 프린팅(stencil printing) 및 레지스트 코팅(resist coating)에 의해 형성될 수 있다.
광학 소자용 스페이서(spacers)를 가진 패턴화된 지지체는 특히, 소형화된 광학 장치에 대해 중요하다. 지지체의 포지셔닝(positioning)에서 달성될 수 있는 고 정밀성 및 웨이퍼 합성물에 상호 결합되는 공정에 의해 달성되는 웨이퍼 표면 및 지지체의 높은 평행(high parallelism) 덕분에, 예를들어, 광전자 부품의 경우엔, 웨이퍼의 분리 또는 다이싱 후에, 전자 부품의 반도체 소자를 형성하는, 웨이퍼 상의 다이의 센서-기술적으로 능동인 및/또는 방출하는 디바이스용의 정밀 광학 장치를 소형으로 구성할 수 있다.
게다가, 용기(receptacles)가 지지체 내에 제조될 수 있는데, 상기 용기는 예로서, 예컨대 유체공학에서의 센서 애플리케이션 또는 화학적 센서용 유체, 광학 소자, 마이크로일렉트로닉스 부품 또는 능동 또는 수동 전자 소자를 수용할 수도 있다. 상기 용기는 또한 정밀한 피트(fit)로 예를 들어, 예컨대 초음파 에미터(ultrasonic emitters)와 같은 압전기 압력 센서 또는 압전기 에미터인 별개의 센서 또는 에미터 부품을 수용할 수도 있다.
또 다른 기능성 구조로서 공동(cavities)이 또한 고려된다. 특히, 이 경우에, 패턴화된 지지체는 적어도 하나의 공진기 스페이스(resonator space)가 상기 부품에서 정의되는 방식으로 제조될 수도 있다. 지지체 내에서 정의되거나 또는 상기 지지체와 반도체 소자 사이에서 정의된 이들 공동은 이 경우에 또한 적어도 부분적으로 개방될 수도 있다. 공동은 또한 센서-기술적으로 능동인 및/또는 방출하는 디바이스 또는 그 위에 배치된 광학 소자의 표면을 유리하게 에워쌀 수도 있고 따라서 예를 들어 손상으로부터 상기 표면 또는 소자를 보호한다.
많은 응용에 대하여, 지지체의 구조로서 기계적 피트가 또한 특히 유리하다. 예로서, 도파관용 피트가 지지체에 형성될 수도 있다. 이 경우에도 또한, 웨이퍼 합성물에서 웨이퍼에 대해 지지체를 배향시킬 때 달성될 수 있는 높은 정밀도는 다이 또는 칩 상에서 센서 또는 에미터 구조에 대해 도파관 코어(core)를 정밀하게 배향시키기 위해 다시 한번 유리하게 이용될 수도 있다. 마찬가지로, 임의의 기계적 피트가 또한 예컨대 렌즈 또는 또 다른 지지체와 같은 다른 기능성 소자들의 배향에 대해 공헌할 수도 있다. 이들 피트는 또한 예컨대 웨이퍼의 다이싱 후에 후속의 제조 공정에서 설치될 수도 있다. 추가 또 다른 소자의 후속 설치 동안에 있어서도, 웨이퍼 합성물의 웨이퍼와 지지체의 조립(assembly)에서 달성될 수 있는 정밀도 및 그에 따라 피트의 배향에서 달성될 수 있는 정확성이 다른 소자에 전해진다.
게다가, 상기 지지체는 지지체 그 자체가 예컨대 기능성 구조로서 격자(gratings) 또는 렌즈와 같은 광학 부품들을 포함하는 방식으로 패터닝될 수 있다. 더욱이 이 지지체는 기능성 구조로서 적어도 하나의 통로(passage)를 구비하는 방식으로 제조될 수도 있다. 이러한 통로는 특히, 다른 기능성 구조에 관해서 또는 상기 부품의 환경에 관해서, 센서-기술적으로 능동인 및/또는 방출하는 디바이스 또는 센서 또는 에미터 구조에 대한 접속부를 형성하는 일을 할 수 있다.
제조 동안 지지체 내로 집적될 수 있는 광학 부품으로서 고려되는 것은 무엇보다도 특히, 일반적으로 오목 및/또는 볼록 렌즈, 프레넬 렌즈, 특히 위상 격자인 격자 및/또는 프리즘이다. 프리즘은 상기 부품의 표면을 따라 가이드(guide)되는 도파관으로부터의 빛이 센서-기술 능동 및/또는 방출 디바이스로 전환(divert)되게 하기 위하여 예를 들어 도파관용의 피트 또는 가이드와 함께 결합될 수도 있다.
최종적으로, 특정 응용을 위한 기능성 구조로서 특히 V-홈(V-grooves)인 트렌치(trenches)가 또한 적당하다. 이 경우에, 트렌치 또는 V-홈은 바람직하게는 지지체의 표면을 따르는 방향으로 지지체 상에서 연장된다. 이러한 홈 또는 트렌치는 무엇보다도 특히 도파관을 수용하고 고정시키는 데 사용될 수도 있다. 그 결과, 전술된 바와 같이, 광-전환 소자로서의 프리즘과 함께 도파관용 가이드로서의 V-홈의 결합이 이루어지는 장점을 갖게 된다.
본 발명에 따른 방법은 웨이퍼를 적어도 하나의 패턴화된 지지체와 서로 결합시키는 것이 스페이서로서 작용을 하는 적어도 하나의 다른 지지체와 함께 결합시키는 단계를 부가적으로 포함하는 방식으로 확장될 수 있는 장점이 있다. 상기 방식으로, 스페이서로 작용하는 하나 또는 다수의 패턴화된 지지체가 서로 결합될 수 있거나 또는 렌즈, 기계적 피트 등과 같은 또다른 기능성 구조를 가진 지지체와 결합될 수 있다.
무엇보다도 특히, 지지체는 특히 실리콘 또는 갈륨 아세나이드(gallium arsenide)와 같은 반도체 물질로부터 유리하게 제조될 수도 있다. 그렇지 않은 경우 밀폐적으로 밀봉되어야만 하는 인듐 인화물이 지지체 물질로서 사용될 수도 있는바, 실제로 웨이퍼 합성물에서 예를 들어 지지체의 또 다른 층에 의해 밀폐된 밀봉(hermetic sealing)을 획득하는 것이 가능하다. 전술된 반도체 물질은 각각의 기능성 구조를 형성하도록 공지된 방법에 의해 정밀하게 처리될 수 있다. 특히 수정 유리인 유리 및/또는 지지체용 재료로서의 금속이 또한 상기 부품의 의도된 사용 영역에 따라 유리한 방식으로 사용될 수도 있다. 무엇보다도 특히, 흥미로운 특성이 유리 포말(glass foam) 또는 금속 포말(metal foam)로 달성될 수도 있다.
일반적으로, 예를 들어 상기 부품 상의 기생 캐패시턴스를 감소시키고 따라서 상기 부품의 무선 주파수 특성을 개선시키기 위해 k 값이 낮은 저 유전체가 유리하게 사용될 수도 있다. 다양한 플라스틱 또는 포말화된 유리와 같은 포말화된 재료가 특히 저 유전체(low-k) 재료로서 사용될 수도 있다. 이것은 또한 반도체 부품이 무선 주파수 부품을 포함하는 경우에 특히 유리하다.
지지체 재료로서의 사파이어가 또한 예를들어, 자신의 높은 열 전도율 및 UV 투과율 때문에, 어떤 응용에 대해 뛰어난 특성을 갖는다.
게다가, 세라믹 또는 플라스틱 또는 많은 다른 비 유기 또는 유기 재료인 합성 재료들이 응용 분야 및 목적에 따라 지지체 재료로서 유리하게 사용될 수도 있 다.
특히, 지지체 또는 웨이퍼는 동일한 재료로 될 수도 있다. 이는 특히, 비용을 절감하는 방식으로 동일한 방법에 의해 지지체 및 다이를 가진 웨이퍼를 처리할 수 있게 한다.
게다가, 웨이퍼 및 지지체는 이들이 서로 면하는 인터페이스(interface)에서 서로 적합하게 조절된(adapted) 열적 팽창 계수를 갖는 방식으로 제조될 수도 있다, 따라서, 웨이퍼와 지지체 간의 열적 응력을 피할 수 있고 또는 감소시킬 수 있다. 적당한 재료의 예는 GaAlAs 웨이퍼용 코바(kovar) 및 지지체용 D263 유리이다. 유리 AF45, AF37 및 B33은 무엇보다도 특히 Si(100) 웨이퍼에 대해 사용될 수도 있다.
특히, 웨이퍼와 지지체를 상호 결합시키는 데는 웨이퍼를 지지체에 양극 접합(anodic bonding) 시키는 것이 적당하다. 그러나, 또한 사용되는 재료에 따라서 예를 들어, 중합체 및/또는 에폭시 접착제에 의한 접착 본딩, 사전(previously) 금속화된 웨이퍼 및/또는 지지체 영역의 합금 땜납(alloy soldering)에 의한 접속, 및 유리 땜납에 의한 접속 또는 확산 용접이 고려될 수 있다. 만약 지지체가 하나 이상의 층을 포함한다면, 다양한 상호 결합 방법들이 또한 서로 결합될 수도 있다. 특히, 유리로된 지지체에 대해서는, 유리 땜납이 상호 결합 공정(joining-together process)에 대해 유리하게 사용될 수도 있다.
웨이퍼 및 지지체를 포함하는 전체 구조의 다이싱을 용이하게 하기 위해, 분리 포인트(separating point)가 지지체의 패터닝 동안 지지체 내로 부가적으로 삽입될 수도 있다.
게다가, 상기 방법은 또한 지지체 상의 구조에 더하여, 센서-기술적으로 능동인 및/또는 방출하는 디바이스를 가진 다이의 면의 반대편 면(opposite side) 상에 기능성 구조들을 형성하는 방식으로 전개될 수도 있다. 따라서, 예로서, 2개의 면으로 부터 나오는 신호가 센서-기술적으로 능동인 및/또는 방출하는 디바이스를 가진 부품의 면 상에서의 센서-기술 기능을 손상시킴이 없이 상기 부품에 인가될 수도 있다.
본 발명은 또한 전자 부품의 전술된 단점에 관하여 개선된 구조를 가진 전자 부품을 제공한다. 따라서, 특히 전술된 방법에 따라 제조되며 적어도 하나의 반도체 소자를 포함하는 본 발명에 따른 전자 부품은 제 1 면 상에 센서-기술적으로 능동인 및/또는 방출하는 디바이스를 갖는데, 상기 반도체 소자의 제 1 면은 센서-기술적으로 능동인 및/또는 방출하는 디바이스에 대해 기능을 하는 적어도 하나의 구조를 부가적으로 구비한 패턴화된 지지체에 의해 덮여진다.
지지체의 기능성 구조들은 예를들어 건식-에칭, 습식-화학적 에칭, 기계적 연마 또는 연마, 기계적 래핑, 증기 증착, 스퍼터링, CVD 또는 PVD 코팅, 도금, 스텐실 프린팅 또는 레지스트 코팅에 의해 형성될 수도 있다.
이 경우, 전자 부품의 패턴화된 지지체는 무엇보다도 특히, 반도체 소자의 센서-기술적으로 능동인 및/또는 방출하는 디바이스와 예를들어, 광전자 부품용 렌즈와 같은 기능성 소자 간에 스페이싱(spacing)을 형성하기 위한 스페이서로서 작용을 할 수도 있다.
패턴화된 지지체는 또한 상기 지지체가 용기를 정의하는 방식으로 구성될 수도 있다. 특히, 이러한 용기는 유체, 광학 소자, 마이크로일렉트로닉스 부품, 능동 또는 수동 전자 부품 또는 압전기 부품을 수용할 수 있다.
게다가, 패턴화된 지지체는 기계적 피트를 유리하게 구비할 수도 있으며, 그럼으로써 무엇보다도 특히, 예컨대 도파관과 같은 그 내부에 고정되는 소자의 위치가 정확하게 정의되게 한다.
그러나, 본 발명에 따른 부품의 특정 응용에 있어서, 기능성 구조는 센서-기술적으로 능동인 및/또는 방출하는 디바이스를 가진 부품의 상기 면 상에 놓여지지 않을 수도 있다. 오히려, 상기 부품은 상기 면에 대한 반대편 면 상에 이러한 구조를 구비할 수도 있다.
반도체 소자의 상기 지지체는 특히, 다수의 층을 구비할 수도 있는데, 이 경우에 상기 층은 상이한 재료로 구성될 수도 있다. 각각의 경우에, 상기 층은 센서-기술적으로 능동인 및/또는 방출하는 디바이스에 대해 기능을 하는 적어도 하나의 구조를 가질 수도 있다. 특히, 이 경우에 포함될 수 있는 것은, 일련의 층에 의해 서로 결합되는 각각의 서로 다른 기능성 구조들이다. 따라서, 예를 들어, 광전자 부품에 대하여, 통로를 구비하고 스페이서로서 작용을 하는 층이 렌즈를 가진 층과 결합될 수도 있다. 그래서 이러한 부품은 높은 정밀도로 반도체 소자 상에 직접 놓여진 복합적 다수-소자 광학 구성과 구별된다.
이하, 본 발명은 바람직한 실시예를 사용하고 첨부되는 도면을 참조하여 보다 상세히 설명될 것이다. 실시예에서, 동일 참조부호는 동일하거나 유사한 부분을 말하는 것이다.
도 1a는 통로로서 패턴화된 지지체를 가진 본 발명의 한 실시예를 통한 단면도.
도 1b는 도 1a에 도시된 실시예의 변형도
도 2는 구면 렌즈용 기계적 피트로서 패턴화된 지지체를 가진 본 발명의 한 실시예를 통한 단면도.
도 3은 광학 렌즈용 기계적 피트로서 패턴화된 지지체를 가진 본 발명의 한 실시예를 통한 단면도.
도 4는 도파관용 기계적 피트로서 패턴화된 지지체를 가진 본 발명의 한 실시예를 통한 단면도.
도 5는 렌즈를 갖는 투명한 패턴화된 지지체를 가진 본 발명의 한 실시예를 통한 단면도.
도 6은 프리즘 렌즈를 갖는 도 5에 설명된 본 발명의 실시예의 변형을 통한 단면도.
도 7은 렌즈를 갖는 투명한 패턴화된 지지체를 가진 본 발명의 한 실시예를 통한 단면도.
도 8은 프리즘 렌즈를 갖는 도 7에 설명된 본 발명의 실시예의 변형을 통한 단면도.
도 9는 다층의 패턴화된 지지체를 가진 또 다른 실시예를 도시한다.
도 10은 전자 부품의 반대편 면 상에 기능성 구조를 갖는 실시예를 도시한다.
도 11는 반도체 소자의 반대편 면 상에 공동을 가진 실시예를 도시한다.
도 12는 웨이퍼 합성물로 조립되는 웨이퍼 및 패턴화된 지지체를 포함하는 스택(stack)을 통한 단면도.
도 1a는 참조부호 1로 나타낸 본 발명에 따른 전자 부품의 제 1 실시예를 통한 단면을 도시한다. 전자 부품(1)은 이하 상부면이라고 언급되는 제 1 면(5) 상에 센서-기술적으로 능동인 및/또는 방출하는 디바이스(7)를 가진 반도체 소자 또는 다이(3)를 포함한다. 상기 센서-기술적으로 능동인 및/또는 방출하는 디바이스(7)는 예를 들어, 전기 신호를 광학 신호로 바꾸거나 또는 역으로 바꾸는 광전자 층일 수도 있다. 반도체 소자(3)의 상부면(5)은 패턴화된 지지체(9)의 하부면(13)과 상호 결합된다. 반도체 소자(3)와 패턴화된 지지체(9) 간의 접속이 이들 사이에 위치된 접속층(15)에 의해 주어진다.
패턴화된 지지체(9)는 센서-기술적으로 능동인 및/또는 방출하는 디바이스(7)에 대해 기능을 하는 구조(11)로서 통로 개구부(17)를 구비한다. 이 통로 개구부는 지지체(9)를 덮는 덮개(19) 및 반도체 소자(3)의 상부면(5)과 함께 공동(cavity)(18)을 정의한다. 접속층(15)의 적당한 선택하에서, 공동(18)은 예로서, 어떠한 습기도 통과할 수 없도록 주변으로부터 밀폐되어 분리될 수 있다. 반도체 소자(3)와 지지체(9) 간의 이러한 접속은 무엇보다도 특히, 양극 접합에 의해 달성될 수도 있다.
광전자 부품의 경우에, 공동(18)으로 말미암아 상기 부품의 광전자 층(7)은 낮은 굴절률을 가진 매체에 의해 둘러싸인다. 마찬가지로, 가능성 구조(11)에 의해 형성된 공동(18)은 유체에 대한 용기로서 사용될 수도 있어, 예컨대, 센서층의 형태로 특별하게 구성된 센서-기술적으로 능동인 및/또는 방출하는 디바이스(7)를 사용하여 유체상(fluid phase)의 화학적 분석을 수행할 수 있다.
이러한 공동(18)은 공진기로서 사용될 수도 있다. 예로서, 센서-기술적으로 능동인 및/또는 방출하는 디바이스(7)는 또한 전자기 무선 주파수 파, 마이크로파 또는 초음파를 발생시키거나 또는 검출하는 디바이스일 수도 있다.
게다가, 이러한 공동은 또한 패키징된 부품의 무선 주파수 특성을 개선시키는 역할을 할 수도 있다, 특히, 이를 위해, 상기 공동은 1과 동등하거나 또는 거의 1인 유전 상수를 가진 매체를 구비할 수도 있다. 이를 위해, 예를 들어, 상기 공동은 비워지거나 또는 가스로 충전될 수도 있다. 상기 공동은 동일한 목적을 위해 k 값이 낮은 저 유전 재료로 충전될 수도 있다. 공동 매체(cavity medium)의 저 유전 상수는 반도체 부품의 기생 캐패시턴스를 감소시키는 데 도움이 된다. k 값이 낮은 재료는 또한 특히 반도체 부품 및/또는 상기 부품의 리드(lead)를 직접 둘러싸는 영역에서 지지체의 덮개 재료로서 사용될 수도 있다.
전자 부품(1)은 상기 부품의 접속을 위한 접촉부(contacts)가 상기 부품의 하부면(10) 상에 배치되는 방식으로 부가적으로 제조될 수도 있다. 이를 위해, 반도체 소자의 기판을 관통하여 도금된-관통 홀(4)을 제조하는 것도 가능하다. 상기 도금된-관통 홀은 예를 들어 기판 안에 통로를 삽입시킴으로써-상기 통로는 그 후에 도전 재료로 채워짐- 제조될 수 있다. 땜납 비드(soldeing bead)(6)는 회로 기판과의 접속을 위해 상기 도금된-관통 홀 상에 도포될 수 있다.
도 1b는 도 1a에 도시된 본 발명의 실시예의 변형을 도시한다. 도 1b에 도시된 전자 부품(1)을 제조하기 위해, 마찬가지로, 패턴화된 지지체(9)가 반도체 소자를 가진 웨이퍼에 인가되는데, 상기 반도체 소자는 그 후에 분리되며, 상기 반도체 소자에 할당된 통로 개구부(17)가 상기 패턴화된 지지체에 삽입된다. 웨이퍼와 상호 결합된 상태에서, 상기 통로 개구부는 지지체(9)의 덮개(19)와 함께 공동을 정의하는데, 상기 공동은 센서-기술적으로 능동인 및/또는 방출하는 디바이스의 표면을 에워싼다. 웨이퍼가 지지체(9)와 상호 결합되기에 앞서, 예를 들어, 렌즈 또는 프리즘과 같은 광학 소자(14)가 센서-기술적으로 능동인 및/또는 방출하는 디바이스의 표면 상에 직접 배치된다. 이를 위해, 예로서, 렌즈는 상기 디바이스(7) 상의 중합체 리플로우에 의해 제조될 수도 있다. 따라서, 상호 결합 공정 이후에, 상기 공동(18)이 이들 광학 소자를 에워싸고, 그래서 상기 센서-기술적으로 능동인 및/또는 방출하는 디바이스(7) 및 광학 소자(14)가 밀폐되게 밀봉되어 손상으로부터 보호된다.
도 2는 또다른 실시예를 통한 단면도를 도시한다. 도 2에서, 패턴화된 지지체(9)의 기능성 구조(11)는 광학 소자용 기계적 피트(21)를 정의한다. 이 경우에 상기 구조(11)는 바람직하게는 지면에 수직한 방향을 따라 연장되는 트랜치의 형태로 실시된다. 상기 트랜치의 면적은 주입될(poured) 구면 렌즈(23)들(본 도면에는 하나만 도시됨)을 수용하기에 적합하다. 이들 구면 렌즈는 투명한 접착제로 충전된 후에 패턴화된 지지체(9)와 고정될 수도 있다,
도 3은 패턴화된 지지체(9)가 기계적 피트(21)의 형태로 기능성 구조(11)를 가진 본 발명에 따른 부품(1)의 또 다른 실시예를 도시한다. 상기 피트(21)의 형상은 광학 렌즈(23)의 형상에 정확히 꼭 맞는 방식으로 매칭(matching)된다. 상기 렌즈는 지지체를 가진 부품의 제조 이 후에 피트(21) 내로 삽입될 수 있다. 이 경우에, 웨이퍼 합성물 내의 반도체 소자(3)와 이미 상호 결합된 상기 패턴화된 지지체(9)의 정확한 배향에 의해 렌즈의 정확한 안착(seating)이 이루어진다.
도 4는 지지체(9)가 도파관(25)을 수용하고 위치시키는 역할을 하고 있는 피트(21)를 구비하고 있는 실시예를 도시한다. 도파관(25)이 상기 피트(21) 내로 도입된 후에, 상기 도파관은 접착 본딩(29)에 의해 상기 부품(1)에 고정될 수 있다.
본 발명에 따른 제조에 의해, 상기 지지체(9) 및 이와 상호 접속된 피트(21)는 정확하게 반도체 소자(3) 상에 위치되어, 센서 또는 광 에미터 층(photo emitter layer)(7)이 이에 대응하여 작게 유지될 수 있는데, 이는 광 가이딩 도파관 코어(light-guiding waveguide core)(27)가 상기 피트(21)에 의해 센서 또는 광 에미터 층(7)에 대해 이에 대응하여 정밀히 배향되기 때문이다. 따라서, 상기 방식으로, 상기 부품 또는 다른 것의 면적을 감소시키기 위해, 작은 공간 요건으로 다수의 도파관을 광전자 부품에 결합시키는 것도 또한 가능하다.
앞에서 언급한 예에서, 패턴화된 지지체의 투명성이 반드시 필요하지는 않다. 그러므로, 상기 지지체는 예컨대 반도체 물질로부터 형성될 수도 있다. 예로서, 상기 지지체는 반도체 소자와 동일한 재료일 수도 있어, 그 결과 상기 부품은 동일한 열적 팽창 계수로 인해 전체적으로 온도 감수성이 낮아지게 된다.
그러나, 패턴화된 지지체(9)는 또한 그 자체가 각각의 방사(radiation) 유형에 대하여 투명한 광학 소자 형태의 기능성 구조를 가질 수도 있다.
이러한 실시예가 도 5에 도시된다. 이 경우에, 지지체(9)는 예를 들어, 유리와 같은 투명한 재료로 이루어진다. 상기 실시예에서, 기능성 구조(11)는 렌즈(31)를 포함하는데, 이 렌즈는 센서-기술적으로 능동인 및/또는 방출하는 디바이스(7)에 제공되어 상기 디바이스(7)에 의해 방출된 빛을 집중시키거나 또는 부품(1)에 입사(impinging)하는 빛을 상기 디바이스(7) 상에 포커싱(focusing)시킬 수 있다.
유리와 같이 가시광에 대해 투명한 재료 외에도, 상기 지지체의 재료는 또한 GaAlAs와 같이 적외선에 대해 투과성인 반도체 물질로 될 수 있다.
도 6은 도 5에 도시된 실시예에 대한 변형을 도시한다. 패턴화된 지지체의 기능성 구조(11)는 도 6으로 도시된 변형에선 프리즘 렌즈(31)로 이루어진다.
전술한 예시적인 실시예들에서와 같이, 패턴화된 지지체(9)가 단일한 층만을 구비하는 것은 아니다. 다층의 패턴화된 지지체 역시 가능하며, 반도체 소자용 다이가 놓이는 웨이퍼와 상기 지지체와의 상호 결합이 웨이퍼 합성물에서 실행된다. 따라서, 다층의 지지체(9)는 그 각각의 층에서 센서-기술적으로 능동인 및/또는 방출하는 디바이스(7)에 대해 기능을 하는 구조를 구비할 수도 있다.
이러한 실시예들의 예가 도 7 및 도 8에 도시되었다. 상기 도면에서, 패턴화된 지지체(9)는 또 다른 접속층(15)을 통하여 서로 접속되는 2개의 층(91, 92)을 포함한다. 양쪽의 변형에서, 층(92)은 예컨대, 유리 또는 플라스틱 또는 적외선-투과성 GaAlAs와 같은 투명한 재료로 이루어지며, 적어도 하나의 렌즈(11) 형태로 기능성 구조(11)를 갖는다.
상기 층(92)은 센서-기술적으로 능동인 및/또는 방출하는 디바이스(7)에 관하여 렌즈의 스페이서로서 작용을 한다. 기능성 구조로서, 통로(17)가 층(91)내로 삽입되어 렌즈(31)에 의해 집중된 빛이 센서-기술적으로 능동인 및/또는 방출하는 디바이스(7)로 가고 상기 디바이스(7)로부터 오도록 할 수 있다.
도 8에 도시된 변형은 프리즘 렌즈가 도 7에서와 같은 볼록 렌즈 구조 대신에 사용된다는 점에서 도 7에 도시된 변형과는 상이하다.
도 7 및 도 8과 관련하여 도시된 실시예의 스페이서는 포커싱을 위한 초점 거리를 더 낮게 허용하며, 그럼으로써 예를 들어, 광센서-기술적으로 능동인 및/또는 방출하는 디바이스(7)의 평면에서의 영상 에러(image errors)를 감소시킨다.
도 9도 다층의 패턴화된 지지체를 가진 또 다른 실시예를 도시한다. 상기 예시적인 실시예의 지지체(9)는 4개의 층(91, 92, 93 및 94)으로 이루어진다. 이 경우에, 층(91 및 93)은 도 7 및 도 8과 관련하여 설명된 실시예의 층(91)과 유사한 방식으로 스페이서로서 형성된다. 이들 2개의 층 사이에는 기능성 구조(11)로서 렌즈(31)를 가진 층이 놓인다. 층(94)은 도파관(25)용 피트(21)를 갖는다. 따라서, 상기의 구성으로, 도파관 코어(27)로부터 나오는 광신호(light signals)가 센서-기술적으로 능동인 및/또는 방출하는 디바이스(7) 상에 포커싱되게 할 수 있거나 또는 상기 디바이스(7)에 의해 방출된 빛이 도파관 코어(27)에 정확히 집중되게 할 수 있다.
물론, 일련의 층 또는 개별 층의 기능성 구조는 도시된 예시적인 실시예로만 한정되지 않는다. 오히려, 의도된 응용에 따라 원하는 대로 서로 결합될 수도 있다. 특히, 열적 팽창 계수가 서로 적합하게 조절된 재료들을 사용함으로써, 광전자 부품용의 복합적이고 정밀한 광학 장치를 제조하는 것도 가능하다.
도 10은 추가적으로 반도체 소자 자체가 센서-기술적으로 능동인 및/또는 방출하는 디바이스에 대해 기능을 하는 기능성 구조를 갖는 실시예를 도시한다. 따라서, 센서-기술적으로 능동인 및/또는 방출하는 디바이스(7)를 가진 반도체 소자의 면에 반대되는 면도 마찬가지로 기능성 구조를 갖는다.
상기 예시적인 실시예에서, 다층의 패턴화된 지지체(9)는 도 7과 관련하여 도시된 실시예와 유사하다. 추가로, 반도체 소자(3)는, 기능성 구조로서, 하부면(10)으로부터 부품(1)에 공급되는 도파관용 피트를 갖는다. 게다가, 상기 전자 부품은 센서-기술적으로 능동인 및/또는 방출하는 디바이스(7)를 가진 반도체 소자(3)를 내포한 칩 스택을 포함하고 상기 칩상에 또 다른 칩(33) 또는 반도체 소자(3)가 배치된다. 지지체와 상호 결합하는 것과 동일한 방식으로, 상기 배치는 웨이퍼 합성물에서도 마찬가지로 실행될 수 있다. 마찬가지로, 또 다른 부품(33)이 도파관(25)을 가이드하는 피트(21)를 구비하고 상기 도파관은 예를 들어, 접착 조인트(adhesive joint)(29)에 의해 피트(21)에 접속될 수 있다.
도 11은 반도체 소자(3)의 대향면(반대편 면)에 공동(18)을 갖는 전자부품의 또 다른 실시예를 도시한 것이다. 공동은 예컨대 무선 주파수 기술에의 응용을 위한 공동으로서 사용될 수 있다. 상기 공동은 패턴화된 지지체(9)의 통로 개구부(17)의 벽이나 또는 각각의 패턴화된 베이스(base)(331)의 벽 및 각각의 덮개에 의해 형성된다. 패턴화된 베이스(331)는 또 다른 베이스(332)와 상호 형성되는 반면에, 상기 실시예에서의 패턴화된 지지체(9)는 도 1a 및 도 1b와 관련하여 도시된 부품과 유사한 방식으로 덮개(19)를 갖추고 있다.
특히, 다층의 지지체가 사용될 때에는, 웨이퍼 합성물에서 상호 결합된 부분의 전체 구조는 종래의 다이싱을 더 이상 쉽게 허용할 수 없는 두께에 이를 수도 있다. 도 12는 다이싱에 앞서 웨이퍼 합성물에서의 이러한 구조에 대한 상세 단면을 도시한다. 센서-기술적으로 능동인 및/또는 방출하는 디바이스(7)를 가진 반도체 소자(3)용 다이를 구비하는 웨이퍼(35)는 자신과 상호 결합된 또다른 웨이퍼(36, 37, 38, 39)를 구비하며, 이들 웨이퍼들이 패턴화된 지지체(9)를 형성한다. 상기 지지체는 통로 개구부(17)를 가진 스페이서와 그리고, 일체형 렌즈(31) 형태의 굴절 구조(11)를 가진 웨이퍼를 포함한다. 상기 구성은 비교적 얇은 투명 웨이퍼(38)가 동일한 굴절력에 대해 사용될 수 있는 일체형 렌즈들을 가진 고형(solid) 투명 지지체에 비해 장점을 제공한다.
웨이퍼(35 내지 38)를 포함하는 상기 비교적 두꺼운 구조를 분리할 수 있게 하기 위해서는, 웨이퍼가 최소한 부분적으로 분리 포인트들(40)을 갖는 것이 유리하다. 상기 분리 포인트들은, 상기 웨이퍼가 웨이퍼 합성물에서 웨이퍼(35 내지 38)의 상호 패키징 또는 결합에 필요한 안전성을 가질 수 있게 하기 위해, 개별 웨브(web)(41)를 통하여 서로 접속된다. 그 후에, 상기 웨브는 습식-화학적 에칭 또는 건식-화학적 에칭 또는 톱질(sawing)에 의해 간단한 방식으로 분리될 수 있다.
상호 결합 공정에 앞서 웨이퍼내의 분리 포인트들의 패터닝에 대한 대안으로서, 상기 분리 포인트들은 먼저 베이스와 상호 결합될 수도 있고 그 후에 패터닝될 수도 있다. 더욱이, 상호 결합 공정 및 패터닝 공정의 순서는 지지체의 개별 층들에 대해 번갈아(alternate) 수행될 수도 있는데, 이는 예를 들어 만약 개별 층들이 상이한 재료 및/또는 두께를 갖는 경우 편리할 수 있다. 따라서, 예로서, 지지체의 제 1 층이 다이를 가진 반도체 웨이퍼와 상호 결합될 수도 있고 이어서, 패터닝이 수행될 수 있으며, 그 후에 지지체의 또 다른 층으로서 예컨대 미리 패턴화된 층이 상기 제 1층과 상호 결합된다. 물론, 상기 순서는 임의의 희망하는 방식으로 변경될 수도 있고 희망하는 만큼 많은 층에 적용될 수도 있다.
웨이퍼로부터 단일화(singulaion) 또는 분리된 후에, 측벽은 적절한 경우 후속하여 패시베이션(passivation)될 수도 있다. 이는 예들 들어, 습식-화학적 증착, 증기 증착, 스퍼터링, CVD 또는 PVD 코팅과 같은 적당한 증착 방법에 의해 행해질 수도 있다.
최종적으로, 웨이퍼 합성물에서 웨이퍼 스택에는 표면 처리가 가해질 수도 있다. 예로서, 렌즈(31)의 광학 특성은 반사방지 코팅 또는 IR 코팅에 의해 개선될 수도 있다. 더욱이, 긁힘 방지 또는 부식 방지층이 내구성을 증가시키기 위해 도포될 수도 있다. 이들 코팅은 무엇보다도 특히 CVD 또는 PVD 방법에 의해 공지된 방식으로 형성될 수도 있다.
도 12에 도시된 바와 같이 렌즈(31)의 어레이(array)를 포함하는 웨이퍼의 기능성 구조는 웨이퍼 스택이 제조된 후에 상기 스택에 적용될 수도 있다. 이 경우에, 예컨대 도 3에 도시된 것처럼, 개별 렌즈가 웨이퍼(38) 대신에 적용될 수도 있거나, 또는 상기 렌즈가 예를 들어, 중합체 리플로우 렌즈로서 스택 상에 형성될 수도 있다.

Claims (43)

  1. 전자 부품(1)을 제조하는 방법으로서,
    웨이퍼(35) 상에 다이를 공급하는 단계와, 상기 다이는 제 1 면(5) 상에 센서-기술적으로 능동인 또는 방출하는 디바이스(7)를 구비하며;
    상기 디바이스(7)에 대해 기능을 하는 기능성 구조(11)를 가진 패턴화된 지지체(9)를 형성하는 단계와, 여기서 상기 패턴화된 지지체(9)를 형성하는 단계는 다층의 패턴화된 지지체를 형성하는 단계로 이루어지며;
    상기 디바이스(7)를 구비한 상기 제 1 면(5)이 상기 패턴화된 지지체(9)에 면하도록 상기 웨이퍼(35)를 상기 패턴화된 지지체(9)와 상호 결합시키는 단계와; 그리고
    상기 다이를 분리하는 단계를 포함하여 이루어지는 전자 부품 제조 방법.
  2. 삭제
  3. 제 1 항에 있어서, 상기 다층의 패턴화된 지지체를 형성하는 단계는 상기 다층의 패턴화된 지지체(9)의 각각의 층(91, 92, 93, 94)에, 상기 디바이스(7)에 대해 기능을 하는 기능성 구조(11)를 형성하는 단계를 포함하는 것을 특징으로 하는 전자 부품 제조 방법.
  4. 제 1 항에 있어서, 상기 웨이퍼(35)를 패턴화된 지지체(9)와 상호 결합시키는 단계는 상기 웨이퍼(35)에 상기 층(91, 92, 93, 94)을 연속적으로 결합시키는 단계를 포함하는 것을 특징으로 하는 전자 부품 제조 방법.
  5. 제 1 항에 있어서, 상기 패턴화된 지지체를 형성하는 단계는 상기 웨이퍼(35)와 상호 결합된 지지체를 패터닝(patterning)하는 단계로 이루어지는 것을 특징으로 하는 전자 부품 제조 방법.
  6. 제 1 항에 있어서, 상기 패턴화된 지지체를 형성하는 단계는 상기 지지체(9)의 구조(11)의 사전형성 단계를 포함하는 것을 특징으로 하는 전자 부품 제조 방법.
  7. 제 1 항에 있어서, 상기 패턴화된 지지체(9)를 형성하는 단계는 상기 지지체를 리소그래픽(lithographic)으로 패터닝하는 단계로 이루어지는 것을 특징으로 하는 전자 부품 제조 방법.
  8. 제5항 또는 제7항에 있어서, 상기 패터닝하는 단계는 건식 에칭 또는 습식-화학적 에칭 또는 기계적 연마 또는 기계적 래핑(lapping)에 의해 패터닝 하는 단계로 이루어지는 것을 특징으로 하는 전자 부품 제조 방법.
  9. 제5항 또는 제7항에 있어서, 상기 패터닝하는 단계는 증기 증착 또는 스퍼터링 또는 CVD 코팅 또는 PVD 코팅 또는 도금에 의해 패터닝하거나, 또는 스텐실 프린팅 및 레지스트 코팅에 의해 패터닝하는 단계로 이루어지는 것을 특징으로 하는 전자 부품 제조 방법.
  10. 제 1 항에 있어서, 상기 패턴화된 지지체의 형성 단계는 광학 소자(23, 25, 31)에 대한 스페이서(spacer)를 형성하는 단계를 포함하는 것을 특징으로 하는 전자 부품 제조 방법.
  11. 제 1 항에 있어서, 상기 패턴화된 지지체를 형성하는 단계는 유체, 광학 소자, 압전기 부품, 마이크로일렉트로닉스 부품 또는 능동 또는 수동 전자 소자를 위한 용기(17)를 형성하는 단계를 포함하는 것을 특징으로 하는 전자 부품 제조 방법.
  12. 제 1 항에 있어서, 상기 패턴화된 지지체의 형성 단계는, 공진기 스페이스의 공동인 하나의 공동을 형성하거나 또는 상기 디바이스(7) 또는 상기 디바이스 상에 배치된 광학 소자의 표면을 에워싸는 공동을 형성하는 단계를 포함하는 것을 특징으로 하는 전자 부품 제조 방법.
  13. 제 1 항에 있어서, 상기 패턴화된 지지체의 형성 단계는 트랜치를 형성하는 단계를 포함하며, 상기 트랜치는 상기 지지체의 표면을 따르는 방향으로 연장되는 것을 특징으로 하는 전자 부품 제조 방법.
  14. 제 1 항에 있어서, 상기 패턴화된 지지체의 형성 단계는 기계적 피트(21)의 형성 단계를 포함하는 것을 특징으로 하는 전자 부품 제조 방법.
  15. 제 14항에 있어서, 상기 기계적 피트(21)는 광학 소자(23, 25)를 수용하는데 적합한 것을 특징으로 하는 전자 부품 제조 방법.
  16. 제 1 항에 있어서, 상기 패턴화된 지지체의 형성 단계는 광학 소자(31)를 가진 지지체의 형성 단계를 포함하는 것을 특징으로 하는 전자 부품 제조 방법.
  17. 제 16항에 있어서, 상기 광학 소자를 가진 지지체의 형성 단계는 렌즈(31)를 형성하는 단계 또는 격자를 형성하는 단계를 포함하는 것을 특징으로 하는 전자 부품 제조 방법.
  18. 제 1 항에 있어서, 상기 패턴화된 지지체의 형성 단계는 상기 지지체를 관통하는 통로(17)의 형성 단계를 포함하는 것을 특징으로 하는 전자 부품 제조 방법.
  19. 제 1 항에 있어서, 상기 웨이퍼(35)를 상기 패턴화된 지지체와 상호 결합시키는 단계는 스페이서로서 작용하는 또 다른 지지체와 상호 결합시키는 단계를 포함하는 것을 특징으로 하는 전자 부품 제조 방법.
  20. 제 1 항에 있어서, 상기 지지체는, 실리콘 또는 갈륨 아세나이드 또는 인듐 인화물인 반도체 물질들; 유리; 칼슘 불화물; 금속; 유리 포말; 금속 포말; k값이 낮은 저 유전체; 사파이어; 합성물 재료들; 세라믹류; 및 프라스틱류로 이루어진 군으로부터 선택되는 재료를 갖는 것을 특징으로 하는 전자 부품 제조 방법.
  21. 제 1 항에 있어서, 상기 웨이퍼 및 지지체는 동일한 재료로 이루어진 것을 특징으로 하는 전자 부품 제조 방법.
  22. 제 1 항에 있어서, 상기 웨이퍼(30) 및 지지체(9)는 서로에 면한 인터페이스에서 상기 웨이퍼(30) 및 지지체(9) 간 열적 응력(stress)을 피하거나 감소시키기도록 서로에 적합한 열적 팽창 계수를 갖는 것을 특징으로 하는 전자 부품 제조 방법.
  23. 제 1 항에 있어서, 상기 웨이퍼와 상기 지지체를 상호 결합시키는 단계는 상기 지지체에 상기 웨이퍼를 양극 접합하는 단계를 포함하는 것을 특징으로 하는 전자 부품 제조 방법.
  24. 제 1 항에 있어서, 상기 웨이퍼와 상기 지지체를 상호 결합시키는 단계는 상기 지지체에 상기 웨이퍼를 접착 본딩하는 단계를 포함하는 것을 특징으로 하는 전자 부품 제조 방법.
  25. 제 24항에 있어서, 상기 지지체에 상기 웨이퍼를 접착 본딩하는 단계는 중합체 또는 에폭시 접착제로 접착 본딩하는 단계를 포함하는 것을 특징으로 하는 전자 부품 제조 방법.
  26. 제 1 항에 있어서, 상기 웨이퍼와 상기 지지체를 상호 결합시키는 단계는 상기 웨이퍼 영역 또는 상기 지지체 영역의 금속화 단계 및 상기 금속화된 영역의 합금 땜납 단계를 포함하는 것을 특징으로 하는 전자 부품 제조 방법.
  27. 제 1 항에 있어서, 상기 웨이퍼와 상기 지지체를 상호 결합시키는 단계는 확산 용접 또는 유리 땜납 단계를 포함하는 것을 특징으로 하는 전자 부품 제조 방법.
  28. 제 1 항에 있어서, 상기 패턴화된 지지체의 형성 단계는 상기 지지체에 분리 포인트(40)를 형성하는 단계를 포함하는 것을 특징으로 하는 전자 부품 제조 방법.
  29. 제 1 항에 있어서, 상기 디바이스(7)를 가진 다이의 면의 반대편 면 상에, 상기 디바이스(7)에 대해 기능을 하는 기능성 구조(11)를 형성하는 단계를 포함하는 것을 특징으로 하는 전자 부품 제조 방법.
  30. 제 1 항에 기재된 방법으로 제조된, 제 1 면(5) 상에 센서-기술적으로 능동인 또는 방출하는 디바이스(7)를 갖는 반도체 소자(3)를 구비하며, 상기 반도체 소자(3)의 상기 제 1 면(5)은 상기 디바이스(7)에 대해 기능을 하는 기능성 구조를 가진 패턴화된 지지체(9)로 덮이는 것을 특징으로 하는 전자 부품.
  31. 제 30항에 있어서, 상기 기능성 구조는 건식 에칭 또는 습식-화학적 에칭 또는 기계적 연마 또는 기계적 래핑, 증기 증착 또는 스퍼터링 또는 CVD 코팅 또는 PVD 코팅 또는 도금에 의해 형성되거나, 스텐실 프린팅 또는 레지스트 코팅에 의해 형성되는 것을 특징으로 하는 전자 부품.
  32. 제 30 항에 있어서, 상기 패턴화된 지지체는 광학 소자(23, 25, 31)에 대한 스페이서를 구비하는 것을 특징으로 하는 전자 부품.
  33. 제 30 항에 있어서, 상기 패턴화된 지지체는 유체용 용기를 구비하는 것을 특징으로 하는 전자 부품.
  34. 제 30 항에 있어서, 상기 패턴화된 지지체는 기계적 피트(21)를 구비하는 것을 특징으로 하는 전자 부품.
  35. 제 34항에 있어서, 상기 기계적 피트는 광학 소자(23, 25) 또는 마이크로일렉트로닉스 부품 또는 압전기 부품을 수용하는데 적합한 것을 특징으로 하는 전자 부품.
  36. 제 30 항에 있어서, 상기 지지체는 서로 양극 접합에 의해 상기 반도체 소자(3)에 접속되는 것을 특징으로 하는 전자 부품.
  37. 제 30 항에 있어서, 상기 지지체는 중합체 또는 에폭시 접착제 또는 유리 땜납으로 상기 반도체 소자(3)에 접착 본딩 또는 땜납 또는 확산-용접되는 것을 특징으로 하는 전자 부품.
  38. 제 30 항에 있어서, 상기 센서-기술적으로 능동인 또는 방출하는 디바이스(7)를 가진 반도체 소자(3)의 상기 제 1 면(5)의 반대편 면(10) 상에 기능성 구조(11)를 구비하는 것을 특징으로 하는 전자 부품.
  39. 제 30 항에 있어서, 상기 지지체는 통로(17)를 구비하는 것을 특징으로 하는 전자 부품.
  40. 제 30 항에 있어서, 상기 지지체는 복수의 층(91, 92, 93, 94)을 구비하는 것을 특징으로 하는 전자 부품.
  41. 제 40항에 있어서, 상기 층(91, 92, 93, 94)은 각각의 경우에, 상기 디바이스에 대해 기능을 하는 기능성 구조(11)를 구비하는 것을 특징으로 하는 전자 부품.
  42. 제 30 항에 있어서, 상기 지지체는 공동을 구비하는 것을 특징으로 하는 전자 부품.
  43. 제 30 항에 있어서, 상기 지지체는 트랜치를 구비하며, 상기 트랜치는 상기 지지체의 표면을 따르는 방향으로 연장되는 것을 특징으로 하는 전자 부품.
KR1020047002746A 2001-08-24 2002-08-26 전자 부품 제조 방법 KR100940943B1 (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
DE10141558.3 2001-08-24
DE10141558 2001-08-24
DE10141571.0 2001-08-24
DE2001141571 DE10141571B8 (de) 2001-08-24 2001-08-24 Verfahren zum Zusammenbau eines Halbleiterbauelements und damit hergestellte integrierte Schaltungsanordnung, die für dreidimensionale, mehrschichtige Schaltungen geeignet ist
DE10222960.0 2002-05-23
DE10222960A DE10222960A1 (de) 2002-05-23 2002-05-23 Verfahren zur Herstellung von elektronischen Bauelementen
PCT/EP2002/009497 WO2003019617A2 (de) 2001-08-24 2002-08-26 Verfahren zur herstellung von elektronischen bauelementen

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020097021389A Division KR100986816B1 (ko) 2001-08-24 2002-08-26 전자 부품 제조 방법

Publications (2)

Publication Number Publication Date
KR20040036920A KR20040036920A (ko) 2004-05-03
KR100940943B1 true KR100940943B1 (ko) 2010-02-08

Family

ID=27214576

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020047002746A KR100940943B1 (ko) 2001-08-24 2002-08-26 전자 부품 제조 방법
KR1020097021389A KR100986816B1 (ko) 2001-08-24 2002-08-26 전자 부품 제조 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020097021389A KR100986816B1 (ko) 2001-08-24 2002-08-26 전자 부품 제조 방법

Country Status (9)

Country Link
US (2) US7160478B2 (ko)
EP (1) EP1419530B1 (ko)
JP (1) JP4571405B2 (ko)
KR (2) KR100940943B1 (ko)
AT (1) ATE369626T1 (ko)
AU (1) AU2002342623A1 (ko)
DE (1) DE50210653D1 (ko)
SG (1) SG161099A1 (ko)
WO (1) WO2003019617A2 (ko)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7224856B2 (en) * 2001-10-23 2007-05-29 Digital Optics Corporation Wafer based optical chassis and associated methods
US7074638B2 (en) 2002-04-22 2006-07-11 Fuji Photo Film Co., Ltd. Solid-state imaging device and method of manufacturing said solid-state imaging device
EP1686619A3 (en) * 2002-07-29 2007-01-03 Fuji Photo Film Co., Ltd. Solid-state imaging device and method of manufacturing the same
JP3896951B2 (ja) * 2002-11-13 2007-03-22 松下電器産業株式会社 光通信用送受光モジュール
JP2005241457A (ja) * 2004-02-26 2005-09-08 Hamamatsu Photonics Kk 赤外線センサ及びその製造方法
JP4670251B2 (ja) * 2004-04-13 2011-04-13 日亜化学工業株式会社 発光装置
TWM271321U (en) * 2004-09-10 2005-07-21 Aiptek Int Inc Flip-chip packaging device
US20060131710A1 (en) * 2004-12-21 2006-06-22 Taiwan Semiconductor Manufacturing Company, Ltd. Advanced cavity structure for wafer level chip scale package
US20070197922A1 (en) * 2006-02-17 2007-08-23 Honeywell International Inc. Disposable pressure sensor systems and packages therefor
EP1870936A1 (fr) 2006-06-19 2007-12-26 STMicroelectronics (Rousset) SAS Procédé de fabrication de lentilles, notamment pour imageur intégré
JPWO2008023827A1 (ja) * 2006-08-25 2010-01-14 三洋電機株式会社 半導体装置
WO2008023826A1 (fr) * 2006-08-25 2008-02-28 Sanyo Electric Co., Ltd. Dispositif semi-conducteur et son procédé de fabrication
JP5270349B2 (ja) * 2006-08-25 2013-08-21 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置及びその製造方法
DE102007038465A1 (de) * 2006-11-20 2008-05-21 Awaiba Gmbh Kameramodul auf Waferebene
JP4958273B2 (ja) * 2007-01-23 2012-06-20 オンセミコンダクター・トレーディング・リミテッド 発光装置及びその製造方法
US7576425B2 (en) * 2007-01-25 2009-08-18 Xintec, Inc. Conducting layer in chip package module
TWI353667B (en) * 2007-07-13 2011-12-01 Xintec Inc Image sensor package and fabrication method thereo
US8772919B2 (en) 2007-08-08 2014-07-08 Wen-Cheng Chien Image sensor package with trench insulator and fabrication method thereof
TWI345830B (en) * 2007-08-08 2011-07-21 Xintec Inc Image sensor package and fabrication method thereof
US7880293B2 (en) * 2008-03-25 2011-02-01 Stats Chippac, Ltd. Wafer integrated with permanent carrier and method therefor
DE102008025756B4 (de) * 2008-05-29 2023-02-23 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiteranordnung
KR100950915B1 (ko) * 2008-06-17 2010-04-01 삼성전기주식회사 웨이퍼 레벨 카메라 모듈 및 그 제조방법
JP5186295B2 (ja) * 2008-06-30 2013-04-17 富士フイルム株式会社 撮像モジュール及びその製造方法並びに内視鏡装置
ES2416254B1 (es) 2009-02-09 2014-12-29 Semprius, Inc. Módulos fotovoltaicos de tipo concentrador (cpv), receptores y sub-receptores y métodos para formar los mismos
JP2010245292A (ja) * 2009-04-06 2010-10-28 Panasonic Corp 光学デバイス、電子機器、及びその製造方法
EP2246890B1 (fr) * 2009-04-28 2013-03-13 STMicroelectronics (Crolles 2) SAS Mode de réalisation d'un module de capture d'images
DE102009024425B4 (de) * 2009-06-09 2011-11-17 Diehl Aerospace Gmbh Anschlusseinrichtung für eine lichtemittierende Diode und Beleuchtungseinheit
JPWO2011108664A1 (ja) * 2010-03-03 2013-06-27 有限会社Ｍｔｅｃ 光半導体装置
JP5558189B2 (ja) * 2010-04-26 2014-07-23 浜松ホトニクス株式会社 赤外線センサ及びその製造方法
US20120154945A1 (en) * 2010-12-16 2012-06-21 William Mark Hiatt Optical apertures and applications thereof
EP2472579A1 (de) * 2010-12-30 2012-07-04 Baumer Innotec AG Kontaktierung von Bauelementen auf Substraten
US9252172B2 (en) 2011-05-31 2016-02-02 Stats Chippac, Ltd. Semiconductor device and method of forming EWLB semiconductor package with vertical interconnect structure and cavity region
CN103512595B (zh) 2011-07-19 2016-08-10 赫普塔冈微光有限公司 光电模块及其制造方法与包含光电模块的电器及装置
US9553162B2 (en) 2011-09-15 2017-01-24 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming semiconductor die with active region responsive to external stimulus
US9564413B2 (en) 2011-09-15 2017-02-07 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming semiconductor die with active region responsive to external stimulus
US20140264693A1 (en) * 2013-03-12 2014-09-18 Optiz, Inc. Cover-Free Sensor Module And Method Of Making Same
US9575722B2 (en) 2013-03-14 2017-02-21 International Business Machines Corporation Software interface for a specialized hardward device
SG10201408698SA (en) 2013-12-26 2015-07-30 Agency Science Tech & Res Chemical Sensor Package For Highly Pressured Environment
US9481572B2 (en) * 2014-07-17 2016-11-01 Texas Instruments Incorporated Optical electronic device and method of fabrication
US9543735B2 (en) 2014-09-26 2017-01-10 Texas Instruments Incorporated Optoelectronic packages having through-channels for routing and vacuum
US9429727B2 (en) * 2014-11-06 2016-08-30 Sae Magnetics (H.K.) Ltd. Wafer level packaged optical subassembly and transceiver module having same
US9543347B2 (en) 2015-02-24 2017-01-10 Optiz, Inc. Stress released image sensor package structure and method
US10418501B2 (en) 2015-10-02 2019-09-17 X-Celeprint Limited Wafer-integrated, ultra-low profile concentrated photovoltaics (CPV) for space applications
EP3449538B1 (en) * 2016-04-29 2022-11-23 Finisar Corporation Interfacing chip on glass assembly
US10522505B2 (en) 2017-04-06 2019-12-31 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method for manufacturing the same
DE102017213065B3 (de) 2017-04-13 2018-07-05 Christian-Albrechts-Universität Zu Kiel Verfahren zur Herstellung von plankonvexen Linsenelementen und zur Herstellung eines gehäusten Bauelements auf Waferebene
KR20220031082A (ko) * 2019-07-09 2022-03-11 하이만 센서 게엠베하 진공 충전 웨이퍼 레벨 하우징 내에 열 적외선 센서 어레이를 생산하는 방법
US11862749B2 (en) * 2019-12-06 2024-01-02 Adesto Technologies Corporation Integrated module assembly for optical integrated circuits
US11329035B2 (en) 2020-04-16 2022-05-10 International Business Machines Corporation Tetherless chip module
JP2024518491A (ja) * 2021-05-10 2024-05-01 パーデュー・リサーチ・ファウンデーション 印加される電磁放射によってｒｆ信号インピーダンスを制御可能な導波通アセンブリを備えた半導体システム
JP7176788B1 (ja) 2021-06-02 2022-11-22 サンテック株式会社 光デバイス、光デバイスの製造方法、及び光デバイスチップの製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5915168A (en) * 1996-08-29 1999-06-22 Harris Corporation Lid wafer bond packaging and micromachining
KR20010030924A (ko) * 1997-10-03 2001-04-16 디지탈 옵틱스 코포레이션 다수의 광학소자에 대한 웨이퍼 수준의 집적방법
US6328482B1 (en) * 1998-06-08 2001-12-11 Benjamin Bin Jian Multilayer optical fiber coupler

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04145403A (ja) * 1990-10-05 1992-05-19 Seiko Giken:Kk 多芯リボンテープ光ファイバ用分岐合流器およびその製造方法
US5259054A (en) * 1992-01-10 1993-11-02 At&T Bell Laboratories Self-aligned optical subassembly
US5515502A (en) * 1993-09-30 1996-05-07 Sybase, Inc. Data backup system with methods for stripe affinity backup to multiple archive devices
US5500540A (en) * 1994-04-15 1996-03-19 Photonics Research Incorporated Wafer scale optoelectronic package
JP3091903B2 (ja) * 1994-08-17 2000-09-25 セイコーインスツルメンツ株式会社 アバランシェ・フォト・ダイオード及びその製造方法
JPH09199736A (ja) * 1996-01-16 1997-07-31 Olympus Optical Co Ltd 光センサモジュール
US6407482B2 (en) * 1996-08-27 2002-06-18 Omron Corporation Micro-relay and method for manufacturing the same
US6235141B1 (en) * 1996-09-27 2001-05-22 Digital Optics Corporation Method of mass producing and packaging integrated optical subsystems
US5761350A (en) * 1997-01-22 1998-06-02 Koh; Seungug Method and apparatus for providing a seamless electrical/optical multi-layer micro-opto-electro-mechanical system assembly
US6198168B1 (en) * 1998-01-20 2001-03-06 Micron Technologies, Inc. Integrated circuits using high aspect ratio vias through a semiconductor wafer and method for forming same
IL123207A0 (en) 1998-02-06 1998-09-24 Shellcase Ltd Integrated circuit device
US6566745B1 (en) * 1999-03-29 2003-05-20 Imec Vzw Image sensor ball grid array package and the fabrication thereof
DE19916572A1 (de) 1999-04-13 2000-10-26 Siemens Ag Optisches Halbleiterbauelement mit optisch transparenter Schutzschicht
US6243508B1 (en) * 1999-06-01 2001-06-05 Picolight Incorporated Electro-opto-mechanical assembly for coupling a light source or receiver to an optical waveguide
IL133453A0 (en) 1999-12-10 2001-04-30 Shellcase Ltd Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby
US6351027B1 (en) * 2000-02-29 2002-02-26 Agilent Technologies, Inc. Chip-mounted enclosure
JP3713418B2 (ja) * 2000-05-30 2005-11-09 光正 小柳 ３次元画像処理装置の製造方法
US6909554B2 (en) * 2000-12-27 2005-06-21 Finisar Corporation Wafer integration of micro-optics
US6556349B2 (en) * 2000-12-27 2003-04-29 Honeywell International Inc. Variable focal length micro lens array field curvature corrector
US6635941B2 (en) * 2001-03-21 2003-10-21 Canon Kabushiki Kaisha Structure of semiconductor device with improved reliability
US6646807B2 (en) * 2001-06-19 2003-11-11 Rohm Co., Ltd. Lens array unit and process for making lens array
US6967124B1 (en) * 2001-06-19 2005-11-22 Amkor Technology, Inc. Imprinted integrated circuit substrate and method for imprinting an integrated circuit substrate
DE10141571B8 (de) 2001-08-24 2005-05-25 Schott Ag Verfahren zum Zusammenbau eines Halbleiterbauelements und damit hergestellte integrierte Schaltungsanordnung, die für dreidimensionale, mehrschichtige Schaltungen geeignet ist
DE10222960A1 (de) 2002-05-23 2003-12-11 Schott Glas Verfahren zur Herstellung von elektronischen Bauelementen
DE10222959B4 (de) 2002-05-23 2007-12-13 Schott Ag Mikro-elektromechanisches Bauelement und Verfahren zur Herstellung von mikro-elektromechanischen Bauelementen
US6974966B1 (en) * 2002-01-16 2005-12-13 Vijaysekhar Jayaraman Multiple epitaxial region wafers with optical connectivity

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5915168A (en) * 1996-08-29 1999-06-22 Harris Corporation Lid wafer bond packaging and micromachining
KR20010030924A (ko) * 1997-10-03 2001-04-16 디지탈 옵틱스 코포레이션 다수의 광학소자에 대한 웨이퍼 수준의 집적방법
US6328482B1 (en) * 1998-06-08 2001-12-11 Benjamin Bin Jian Multilayer optical fiber coupler

Also Published As

Publication number Publication date
WO2003019617A3 (de) 2004-01-22
AU2002342623A8 (en) 2003-03-10
KR100986816B1 (ko) 2010-10-12
US7160478B2 (en) 2007-01-09
WO2003019617A2 (de) 2003-03-06
SG161099A1 (en) 2010-05-27
US20040256349A1 (en) 2004-12-23
KR20040036920A (ko) 2004-05-03
US20070063202A1 (en) 2007-03-22
AU2002342623A1 (en) 2003-03-10
EP1419530B1 (de) 2007-08-08
JP4571405B2 (ja) 2010-10-27
JP2005501405A (ja) 2005-01-13
DE50210653D1 (de) 2007-09-20
KR20090115818A (ko) 2009-11-06
EP1419530A2 (de) 2004-05-19
ATE369626T1 (de) 2007-08-15
US8114304B2 (en) 2012-02-14

Similar Documents

Publication Publication Date Title
KR100940943B1 (ko) 전자 부품 제조 방법
US6900509B2 (en) Optical receiver package
US6558976B2 (en) Critically aligned optical MEMS dies for large packaged substrate arrays and method of manufacture
US6982437B2 (en) Surface emitting laser package having integrated optical element and alignment post
US6998691B2 (en) Optoelectronic device packaging with hermetically sealed cavity and integrated optical element
JP5063839B2 (ja) チップマウント型封止構造体の製造方法
US6374004B1 (en) Optical subassembly
US7961989B2 (en) Optical chassis, camera having an optical chassis, and associated methods
US20100002987A1 (en) Optical module mounted with wdm filter
WO2002075785A2 (en) Coupled optical and optoelectronic devices, and method of making the same
JP2005094011A (ja) レーザサブマウント
KR100334366B1 (ko) 광학 모듈 및 이에 적용가능한 광반사 부재
US7520679B2 (en) Optical device package with turning mirror and alignment post
CN100446248C (zh) 电子元件及其制造方法
WO2001027675A1 (en) Interface between opto-electronic devices and fibers
US6643420B2 (en) Optical subassembly
US6646290B1 (en) Optical structure having an optical diode and a sensor in separate apertures inside double insulating layers
TWI230424B (en) Process for producing electronic components
US7141871B2 (en) Method for manufacturing encapsulated opto-electronic devices and encapsulated device thus obtained
WO2004068665A2 (en) Wafer scale packaging technique for sealed optical elements and sealed packages produced thereby
JPH10170772A (ja) 光モジュール及びその製造方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130107

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee