KR100936525B1 - 광-전자 소자 집적 - Google Patents

광-전자 소자 집적 Download PDF

Info

Publication number
KR100936525B1
KR100936525B1 KR1020037016814A KR20037016814A KR100936525B1 KR 100936525 B1 KR100936525 B1 KR 100936525B1 KR 1020037016814 A KR1020037016814 A KR 1020037016814A KR 20037016814 A KR20037016814 A KR 20037016814A KR 100936525 B1 KR100936525 B1 KR 100936525B1
Authority
KR
South Korea
Prior art keywords
chip
substrate
contacts
forming
optical
Prior art date
Application number
KR1020037016814A
Other languages
English (en)
Other versions
KR20040064219A (ko
Inventor
듀도프그레그
트레자존
Original Assignee
큐빅 웨이퍼 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US09/896,983 external-priority patent/US6790691B2/en
Priority claimed from US09/897,160 external-priority patent/US6724794B2/en
Priority claimed from US09/896,189 external-priority patent/US6620642B2/en
Priority claimed from US09/897,158 external-priority patent/US6753197B2/en
Application filed by 큐빅 웨이퍼 인코포레이티드 filed Critical 큐빅 웨이퍼 인코포레이티드
Publication of KR20040064219A publication Critical patent/KR20040064219A/ko
Application granted granted Critical
Publication of KR100936525B1 publication Critical patent/KR100936525B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02375—Positioning of the laser chips
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4249—Packages, e.g. shape, construction, internal or external details comprising arrays of active devices and fibres
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4292—Coupling light guides with opto-electronic elements the light guide being disconnectable from the opto-electronic element, e.g. mutually self aligning arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0217—Removal of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/0234—Up-side down mountings, e.g. Flip-chip, epi-side down mountings or junction down mountings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/02345—Wire-bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02355—Fixing laser chips on mounts
    • H01S5/0237—Fixing laser chips on mounts by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/4025—Array arrangements, e.g. constituted by discrete laser diodes or laser bar
    • H01S5/4087—Array arrangements, e.g. constituted by discrete laser diodes or laser bar emitting more than one wavelength
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/42—Arrays of surface emitting lasers
    • H01S5/423—Arrays of surface emitting lasers having a vertical cavity

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Lasers (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Led Device Packages (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

상면 활성 광학 소자와 전자 칩을 결합하여 혼성 칩을 제조하는 방법이 개시되며, 상면 활성 광학 소자는 전자 칩 콘택트를 구비한 전자 칩에 결합되고, 활성 소자 콘택트 중의 적어도 일부가 전자 칩 콘택트의 적어도 일부와 정합되어 있지 아니한 경우에 활성 소자 콘택트의 적어도 일부의 각각이 전자 칩 콘택트에 전기적으로 대응하게 한다. 이 방법은, 활성 소자 콘택트에 실질적으로 일치하는 지점에서 활성 소자 콘택트에서 제1 측면으로부터 제1 측면 반대쪽의 기판의 저면까지 연장되는 개구를 정의하는 측벽을 기판내에 형성하는 단계; 측벽을 도전성으로 형성하는 단계; 및 지점과 전자 칩 콘택트를 도전성 재료로 연결하는 단계를 포함한다.
Figure R1020037016814
상면 활성 소자 칩, 전자 칩, 혼성 칩, 콘택트

Description

광-전자 소자 집적{OPTO-ELECTRONIC DEVICE INTEGRATION}
본 발명은 광-전자 칩 집적에 관한 것이고, 특히, 광-전자 소자의 고수율 및 고집적에 관한 것이다.
도 1 및 도 2는 다수의 저면 방출 소자 또는 저면 검출 소자 (이하, "하면 방출 소자" 또는 "하면 검출 소자"라 함)를 부착하여 집적형 광-전자 칩을 형성하는 종래기술에서 이용되어 온 방법을 나타낸다.
도 1의 기법에 따르면, 다수의 레이저가 웨이퍼 기판(102) 상에 종래의 방식으로 형성되고, 그들 자신 위에 또는 웨이퍼 기판 위에 다수의 검출기(이하, "광 검출기"라고도 함)가 레이저들과 함께 형성된다. 전형적으로, 광학 소자(106, 108)와 기판(102) 사이의 접합부에 가장 근접해 있는 기판(102)의 부분(104)은 광학 소자가 동작하는 파장에서 광학적으로 투명한 재질로 이루어진다. 이 광학 소자(106, 108)는 습식 에칭 또는 건식 에칭과 같은 종래의 기술을 이용하여 처리되어, 광학 소자(106, 108) 중에 트렌치(112)가 형성되고, 이들 광학 소자를 일련의 이산적 개별적 레이저 소자 (106) 또는 검출기 소자(108)로 분리한다. 이에 이용된 특정의 기술에 따라서는, 그 에칭된 트렌치(112)는 기판(102)에 도달하기 전에 정지되거나 기판(102) 내부로 부분적으로 확장될 수도 있다. 에칭에 이어서, 기판(102) 및 이와 연계된 소자들이 반전되어, 실리콘(Si) 전자 웨이퍼(114)상의 적절한 위치에 정합되고, 종래의 플립 칩 본딩 기술을 이용하여 Si 전자 웨이퍼(114)에 본딩된다. 이 본딩에 이어서, 기판(102)의 전체가, 종래의 기계적 연마법, 종래의 에칭법, 또는 이들의 조합에 의해 두께가 약 5㎛ 또는 그 이하 정도로 매우 얇게 박막화도어, 소자에 대한 근접한 광학적 접근을 제공하여, 집적형 광-전자 웨이퍼(116)를 형성할 수 있도록 한다.
선택사항으로서, 이 집적화된 광-전자 웨이퍼(116)는 종래의 기술을 이용하여 패터닝되어 개개의 레이저를 보호한다. 그리고, 개개의 검출기를 보호하도록 반사 방지(AR: anti-reflection) 코팅막(118)으로 코팅된다.
도 1의 기법에 대한 대안적인 기법이 도 2에 도시되어 있다. 이 기법에서는, 레이저와 검출기는 전술한 바와 같이 형성된다. 하지만, 도2의 기술이 이용되는 경우에, 트렌치(112)는 기판(102)내부까지 에칭되어 들어간다. 기판(102) 및 그에 연계된 소자들은 반전되어, 실리콘(Si) 전자 웨이퍼(114)상의 적절한 위치에 정합되고, 종래의 플립 칩 본딩 기술을 이용하여 Si 전자 웨이퍼(114)에 본딩된다. 이 본딩에 이어서, 기판(102)은 종래의 기계적 연마법, 종래의 에칭법, 또는 이들의 조합에 의해 완전히 제거되며, 소자에 대한 근접한 광학적 접근을 제공하고, 집적화된 광-전자 웨이퍼(116)을 형성하게 된다.
선택사항으로서, 이 집적화된 광-전자 웨이퍼(116)는 패터닝되어 개개의 레이저를 보호한다. 그리고, 개개의 검출기를 보호하도록 반사 방지(AR: anti-reflection) 코팅막으로 코팅된다.
도 1 및 도 2의 기법은, 크로스토크와 같은 문제를 인접 소자들에 일으키는 인접 소자들로의 광유입 또는 인접 소자로부터의 광유출을 허용함이 없이 적절한 광을 획득하기 위해 소자들에 충분히 근접한 광 파이버 또는 광학 렌즈를 얻을 수 있게 한다. 전형적으로, 이를 위해서는, 소자와 광 파이버 또는 광학 렌즈 사이의 분리 거리는 100㎛보다 작아야 한다.
또한, 도 1의 박막화 기술이 기판(102)의 전체의 두께를 약 5㎛ 또는 그 이하까지 감소시키고 도 2의 기법은 기판(102)의 전체를 제거하여 다수의 완전히 독립된 광학 소자를 주기 때문에, 이들 두 기술은 광이 누설되는 것을 방지하는 소자의 활성 영역에 걸쳐 심각한 흡수층이 존재하지 않음을 보장한다.
하지만, 이들 두 기법은, 그 특성상, 그 이용중에 열 소모 문제를 가진 광-전자 칩을 형성하며, 개개의 소자가 제조 공정에서 발생되는 열적 및 기계적 스트레스에 더 민감하게 하는 결과를 초래하며, 이로 인하여 개개의 소자의 수명을 단축시키고, 따라서 수율을 감소시키며 전체 칩의 수명을 단축시킨다.
더욱이, 도 1의 기법(기판의 초박막화) 및 도 2의 기법(기판의 완전 제거)에서는, 소자에 가해지는 스트레스가 초박막 광-전자 소자 층에 주로 전달된다. 이 초박막 광-전자 소자 층은 광-전자 소자에 있어서 구조적으로 가장 취약한 부분이다.
따라서, 공정처리 및/또는 사용으로 인한 열적 및 구조적 스트레스에 민감하지 않은 집적형 광-전자 칩을 형성하는 방법이 필요하다.
한편, 광-전자 소자의 제조자는 광학적 전자 웨이퍼를 얻는데에 두가지 방법이 있다. 즉, 제조자가 이들중의 어느 하나 또는 모두를 제조하거나 이들중의 하나 또는 모두를 제3자로부터 구입하는 것이다. 광학 소자(이하, 단순히 "광학 칩"이라고도 함)와 전자 웨이퍼(이하, "전자 칩"이라고도 함)을 모두 제조한다면, 광학 칩이 전자 칩 상부에 배치되도록 하는 경우에 제조자는 그 각각의 표면상의 패드들이 서로 정합되도록 적절히 배치시키는 조치를 취할 수 있다. 그러나, 전자 칩과 광학 칩은, 동일한 조직체내에서 설계 및 제작되더라도, 서로 동시에 설계될 수는 없었다. 그래서, 단일의 제조자로서는, 광학 칩과 전자 칩의 설계에 관하여 그 동일한 조직체내에서 상호간 밀접한 업무협력이 존재하지 않으면, 이들 각각 위에의 콘택트 패드간의 대응성이 쉽게 상실될 수 있다. 특히, 한쪽 또는 양쪽 모두가 제3자의 판매까지도 고려하여 설계되거나, 서로 다른 입수처로부터 얻은 소자를 집적하는 경우에 더욱 그러하다. 더나아가, 이들에 대한 설계의 계속적 향상 내지 변경은 콘택트 패드의 배치위치의 변경을 필요로 하고, 이로써 이전에 미처 예상하지 못한 패드 오정합을 야기하게 될 수도 있다.
더욱 바람직하지 못한 점으로서, 만약 특정의 전자 칩이 서로 다른 다양한 광학 칩과 함께 이용되도록 설계되지만, 그 광학 칩들이 서로 관련이 없는 다수의 사용자에게 공급하기 위해 대량 생산하는 제3자가 제공하는 제품(예를 들면, 상면 방출 수직 캐비디 레이저, 하면 방출 수직 캐비디 레이저, 분산형 궤환(DFB: distributed feedback) 레이저, 분산형 브래그 반사기(DBR: distributed Bragg reflector) 레이저(이들 각각은 원거리 응용분야에서 양호한 처프(chirp) 특성과 선폭 특성을 가짐), 상면 수신 검출기, 또는 하면 수신 검출기를 포함하는 칩들)이라면, 광학 소자상의 패드들은 전자 칩과 호환된다 하더라도 모두 동일한 위치에 배치되어 있을 가능성은 없다.
예를 들면, 도 3에 도시된 바와 같이, 단일의 광학 소자(300)는 제조자에 의해 특정된 위치에 배치된 콘택트 패드(302, 304)를 가지고, 전자 웨이퍼(306)의 일부분도 또한 제조자에 의해 특정된 위치에 배치되고 광학 소자가 그 위에 연결될 수 있는 콘택트 패드(308, 310)을 가진다. 이 광학 소자가 플립-오버형인 경우에, 전자 웨이퍼와의 플립-칩 타입 본딩에 있어서, 이들 각각의 콘택트 패드(302, 304, 308, 310)는 도 4에 도시된 바와 같이 서로 정합되지 않게 된다.
이것은 소자들의 조합/정합하는 능력을 제한한다는 점에서 문제를 야기한다. 더욱이, 어떤 칩이 특정의 다른 칩에의 연결을 의도하여 설계된다면, 다음에는 다른 콘택트 위치를 가진 다른 소자를 이용할 필요가 있고, 원래의 소자에 대해 행해진 모든 계획 및 조정은 새로운 소자에 대해서는 무용하게 된다.
그래서, 표준적 배치 기법 또는 일반적 배치 기법을 이용하는 설계자들간에 어떠한 조정이 없이도 소자들을 조합/정합할 수 있는 능력을 줄 수 있는 공정이 더욱 필요하게 된다.
또한, 어떤 경우에는, AR 코팅을 이용하여 소자들 중의 일부, 특히, 검출기들을 코팅하는 것이 바람직하다.
AR 코팅은 광이 검출기의 상면에 입사하는 것을 방지하고 또한 검출기-공기의 계면에서 이들의 굴절률의 차이에 의해 광이 반사하는 것을 방지한다. 이것에 의해 반사광이 검출기 자체로 입사하지 않게 되고 따라서 반사광이 전기적 신호로 변환되지 않게 되므로, AR 코팅은 검출기를 위해 중요하다. 즉, 반사광이 전기적 신호로 변환된다면, 이는 시스템 관점에서는 광손실에 해당한다. 그래서, AR 코팅은, 계면에서의 광 반사를 방지하기 때문에 검출기의 수광 효율을 최적화하게 된다.
하지만, 레이저는 그 동작을 위해서 고 반사율을 가진 상부 미러를 요구한다. 레이저상의 AR 코팅은 상부 미러의 반사율을 변화시킨다. 그 결과, 이들이 함께 레이징하는 것을 방지하지 못한다면, 이러한 변화는 최소한이더라도 레이저의 레이징 동작에 악영향을 미치게 된다.
웨이퍼가 레이저와 검출기를 어레이로 가지는 경우에, 종래기술에서는 검출기만을 AR 코팅하기 위해서 웨이퍼에 특별한 패터닝을 수행하여 AR 코팅 증착 공정동안에 레이저를 보호하여야 했고, 이로써 레이저 소자가 AR 코팅에 의해 피복되지 않도록 하는 것을 보장하였다.
이러한 보호 내지 별개의 처리가 웨이퍼상에서 다양한 서로 다른 소자들에 대해 이루어지는 경우에는 추가적인 처리 공정을 요구하게 되어, 처리시간을 증가시키고 그래서 처리 비용이 증가된다. 또한, 보호된 소자들을 손상시킬 가능성도 높아지게 된다. 결국, 이러한 전기적 콘택트 패드도 또한 보호되어야 한다.
또한, 소자들에 대해 별개의 처리들이 이루어지면, 동일한 영역내에 전기적 콘택트 패드들을 가진 칩에 대해 공정이 행해져야 하는 경우에, 또 다른 공정상의 문제점을 야기하게 된다. 예를 들면, 칩이 소자들 근처에 전기적 콘택트를 가지며, 전기도금법, 전해 도금법, 열적 증착법, e-빔 증착법, 또는 스퍼터링법이 그 콘택트 패드에의 솔더를 형성하는데에 이용되는 경우에, 솔더 범프가 광학 소자보 다 더 크기 때문에, 결과적인 솔더 범프의 높이로 인하여, 레이저를 AR 코팅으로부터 보호하기 위한 영역을 패터닝하는 것이 곤란하게 된다.
종래기술에서는, 웨이퍼 전체(즉, 레이저 및 검출기)가 AR 코팅되는 것을 허용하면서도 상기 레이저 상에 보호층을 패터닝할 필요가 없도록 할 방법이 없었다.
그래서, 전자 칩상에 여러 타입의 소자가 집적될 수 있게 하여 반사 방지 코팅과 같은 어떤 추가적인 처리 단계가 전체 웨이퍼에 대해 수행될 수 있고 집적공정후에 별도의 특별한 패터닝 공정이 필요하지 않은 기술이 더욱 필요하게 되었다.
발명의 개요
본 발명은 종래기술에서의 전술한 문제점들중의 하나 이상을 해결하는 광-전자 칩을 제조하는 기술을 다양한 실시예로서 제공하여 고수율 및 장기간의 수명을 갖는(즉, 신뢰성이 향상된) 소자를 제공한다. 특히, 본 발명은 다음과 같은 이점의 하나 이상을 얻을 수 있는 광-전자 칩을 제공한다. 즉, 낮은 동작 전류를 이용할 수 있게 하여 전력 소모를 줄이고 열 발생을 줄이는 이점, 발생된 열을 양호하게 방열시키는 이점, 레이저를 저온에서 동작시킬 수 있어 수명을 연장시킬 수 있고 양호한 파장 제어를 가능케 하는 이점, 및/또는 구조적 완성도를 높여 결함을 감소시키고 소자의 수명을 연장시키는 이점이 얻어질 수 있다.
본 발명은 콤포넌트 소자가 미리 구축된 방식으로 제조되거나 호환성이 있는 대응하는 전기적 콘택트를 가지는 것에 관계없이 집적형 광-전자 칩을 형성하기 위해 광학 칩과 전자 칩을 집적하는 기술을 제공한다.
또한, 본 발명은 레이저를 보호하는 특별한 처리를 하지 않으며 레이저의 레이징에 영향을 미치지 않으면서도 개별적인 소자들을 포함하는 웨이퍼 전체가 AR 코팅되도록 하는 집적형 광-전자 소자를 형성하는 기술을 제공한다.
광학 소자를 전자 칩에 근접하여 집적하는 경우에, 신뢰성 있는 집적형 광학 소자를 형성함에 있어 다음의 4가지의 특성을 가지는 것이 바람직하다.
제1의 특성은, 크로스토크 없이 광을 획득하는데에 충분하도록 광파이버 또는 광학 렌즈를 근접시키는 것이 가능하여야 한다는 것이다. 제2의 특성은, 소자의 활성 영역 상부에, 광이 특정의 소자로 빠져나가거나 입사하는 것을 방해하는 흡수층이 없어야 한다는 것이다. 제3의 특성은, 효율적인 열 방출을 제공하도록 충분히 큰 열적 매스(mass)가 그 소자에 부착되어야 한다는 것이다. 제4의 특성은, 소자의 구조적 완전성이 처리공정동안 유지되어 소자가 스트레스나 스트레인을 격더라도 소자 성능이 손상되지 않아야 한다는 것이다.
전술한 바와 같이, 도 1 및 도 2의 기법은 제1 및 제2의 특성은 만족시키지만, 이들 기법에서는 큰 열적 매스(즉, 소자의 기판)가 소자에 부착되어 있지 아니하고 소자에 대한 스트레스를 줄일 수 없기 때문에, 제3 또는 제4의 특성은 전혀 만족시키기 못한다.
본 발명의 출원인이 종래기술에 이러한 경우가 존재하는지 또는 그렇지 아니한지는 알 수 없지만, 도 1의 기법은 소자 상의 기판에 더욱 두꺼운 층을 남김으로써 제4의 특성을 만족시킬 가능성이 있을 수도 있다. 하지만, 이는 단지 특정의 소자의 동작 파장이 그 소자가 동작하는 파장에서 투광성을 가진다면 얻어질 수도 있는 것이다. 더욱이, 많은 경우에, 제1 특성을 만족시키는 능력은 감소되거나 손상 되게 되며, 예로서 레이저가 반도체 재료 내부로 방출되도록 재설계되지 않으면 레이저가 공기로 방출하는 경우보다 레이저 소자의 동작은 더욱 손상될 것이다. 또한, 두꺼운 기판이 잔류하면, AR 코팅을 하여 광이 레이저로 궤환하는 것을 방지하여야 한다. 또한, 이러한 기법은, 제3자에 의해 제공되는 수직 캐비티 표면 방출 레이저(vertical cavity surface emitting laser), 분포형 궤환 (DFB: distributed feedback) 레이저, 또는 분포형 브래그 반사기(DBR: distrrbuted Bragg reflector) 레이저 등의 상용적으로 입수가능한 미리 제작된 반도체 광학 소자를 이용하는 것을 방해하게 된다.
요약하면, 본 발명은 광학 소자와 전자 칩을 집적하여 이상의 네가지 특성을 모두 만족시킬 수 있는 광-전자 칩을 제조할 수 있는 기술을 제공한다. 더욱이, 원한다면 제3자로부터 입수한 소자를 이용할 수도 있다. 또한, 본 발명에 따르면 종래기술보다 제조 비용이 낮고, 수율이 높으며, 수명이 길다는 이점을 얻을 수 있다.
본 발명의 제1 태양은, 상면 활성 광학 소자와 전자 칩을 결합하여 혼성 칩을 제조하는 방법에 관한 것으로서, 상면 활성 광학 소자는 제1 측면과 제1 측면상에 활성 소자 콘택트를 포함하는 기판을 구비하며, 상면 활성 광학 소자는 제1 측면상에 존재하고, 전자 칩은 전자 칩 콘택트를 구비하고, 활성 소자 콘택트 중의 적어도 일부가 전자 칩 콘택트의 적어도 일부와 정합되어 있지 아니한 경우에 활성 소자 콘택트의 적어도 일부의 각각이 전자 칩 콘택트에 전기적으로 대응하게 한다. 본 태양의 방법은, 활성 소자 콘택트에 실질적으로 일치하는 지점에서 활성 소자 콘택트에서 제1 측면으로부터 제1 측면에 반대쪽의 기판의 저면까지 연장되는 개구를 정의하는 측벽을 기판내에 형성하는 단계; 측벽을 도전성으로 형성하는 단계; 및 지점과 전자 칩 콘택트를 도전성 재료로 연결하는 단계를 포함한다.
본 발명의 제2 태양은, 전자 칩에 결합되는 적어도 하나의 상면 활성 광학 소자를 포함하는 혼성 칩에 관한 것으로서, 그 혼성 칩은 여기에 개시된 방법중의 하나를 이용하여 제조된다.
본 발명의 제3 태양은, 두개의 칩을 연결하는 방법에 관한 것으로서, 두개의 칩 중의 하나는 후방측 활성 칩이고, 두개의 칩의 각각은 전기적으로 대응하는 콘택트를 가지고 서로 결합되되, 물리적으로는 서로 부정합되어 있다. 본 태양의 방법은, 절연체상에 도전성 경로들을 형성하는 단계로서, 도전성 경로들 각각은 두개의 칩 중의 어느 하나의 콘택트들의 물리적 위치와 두개의 칩중의 다른 하나의 전기적으로 대응하는 콘택트의 물리적 위치 사이에 연장되어 있는 단계를 포함한다.
본 발명에 개시된 태양 내지 본 발명의 개시로부터 얻어지는 결과적인 태양은 종래기술보다 향상된 이점과 이익을 준다.
여기에 개시된 이점과 특징은 대표적인 실시예로부터 얻어지는 것들 중의 일부이며, 이들 대표적인 실시예는 본 발명을 이해를 돕기 위해서 개시된 것이다. 청구의 범위에 의해 정의되는 본 발명은 이들 실시에에 의해 제한되지 않으며 청구의 범위에 대한 균등물도 제한되지 아니한다. 예를 들면, 어떤 이점들은 동일한 실시에에서는 동시에 실현될 수 없어 서로 상반될 수도 있다. 마찬가지로, 어떤 이점들은 본 발명의 하나의 태양에서는 적용될 수 있지만, 다른 태양에서는 적용될 수 없을 수도 있다. 그래서, 이들 이점 및 특징들은 동일성 여부를 판단하는데에 결정적 기준으로 고려되어서는 안된다. 본 발명의 추가적인 특징 및 이점은 다음의 상세한 설명, 첨부된 도면, 청구의 범위에 의해 분명해 질 것이다.
도 1은 집적형 광-전자 칩을 형성하기 위해 다수의 저면 방출 소자를 부착한 종래기술에서 이용되어 온 기법을 나타낸다;
도 2는 집적형 광-전자 칩을 형성하기 위해 다수의 저면 방출 소자를 부착한 종래기술에서 이용되어 온 기법을 나타낸다;
도 3은 제조자에 의해 특정된 위치에 배치된 콘택트 패드를 갖춘 단일 광소자와 그 제조자에 의해 특정된 위치에 배치된 콘택트 패드를 갖춘 전자 웨이퍼의 일부를 나타낸다;
도 4는 제조자에 의해 특정된 위치에 배치된 콘택트 패드를 갖춘 단일 광소자와 그 제조자에 의해 특정된 위치에 배치된 콘택트 패드를 갖춘 전자 웨이퍼의 일부를 나타내며, 이들 각각은 정합되어 있지 않다;
도 5는 본 발명에 따른 예시적 기법에 대한 개략도를 나타낸다;
도 6 및 도 7은 몇가지 서로 다른 접근 통로들(access ways)의 변형예를 나타낸다;
도 8은 파이버가 기판에 의해 지지되어 있는 광학적 어레이를 나타낸다;
도 9는 마이크로 렌즈 어레이를 수용하는 광학적 어레이를 나타낸다;
도 10은 개시된 기술에 따른 변형예의 광-전자 칩을 형성하기 위한 예시적 공정을 나타낸다;
도 11은 개시된 기술에 따른 변형예의 광-전자 칩을 형성하기 위한 예시적 공정을 나타낸다;
도 12는 개시된 기술에 따른 변형예의 광-전자 칩을 형성하기 위한 예시적 공정을 나타낸다;
도 13은 개시된 기술에 따른 변형예의 광-전자 칩을 형성하기 위한 예시적 공정을 나타낸다;
도 14는 도 10 내지 도 12의 소자와 유사한 방식으로 형성된 다른 광-전자 소자를 나타낸다;
도 15는 저면 활성 소자에 이용가능한 공정을 나타낸다;
도 16A는 상측 활성 소자에 이용가능한 공정을 나타낸다;
도 16B는 콘택트 홀이 코팅되고, 충전되지 않고, 정합에 보조할 수 있는 공정을 나타낸다;
도 16C는 다른 칩상의 콘택트와 정합하도록 기판상의 트레이스를 패터닝함으로써 재-라우팅된 콘택트를 갖춘 광학 칩을 도시한다;
도 16D는 광학 칩상의 콘택트와 정합하도록 기판상의 트레이스를 패터닝함으로써 재-라우팅된 광학 칩상의 콘택트를 도시한다;
도 17은 캐리어가 이용되지 않는다는 점을 제외하고는 도 16A에 도시된 것과 유사한 공정을 나타낸다;
도 18은 다른 소자를 연결하는데에 이용된 연결 칩 또는 어댑터 칩을 나타낸다;
도 19는 다른 대체의 실시예로서, 상측 활성 소자에 이용될 수 있는 어댑터 칩 또는 연결 칩의 다른 변형예를 나타낸다;
도 20A는 본 발명에 따른 기술중의 하나를 이용하는 두개 또는 그 이상의 소자의 적층을 나타낸다;
도 20B는 본 발명에 따른 기술중의 하나를 이용하는 레이저의 상면에 적층된 모듈레이터를 나타낸다;
도 21은 본 발명에 따른 기술중의 하나를 이용하여 형성된 예를들어 100개의 레이저의 어레이를 나타낸다;
도 22는 본 발명에 따른 기술중의 하나를 이용하는 DWDM 응용을 위한 어레이를 형성하는 단계들을 나타낸다; 및
도 23은 도 22의 공정을 평면도로 나타낸다.
상위 개략도인 도 5에는, 본 발명에 따른 예시적인 실시예가 개시되어 있다. 본 실시예는 근접한 광학적 접근을 허락하고, 흡수 영역을 제거하며, 더 높은 구조적 완성도를 제공하며, 더욱 양호한 방열 특성을 제공하면서, 종래기술의 문제점을 극복하게 한다.
도 5의 실시예에 있어서, 기판(102)에 레이저들이 집적되어 이루어진 레이저 웨이퍼(502)와 기판(102)에 검출기들이 집적되어 이루어진 검출기 웨이퍼(504)는, 종래기술을 이용하여 제조함으로써 또는 적당한 제3자로부터 구매함으로써 얻어진다. 대안으로서, 공통의 기판에 레이저들과 검출기들이 모든 집적되어 이루어진 혼성 웨이퍼가, 예를 들면 어떤 교대 패터닝 또는 다른 그룹화에 의해 제조되거나 얻어진다.
트렌치(506)가 에칭되어(기판 내부가 에칭되도록 함으로써) 웨이퍼를 개개의 소자로 분할하고, 또한 어떤 경우에는 적절한 소자 그룹으로 분할한다. 이는 예시적으로, 참조로서 본원에 인용하는, 본 발명과 동시에 출원되었으며 본 발명과 함께 양수된 발명의 명칭: "리던던시 소자 어레이"의 명세서에 개시된 바와 같이, 일정한 영역의 기판내로 에칭하면서 다른 영역의 기판에 에칭이 도달하기 전에 에칭을 중지함으로써 이루어진다.
대안으로서, 본 발명은 광학 칩 자체를 형성하는 것은 아니기 때문에, 광학 소자 웨이퍼를 직접 제조하는 대신에 이를 구매함으로써 전술한 공정, 즉, 웨이퍼의 형성, 소자의 성장, 또는 이산적 소자를 형성하기 위한 에칭 등은 완전히 생략될 수도 있다.
다음으로, 광학 소자 웨이퍼는 반전되고 전자 웨이퍼(508)에 대해 정합되며, 광학적 웨이퍼를 전자 웨이퍼에 적절하고 신뢰성 있게 본딩할 수 있는 방법, 예로서 종래의 플립-칩 본딩법 또는 그 밖의 다른 적절한 특허 방법을 이용하여 광학 웨이퍼를 전자 웨이퍼(508)에 본딩한다.
대안으로서, 어떤 경우에는, 기판(102)의 추가적인 처리가 광학적 웨이퍼를 전자 웨이퍼에 본딩되기 전 또는 본딩된 후에 수행되는 것이 이점이 있으며, 그 처리가 수행된 후의 소자 동작에 대한 동작 온도 한계를 넘어 소자를 사이클링하기 전에 그 처리가 수행되는 한 그러하다. 이러한 처리는 도 1 및 도 2를 참조하며 설명한 종래기술에 대해서는 적절하지 못한데, 만약 이 처리가 이용된다면, 기판의 완전 제거된 경우에는 각각의 이산적 소자의 본딩을 개별적으로 하여야 하기 때문에 소자의 제조비용이 매우 증가되고, 기판이 매우 박형으로된 경우에는 스트레스 및/또는 스트레인 문제로 인해 수율이 매우 감소된다.
이용되는 특정의 웨이퍼 및 광학 소자에 따라, 처리의 다른 변형예가 가능하다.
제1 변형예에서는, 기판이 50㎛를 초과하는 두께까지 박막화되며, 전형적으로는 약 50㎛ 내지 약 100㎛의 두께 범위내에서의 박막화가 근접한 광학적 접근을 위해 전형적으로 요구된다.
제2 변형예에서는, 기판이 약 100㎛ 내지 웨이퍼의 광학 소자 부분의 두께에 상당하는 두께의 범위로 박막화된다.
제3 변형예에서는, 기판이 약 20㎛ 내지 50㎛의 두께의 범위로 박막화된다.
제4 변형예에서는, 기판의 두께가 웨이퍼의 광학 소자의 두께와 대략 동일하여, 박막화를 요구하지 않는다.
제5 변형예에서는, 기판이 웨이퍼의 광학 소자 부분의 두께와 대략 동일한 두께까지 박막화된다.
후술하는 바와 같이, 본 발명에 따르면, 전체의 기판의 두께가 근접한 광학적 접근을 위해 필요한 두께보다 두껍게 유지될 수도 있는데, 예를 들면 이하에서 설명하는 접근 통로를 구성하여 광 파이버 또는 마이크로 렌즈에의 접근 통로로서 삽입을 허락하되 근접한 광학적 접근의 범위내에서 소자와 분리거리를 갖도록 한다. 하지만, 이러한 경우는 변칙적인 것에 해당한다고 예상되고 있다.
트렌치 또는 홀의 형태인 접근 통로(510)는 광이 방출되거나 검출되는 광학 소자의 일부에 대해 기판에서 종래의 에칭법 또는 드릴링법을 이용하여 에칭되거나 또는 드릴링되며, 한편 기판 자체는 손상되지 않도록 유지하는 것이 바람직하다. 특정의 기판 및 소자에 따라, 레이저 드릴링, 에칭, 또는 이들의 조합과 같은 다른 기술이 이용될 수 있다. 또한, 사용되는 특정의 기술에 따라, 접근 통로는 직선형 측벽, 경사형 측벽, 또는 이들의 조합을 가질 수도 있다.
예를 들면, 기판의 외부 표면 근처에 초기의 직선형 측벽과 그 기판이 소자와 만나는 위치 근처에 경사형 측벽을 가진 접근 통로(510)를 형성하기 위하여, AlGaAs(aluminum gallium arsenate) 정지층이 ASIC(이하, "샘플"이라고도 함)에 혼성되어 있는 GaAs(gallium arsenate) 기판에서, 다음과 같은 공정기법이 이용될 수 있다. 여기서, AlGaAs 정지층은 VCSEL 및/또는 광검출기(이하, "검출기"라고도 함)와 같은 광학 소자를 지지하는 기능을 한다.
우선, 접근 통로(510)가 기판상에서 레지스트 패터닝된다.
다음, 샘플이 13.56MHz 평행판 반응성 이온 에칭장치(RIE)에 장착되고, 공정가스가 도입되기 전에 잔류 수분을 감소 내지 제거하기 위해 약 3x10-5 Torr 아래의 압력으로 배기된다. 이 기준 압력이 얻어지면, 에칭의 제1 부분이 표 1의 공정 조건에서 개시된다.
표 1
SiCl4 14 sccm
SF6 7 sccm
압력 20 mTorr
척 온도 30 ℃
RF 전력 129 watts
바이어스 전압 -245 Vdc
시간 5 min
이로써, 기판의 표면으로부터 기판내로 소자방향으로 일정 거리만큼 연장되는 직선형 측벽이 형성된다.
이러한 공정 조건은, 본 실시예에서 최소의 소자 손실을 가지며 GaAs-대-AlGaAs 선택도가 거의 무한대인 경사형 측벽을 가진 접근 통로(510)의 일부를 형성하기 위해서는 최적화된다. 특히, 그 공정 조건은 표 2에 개시되어 있다.
표 2
SiCl4 14 sccm
SF6 7 sccm
압력 70 mTorr
척 온도 30 ℃
RF 전력 92 watts
바이어스 전압 -190 Vdc
시간 30 min
이러한 공정은, 잔류 Cl을 AlGaAs 정지층으로부터 게터링하기 위해 최적화된다. 이로써, 샘플이 공정 챔버로부터 꺼내진 후에 추가적인 HCl의 형성(습식 에칭을 처리하는 경우)을 방지할 수 있게 된다. 이러한 공정의 일부를 위한 공정 조건은 표 3에 개시된 바와 같이 설정된다.
표 3
SF6 7 sccm
압력 70 mTorr
척 온도 30 ℃
RF 전력 50 watts
바이어스 전압 -20 Vdc
시간 3 min
가장 간단한 경우에는, 이 접근 통로는 될 수 있는 한 작게 하여, 소자상에 잔류 기판의 량이 최대로 되도록 한다. 잔류하는 기판은, 예로서 전자적 장치에 부착되는 동안에 격게 되는 스트레스로부터 개개의 소자를 보호하기 위한 견고한 프레임 워크를 제공한다. 하지만, 이용된 특정의 소자 및 기판에 따라서는, 예로서 접근 통로가 형성되는 때에 또는 후속하는 전자 웨이퍼에의 부착시에 어떤 위치에 기판을 패터닝함으로써, 기판에 대한 추가적인 제거가 이루어지게 된다.
주목할 것은, 기판에 대한 추가적인 제거가 적절히 계획되지 않는다면 더 많은 기판이 제거되어 방열의 이점이 감소되거나 사라질 수도 있다는 것이다. 더욱이, 추가적인 기판이 제거되는 량 및 그 위치에 따라서는, 스트레스 및 스트레지 저지 능력도 또한 감소될 수도 있다. 하지만, 어떤 경우에도, 구조적 이점을 크게 훼손시키지 아니하고 기판의 전체 표면적을 증대시킴으로써 기판의 선택적 제거에 의해 방열의 이점이 향상될 수 있다는 것은 분명히 이해될 것이다. 그래서, 기판 제거에 있어서의 중요한 점은 충분한 기판이 소자상에 잔류하여 소망하는 열적 특성 및 구조적 특성이 성취되도록 하여야 하는 점이라는 것은 이해되어야 한다.
하지만, 이용된 특정의 기법에 따라서는, 어떤 경우에는, 예를 들어 소자를 분리하는 트렌치가 에칭되는 중에, 그 전에, 또는 그 후에 수행되는 본딩 공정 전에 또는 후에 접근 통로의 형성 공정이 수행되는 것이 바람직하다.
선택사항으로서, 희망하는 경우에는, AR 코팅이 검출기에 도포될 수 있다.
전술한 3개의 변형예 중 어느 것이 사용되었는가에 따라 각각 서로 다른 처리가 수행된다. 도 6 및 도 7은 몇가지의 서로 다른 접근 통로의 변형예를 예시하고 있다. 예로서, 제1 변형예가 이용되면, 접근 통로는 기판을 완전히 관통하도록 연장된다(도 6a, 도 6b, 도 7a, 도 7c, 도 7e 참조). 대안으로서, 이들 접근 통로는 기판의 외부 표면으로부터, 광학 소자의 부분에 직접 잔류하는 기판이 감소하되 완전히 제거되지는 아니한 위치까지 연장될 수도 있다(예로서, 도 6c, 도 6d, 도 7b, 도 7d, 도 7f 참조). 여기서, 광학 소자는 광이 그로부터 방출되거나 검출되는 소자이다. 일반적으로, 광이 방출되거나 검출되는 소자인 광학적 소자의 부분에 대해 직접 잔류하는 기판은 대략 100㎛ 또는 그 이하의 두께까지 감소되어 소자에 대한 근접한 광학적 접근을 가능케 한다. 다른 경우에는, 이 두께가 대략 50㎛ 또는 그 이하까지 감소될 수도 있고, 어떤 경우에는 20㎛ 또는 그 이하까지 감소될 수도 있으며, 전형적인 두께는 20㎛ 내지 50㎛의 범위내에 있다.
또한, 형성된 특정의 접근 통로에 따라서는, 이 접근 통로가 광 파이버(예로서, 도 6a, 도 6c, 도 7b, 도 7d 참조) 또는 마이크로 렌즈(예로서, 도 6b, 도 6d, 도 7a, 도 7c 참조)를 수용하는데 이용되는 것이 더욱 바람직하다.
그래서, 이상과 같은 기법중의 하나를 채용함으로써, 광 파이버의 단부가 기판에 의해 지지되는 광학적 어레이가 형성될 수 있고(도 8 참조), 기판에 의해 지지되는 하나 그 이상의 개별적으로 배치된 마이크로 렌즈를 수용하는 광학적 어레이가 형성될 수 있고(도 6b, 도 6d, 도 7a, 도 7c, 도 7e 참조), 마이크로 렌즈의 어레이를 수용하는 광학적 어레이가 형성될 수도 있다(도 9 참조).
전술한 바와 같이, 기판은 또한 그 기판의 표면을 거칠게 하여 양호한 방열을 위한 노출 표면적을 증대시키도록 패터닝될 수도 있다.
여기에 개시된 기술, 즉 기판에 부착되도록 남겨두는 기술을 이용하면 스트 레스가 광학 소자에 크게 전달되지 않고, 연결 매체 또는 전자 칩에 의해 흡수되도록 하여, 스트레스가 더욱 양호하게 저지될 수 있다는 것은 이해될 것이다.
도 10 내지 도 13은 전술한 기술에 따른 광-전자 칩의 형성 공정의 예시적 실시예를 나타낸다.
도 10a는 레이저 어레이의 일부인 단일의 하면 방출 레이저 소자(1002)의 개략도이며, 나머지 부분은 도시되어 있지 않다.
하면 방출 레이저 소자(1002)는 분리 트렌치(1004)에 의해 주변부와 분리되고 적절한 재료(예로서, Si(silicon), SiGe(silicon-germanium), GaAs(gallium-arsenide), 또는 InP(indium-phosphate))로 이루어진 기판상에 지지되어 있다. 기판에 이용되는 특정의 재료는 본 발명과는 무관한 요인에 의해 결정될 수 있지만, 열적 요인에 의한 스트레스는 광학 소자 기판과 전자 소자 기판의 열 팽창 계수가 가능하면 일치하도록 함으로써 감소될 수 있다는 것은 주목할 필요가 있다. 이상적인 경우는, 이 두 기판이 동일한 물질로 이루어져 열 팽창 계수가 동일한 경우이다
레이저의 여기 및 제어에 이용되는 전기적 콘택트(1008, 1010)는 이를 지지하기 위한 스탠드(1012, 1014) 상에 각각 장착된다. 각각의 전기적 콘택트의 각각의 일단부(1016, 1018)는 레이저 소자에 대한 전극으로서 역할을 하고, 각각의 타단부는 솔더와 같은 도전재(1024)가 전자 웨이퍼에의 소자(1002)의 본딩을 위해 증착되어 이루어진 패드(1020, 1022)의 역할을 한다.
도 10b는 레이저 어레이가 전자 웨이퍼(1030)의 대응하는 패드(1026, 1028) 에 대해 반전되어 배치된 후의 도 10a의 레이저 소자(1002)를 나타낸다.
도 10c는 각각의 패드(1020, 1022, 1026, 1028) 사이에 솔더 본드(1032)를 통해 전자 웨이퍼(1030)에 부착된 후의 레이저 소자(1002)를 나타낸다.
도 10d는 기판(1006)이 20㎛ 내지 50㎛의 범위로 박막화된 후의 레이저 소자를 나타낸다.
도 10e는 드릴링 대신에 에칭을 이용하는 경우에 접근 통로(1034)가 기판내에 형성된 후의 소자를 나타낸다. 주목할 것, 이 경우에, 접근 통로는 기판(1036)의 표면으로부터 소자 클래딩 층(1038)까지 연장되어 있다는 것이다.
도 10f는 경화시에 양호한 열전도도를 가지게 되는 저점도 열적 에폭시등의 선택사항으로서의 열전도성 재료(1040)이 소자에 도포된 후의 도 10e의 소자를 나타내며, 여기서 저점도는 양호한 커버리지를 위해 유동성을 좋게 한다.
이상은 레이저를 참조하며 설명되었지만, 이러한 공정은 검출기형 소자에 대해서도 동일하게 적용되며, 다만 검출기 소자는 AR 코팅이 되지 않는다는 점만 상이하다.
도 11A 내지 도 11B는 도 10a 내지 도 10f에 도시된 광-전자 소자와 유사한 방식으로 형성하되 레이저 소자가 스탠드(1102, 1104)로서의 소자의 반도체 재료로 이용된다는 점이 상이한 다른 광-전자 소자를 나타낸다.
도 12a 내지 도 12f는 전술한 소자와 유사한 방식으로 형성된 다른 광-전자 소자를 나타낸다. 도시된 바와 같이, 이 타입의 광-전자 소자는 스탠드로서 반도체 재료를 이용하지 않는다. 또한, 이 광-전자 소자의 레이저는 리던던시 방식으로 이용될 수 있도록 그룹화되어 있다. 전술한 바와 같이, 리던던시 레이저를 가진 어레이의 형성은 발명의 명칭 "리던던시 광학 소자 어레이"의 명세서를 참조로 인용하면서 설명한다. 특히, 도 13은 어레이내에 두개의 인접한 레이저가 있고, 접근 통로(1034)가 형성되고, 그룹화 트렌치(1302, 1304)가 공지의 에칭법에 의해, 그룹화 트렌치(1302, 1304)를 분리 트렌치들(1004)의 일부와 연결하는 깊이까지 잔류 기판(1006)에서 에칭된다. 이러한 방식으로, 두개 또는 그 이상의 레이저가 백업 레이저로서 이용되는 하나의 이상의 레이저와 공통의 광파이버를 공유하도록 배치될 수 있고, 이는 본원에 참조로서 인용하는, 본 발명과 함께 양수된 발명의 명칭, "리던던시 광학 소자 어레이"의 명세서에 개시되어 있다.
이러한 방식으로 레이저를 그룹화하여 얻어지는 이점은, 단일의 웨이퍼당의 수율이 증대되는 것으로서, 이는 예로서 그룹화된 레이저 쌍으로 구성되어 하나의 레이저가 손상되는 경우에 다른 레이저가 그 위치에서 이용될 수 있게 되기 때문이다. 이러한 방식의 다른 이점은, 광-전자 소자의 수명이 증가되는 것으로서, 예를 들면, 이 레이저의 쌍중의 하나의 레이저가 결국에 고장나는 경우에, 레이저가 외부에서 독립적으로 선택될 수 있다면, 제2의 레이저가 선택될 수 있고 고장난 부분을 대체하여 라인으로 가져갈 수 있다.
또 다른 이점은 이들 전술한 2개의 직접적인 이점 중의 하나 또는 모두를 성취하면서도 비용을 절감한다는 것이다. 웨이퍼 상의 레이저의 개수를 증대시키는데에 따른 비용의 증가는 무시할 정도이기 때문에, 향상된 수율, 향상된 신뢰성 및/또는 증가된 수명은 실질적으로 비용없이 얻어진 것이라 볼 수 있다.
도 13은 또한 도 12a 내지 도 12f의 기법을 이용하여 형성된 예시적인 어레이(1306)을 기능적으로 나타낸다. 어레이(1306)는 소자의 상부로부터 도시되어, 각각의 레이저에 대한 접근 통로(1304)와 잔류 기판(1006)이 명확히 보일 수 있도록 되어 있다. 도 13에 도시된 바와 같이, 레이저들은 4개의 레이저가 하나의 그룹이 되도록 그룹화되고, 하나의 그룹(1038)은 트렌치(1302, 1304)의 그룹화에 의해 정의되며, 이로써 전기적으로 도전체인 기판(1006)을 통하여 그 그룹(1308)내의 인접한 레이저들 사이에 전류 경로가 생기지 않도록 하는 것을 보장한다. 도시상의 이유로, 실질적으로 관찰하기 좋은 지점으로부터 보여질 수는 없지만, 분리 트렌치들(1004)의 일부만 도시되어 있다.
도 14a 내지 도14f는 도 10 내지 도 12의 소자와 유사한 방식으로 형성되는 다른 광-전자 소자를 나타낸다. 도시된 바와 같이, 이 타입의 광-전자 소자는 스탠드(1402, 1404) 로서 반도체 재료를 이용한다. 또한, 이 광-전자 소자의 레이저는 도 12 및 도13의 방식으로 이용될 수 있도록 그룹화되어 있고, 다만 그룹화된 트렌치로부터 명확히 알 수 있듯이 쌍으로 이루어져 있다는 점만이 상이하다.
전술한 바와 같이, 상기에서 설명하는 타입의 광-전자 소자의 제조자는 광학 소자를 얻는데에 두가지 방법이 있다. 즉, 제조자가 이들중의 어느 하나 또는 모두를 제조하거나 이들중의 하나 또는 모두를 제3자로부터 구입하는 것이다. 광학 소자(이하, "광학 칩"이라고도 함)와 전자 웨이퍼(이하, "전자 칩"이라고도 함)을 모두 제조한다면, 광학 칩이 전자 칩 상부에 배치되도록 하는 경우에 제조자는 그 각각의 표면상의 패드들이 서로 정합되도록 적절히 배치시키는 조치를 취할 수 있다. 그러나, 전자 칩과 광학 칩은, 동일한 조직체내에서 설계 및 제작되더라도, 서로 동시에 설계될 수는 없었다. 그래서, 단일의 제조자로서는, 광학 칩과 전자 칩의 설계가 조직체내에서 상호간 밀접한 업무협력이 존재하지 않으면, 이들 각각 위에의 콘택트 패드간의 대응성이 쉽게 상실될 수 있다. 특히, 한쪽 또는 양쪽 모두가 제3자의 판매까지도 고려하여 설계되거나, 서로 다른 입수처로부터 얻은 소자를 집적하는 경우에 더욱 그러하다. 더나아가, 이들에 대한 설계의 계속적 향상 내지 변경은 콘택트 패드의 배치위치의 변경을 필요로 하고, 이로써 이전에 미처 예상하지 못한 패드 오정합을 야기하게 될 수도 있고, 이는 심지어 동일한 조직체내에서도 그러하다.
더욱 바람직하지 못한 점으로서, 만약 특정의 전자 칩이 서로 다른 다양한 광학 칩과 함께 이용되도록 설계되지만, 그 광학 칩들이 서로 관련이 없는 다수의 사용자에게 공급하기 위해 대량 생산하는 제3자가 제공하는 제품(예를 들면, 상면 방출 수직 캐비디 레이저, 하면 방출 수직 캐비디 레이저, DFB 레이저, 이산적 DBR 레이저, 상면 수신 검출기, 또는 하면 수신 검출기를 포함하는 칩들)이라면, 광학 소자상의 패드들은 전자 칩과 호환된다 하더라도 모두 동일한 위치에 배치되어 있을 가능성은 없다.
예를 들면, 도 3에 도시된 바와 같이, 단일의 광학 소자는 제조자에 의해 특정된 위치에 배치된 콘택트 패드를 가지고, 전자 웨이퍼의 부분도 또한 제조자에 의해 특정된 위치에 배치되고 광학 소자가 그 위에 연결될 수 있는 콘택트 패드를 가진다. 만약 이 광학 소자가 플립-오버형인 경우에, 전자 웨이퍼와의 플립-칩 타입 본딩에 있어서, 이들 각각의 콘택트 패드는 서로 정합되지 않게 된다. 그럼에도 불구하고, 전술한 바와 같은 기법을 변경함으로써, 본 발명은 다른 콘택트 패드 정합을 가진 하면 방출 레이저, 상면 수신 검출기, 또는 하면 수신 검출기는 물론 지금까지의 실시예에서 참조한 하면 방출 레이저와는 다른 레이저를 채용할 수 있다.
바람직하게는, 이로써 응용분야에 대한 개별적인 최적의 성능을 가진 "최상 품질" 칩을 선택하여 이용하는 것을 가능하게 하고, 관련 판매자가 전기적 콘택트 배치 위치에 대한 요구사항 내지 기준을 만족시킬 수 없거나 할 수 없기 때문에 그러한 판매자를 제외할 필요가 없게 된다.
일반적으로, 광학 소자가 하면 방출/수신형인지 또는 상면 방출/수신형인지에 따라 두개의 서로 다른 공정이 이용된다.
설명을 용이하게 하기 위해서, 용어, "하면 활성"은 하면 방출 소자(레이저) 및 하면 수신 레이저(검출기) 모두를 지칭하는 것으로 이용된다. 마찬가지로, 용어, "상면 활성"은 상면 방출 레이저 및 상면 수신 검출기 모두를 지칭하는 것으로 이용된다.
하면 활성 소자 공정
본 공정은 하면 방출/수신 소자(즉, 하면 활성 소자들)에 이용될 수 있는 것으로서 도 15를 참조하며 설명된다. 설명을 용이하게 하기 위해서, 전술한 바와 같이, 광학적 웨이퍼(1502)는 광학 칩(1504)내로 처리되어 들어간다는 것으로 가정한다. 대안으로서는, 광학 칩(1504)은 제3자로부터 얻어질 수도 있다.
우선, 절연층(1506)이 공지의 방법으로 광학 칩(1504)의 표면에 피착된다.
다음, 개구 또는 비아(1508)들이 그 절연층(1506)에 형성되어, 광학 칩의 콘택트 패드에 접근을 가능케 한다. 이것 역시 본원에서 참조로서 인용하는, 본 발명과 동시에 출원되었으며 본 발명과 함께 양수된 발명의 명칭, "다수 개구 광파이버 광학 소자 및 제조방법"의 명세서에 개시된 웨이퍼내에 관통홀을 형성하는데 이용되는 방식으로 레이저 드릴링 또는 에칭법에 의해 수행된다.
대안으로서, 개구 또는 비아(1508)는, 예를 들어 콘택트 패드의 위치가 미리 알려져 있다면, 부착 전에 절연층에 미리 형성될 수 있다.
다음에, 개구 또는 비아(1508)는, 개구 또는 비아의 측벽에 도전성 재료(1510)를 도포함으로써(선택사항으로서, 이들에 대해 미리 절연체로 코팅할 수도 있음) 또는 개구 또는 비아를 도전성 재료(1510)로 충전함으로써 도전성을 갖게 된다.
바람직하게는, 개구 또는 비아가 완전히 충전되지 않는 경우에는, 이는 정합을 보조하는데에 이용될 수도 있다. 이것은, 개구 또는 비아가 충분히 넓어서 다른 칩상의 솔더 범프가 그 관통홀내로 "슬로팅"되어, 이들 사이의 최초의 정합을 제공하는 것이 가능하게 된다. 더욱이, 어떤 경우에는, 모세관 현상에 의해, 솔더는 개구 또는 비아내로 일부가 흡입되고, 이것이 용융되어 더 양호한 연결을 형성하고 정합을 더욱 보조할 수 있도록 하게 한다.
선택 사항으로서, 그리고 대안으로서, 개구 또는 비아가 부착 전에 미리 형성되는 경우에, 개구 또는 비아(소망하는 경우에)의 코팅 또는 충전이 광학 칩에 절연층을 부착하기 전에 형성될 수도 있다.
다음에, 전기적 트레이스(1512)가 절연층의 노출된 측에 패터닝되어 그 개구 또는 비아(현재 코팅 또는 충전되어 있는 것)로부터 절연체상의 위치(이는 전자 웨이퍼상의 콘택트 패드의 위치와 정합하게 됨)로의 도전 경로를 형성한다.
선택 사항으로서, 몇가지 서로 다른 정합이 가능한 경우에는, 서로 쌍을 이루게 될 콘택트들이 처리가능하게 정의된 영역에서 서로 약간 오프셋되면, 그 광-전자 칩과 쌍을 이루는 특정의 전자 칩에 따라, 단일의 트레이스가 두개 또는 그 이상의 연결점을 형성하거나 연결 영역을 형성할 수 있게 된다.
다른 변형예에서는, 광학 칩이 연결되는 칩이 전자 칩(모듈레이터와 같은 다른 광학 칩에 또는 광학 칩이 선택사항으로서 투명하게 되어 있는 다른 레이저에 대향하도록 되어 있음)인 경우, 일반적으로 대부분의 전자 칩은 콘택트 재-라우팅에 이용될 수 있는 절연층을 미리 구비하고 있기 때문에, 전기적 트레이스가 전자 칩상에 패터닝될 수도 있다.
이렇게 완성된 후에, 전술한 공정이 진행되어, 두개의 칩(1514)의 결합이 (본 예에서는, 플립-칩 기법에 의해) 수행되며, 특별한 경우에는, 기판의 박막화, 기판의 완전 제거, 또는 그 두께까지 기판을 남기는 공정이 후속될 수도 있다. 그후에, 접근 통로(1516)의 형성, 칩 기판의 패터닝, 열도전체의 플로잉, 또는 AR 코팅의 도포등이 필요하거나 소망하는 경우에 수행될 수도 있다.
상면 활성 소자 공정
본 공정은 상면 방출/수신 소자(즉, 상면 활성 소자들)에 이용될 수 있는 것으로서 도 16을 참조하며 설명된다. 설명을 용이하게 하기 위해서, 전술한 바와 같이, 광학 칩은 광학 칩은 제3자로부터 얻어질 수도 있으며, 그 광학 칩 자체를 형성하는 공청은 본 발명과 무관하게 이루어질 수도 있다는 것을 가정한다.
또한, 두개의 단계가 각각 또는 모두 선택사항으로서 본 공정을 개시하기 전에 수행될 수 있다. 제1의 단계는, 광학 칩의 상부 표면에 캐리어를 부착하는 것이다. 이 캐리어는, 견고하여 나머지 공정 동안에 광학 칩을 유지하는데에 이용할 수 있다면, 어떤 물질로도 이루어질 수 있다. 제2의 단계는, 광학 칩 기판을 박막화하는 것이다. 이로써, 광학 칩의 전면에 존재하는 콘택트에 접근할 수 있도록, 에칭 또는 드릴링되어야 하는 재료의 량을 감소시킬 수 있게 된다.
이때, 본 공정은 도 15의 공정과 유사한 방식으로 다음과 같이 진행된다.
홀 또는 비아가, 광학 칩을 관통하여 광학 칩의 전면에 형성된 콘택트까지 에칭 또는 드릴링된다.
홀 또는 비아는 도전성 재료로 코팅 또는 충전되어, 콘택트를 광학 칩의 후방까지 외부로 가져가며, 여기서 도전성 재료에는 절연 코팅이 하층에 적층될 수도 있다.
대안으로서, 예로서, 기판을 통해 칩의 후방으로부터 직접 접근이 칩을 손상하거나 다른 문제를 일으키게 되도록 콘택트가 배치되는 경우에는, 홀 또는 비아는 적절한 위치에서 에칭 또는 드릴링되고, 도전체가 그 전방측에 부가되어, 콘택트 패드를 홀 또는 비아를 코팅 또는 충전하는 도전체와 연결시킬 수 있게 된다.
바람직하게는, 홀 또는 비아가 완전히 충전되지 않는 경우에는, 이는 정합을 보조하는데에 이용될 수도 있다. 이것은, 홀 또는 비아가 충분히 넓어서 다른 칩상의 솔더 범프가 그 관통홀내로 "슬로팅"되어(도 16B 참조), 이들 사이의 최초의 정합을 제공하는 것이 가능하게 된다. 더욱이, 어떤 경우에는, 모세관 현상에 의해, 솔더는 홀 또는 비아내로 일부가 흡입되고, 이것이 용융되어 더 양호한 연결을 형성하고 정합을 더욱 보조할 수 있도록 하게 한다. 또한, 전자 칩과 쌍을 이루도록 정합을 위해 적절한 위치와 일치하도록 홀 또는 비아가 배치되면, 비아 또는 홀이 종래의 기법을 이용하여 그 전방측상의 콘택트 패드에 연결될 수 있다.
후방 방출/수신 소자 집적 공정에 있어서, 비아 또는 홀이 전자 칩의 콘택트 패드와 일치하지 않는 경우에, 전기적 트레이스가 도 16c의 광학적 웨이퍼의 표면상에 또는 도 16D의 다른 칩, 이 경우에는 상기 전자 칩에 패터닝되고, 이 경우에는 비아 또는 홀과 다른 칩상의 콘택트 위치사이의 연결을 제공하게 된다.
이 때, 전술한 바와 같이, 칩들은 서로 모여져서 연결될 수 있다.
캐리어를 부가하는 선택 공정이 수행되었다면, 이단계에서 캐리어가 제거될 수 있다. 캐리어가 너무 두꺼워 광학적 접근에 문제를 일으키거나 캐리어를 통해 레이저 광이 통과하는데에 부작용을 일으키게 되는 복잡한 굴절률 부정합을 가진 경우에는, 이 캐리어는 반드시 제어되어야 한다. 대안적인 변형예에서는, 캐리어가 광학적 접근에 문제를 일으키거나 캐리어를 통해 레이저 광이 통과하는데에 부작용을 일으키게 되는 복잡한 굴절률 부정합을 가지더라도, 바람직하게는 광학 칩에 부착하기 전에 접근 통로 또는 캐리어내의 관통홀을 패터닝함으로써, 캐리어가 잔류할 수도 있다.
또한, 소망하는 경우에는, 마이크 렌즈 또는 도파관과 같은 하나 또는 그 이상의 추가적인 광학 부재가 캐리어 상부에 형성될 수도 있다.
도 17은 도 16과 유사한 공정을 나타내며, 다만 캐리어가 이용되지 않는다는 점만 상이하다.
연결체 또는 어댑터 칩의 대체예
이용가능한 다른 변형예에서, 예를 들면, 광학 칩과 다른 칩 모두를 제3자로부터 구입하는 경우나, 두개 또는 그 이상의 칩이 고려되고 이들이 서로 다른 콘택트 패드 위치를 가지는 경우에 (다만, 이들 콘택트 패드 위치는 공지되어 있음), "어댑터" 또는 연결 칩이 여기에서 개시하는 방법을 그대로 채용하여 즉시 제조될 수 있어, 설계 및/또는 제조가 진행될 수 있도록 한다.
도 18을 참조하면, 서로 다른 소자를 연결하는데 이용된 연결 칩 내지 어댑터 칩이 도시되어 있고, 공통 웨이퍼 (1800)의 상측(1802) 및 하측(1804)은 패터닝되어, 상측 및 하측 각각 위에 트레이스(1806 1808, 1810)가 각각의 칩에 대한 특정의 콘택트 패드 위치(1812, 1814, 1816, 1818)로부터 각각에 대한 공통 위치까지 형성되도록 한다.
관통홀이 형성되고, 도전성 재료로 채워지거나(crate)되거나 충전되어, 이들을 서로 함께 가져오는 경우에, 대응하는 쌍, 즉, 상측의 콘택트와 하측의 콘택트를 연결한다.
도 19는 상면 활성 소자에서 이용할 수 있는 어댑터의 변형예 또는 연결 칩의 변형예인 또 다른 대체 실시예를 나타낸다. 도시된 바와 같이, 어댑터 또는 연결 칩(1902)은 연결 패드(1908)를 통한 광학 칩(1906)에의 직접 연결 및 예로서, 스탠드오프(1912), 점퍼, 와이어, 리본, 또는 다른 공지의 부착 부재를 통한 전자 칩(1910)에의 연결을 위해 일측상에만 전기적 콘택트(1904)를 가진다. 이러한 구성에 있어서, 소자는 상면 방출/수신형이고 어댑터는 상측에 배치되어 있기 때문에, "광학적 비아"(1914)가 어댑터에 제공되어 광에의 접근을 허락하게 된다.
다음, 광학 칩은 전자 칩의 상부에 배치될 수 있고, 연결 칩은 광학 칩과 전자 칩사이의 연결성을 제공하도록 이들 칩 모두의 상부에 배치될 수 있다.
부가적으로 설명하면, 이상은 광학 칩을 전자 칩과 한쌍으로 형성하는 것과 관련하여 설명하였지만, 기본적으로 동일한 공정(패드 부정합을 해결하기 위한 연결 칩의 이용, 적절하게 패터닝된 절연체의 이용 및 기판의 이용)이, 광학적 웨이퍼, 전기적 웨이퍼, 전자 웨이퍼 또는 광-전자 웨이퍼, 또는 이들 조합들 사이에서 패드 오정합을 해결하기 위해 그대로 채용될 수 있다.
그 밖의 변형예
전술한 바와 같이, 어떤 경우에는, 소자의 일부, 특히, 검출기를 AR 코팅막으로 코팅하는 것이 바람직하다. 하지만, 전술한 광-전자 칩은 두개(그 이상일 가능성도 있음)의 서로 상이한 광학 소자로 이루어진다. 또한, AR 코팅이 레이저를 손상시키는 것은 바람직하지 않다.
바람직하게는, 전술한 공정들의 또 다른 선택사항으로서의 변형예에 있어서, AR 코팅될 필요가 있는 소자는 본래 AR 코팅되지 않은 것과 구별되어야 할 필요는 없다.
본 공정은 대체로 도 5를 참조하며 전술한 공정 흐름을 따르며, 그 공정에서는 레이저 웨이퍼와 검출기 웨이퍼가 형성되고, 플립 오버되고, 플립-칩 본딩 법을 통해 전자 칩에 부착된다.
기판이 박막화되되, 레이저 기판에 대해서는 기판이 레이저 캐비티의 두께 보다 두껍다고 고려될 수 있는 정도까지만 수행된다. 서로 다른 타입의 레이저 장치는 서로 다른 특정의 두께를 요구하지만, 기판의 두께는 DFB 및 DBR의 경우에는 레이저 캐비티의 두께보다 적어도 수 배 두껍게 되고, VCSEL의 경우에는 미러들 간의 거리보다 적어도 수 배 두껍게 되어야 한다. 정확한 거리는 소자에 따라 다르기 때문에, 대략적으로 말하면 레이저 캐비티의 두께의 10배를 이용한다고 할 수 있다. 하지만, 이 두께가 정밀하게 제어될 수 있다면, 10배 보다 작게 될 수도 있고, 특정의 최소 두께는 AR 코팅이 레이저의 레이징 능력에 영향을 주지 않는 최소의 두께로서 경험적으로 얻어질 수 있다.
상면 활성 레이저에 대해서도 마찬가지의 기법이 이용될 수 있다. 상면 활성 레이저의 경우에 있어서, 기판은 레이저의 상측에 부착되는데, 이 기판은 전술한 바와 같이 캐리어가 될 수 있고, 캐리어가 제거된 후에 별도의 기판이 부착되거나, 콘택트 재-라우팅이 필요하지 않거나 또는 다른 칩상에서 수행되는 경우에는, 캐리어를 대신하게 된다. 기판은 피착후에 전술한 두께까지 박막화되거나, 피착전에 전술한 두께까지 박막화 된다.
이렇게 완성된 후에, 레이저 및 검출기가 동시에 반사 방지 코팅된다. 그래서, AR 코팅 공정중에 특별한 패터닝 또는 레이저와 검출기간의 구별이 필요없게 된다.
그래서, 전술한 공정은 다양한 서로 다른 소자에도 적용될 수 있다는 것으로 이해되어야 한다. 예를 들면, 본 발명에 따르면, 레이저의 상측에 모듈레이터를 적층하는 것이 어레이-호환 포맷으로 수행될 수 있다. 사실상, 이것은 모듈레이터가 레이저의 상측 또는 레이저의 하측에 있는 경우에 수행될 수 있다. 더욱이, 두개(또는 그 이상)의 소자가 단일의 에피텍셜 공정에서 형성되는지 또는 그렇지 아니한지에 관계없이 수행될 수 있다. 마찬가지로, 상면 활성 소자 또는 후방 활성 소자의 상측에 상면 활성 소자를 적층하는 것이 수행될 수 있고, 도 20A에 도시된 바와 같이 상면 활성 소자 또는 후방 활성 소자의 상측에 후방 활성소자가 적층하는 것이 수행될 있으며, 더 자세히 설명하면, 도 20B의 후방 방출 레이저상에 모듈레이터가 장착될 수 있다.
격자 부정합을 가진 소자는 개개의 소자가 수행하는 기능과 무관하게 마찬가지로 적층될 수 있다.
또 다른 응용예에서는, 다른 에피텍셜 웨이퍼로부터의 소자들이 웨이퍼 스케일 레벨에서 공통 칩상에 함께 집적될 수도 있다. 그래서, 서로 다른 파장의 레이저가 도 21에 도시된 바와 같이, DWDM(dual wavelength division multiplexing)과 MWDM(multiple wavelength division multiplexing)에의 응용을 위해 혼성될 수 있다.
도 21은 웨이퍼 스케일에서 공통 칩상에 집적된 백개의 서로 다른 파장 레이저의 어레이를 나타낸다. 이렇게 함으로써, 그리고 각각의 레이저가 선택가능하게 됨으로써, 특정의 파장(또는 파장들의 조합)이 선택될 수 있다. 이로써, 튜닝가능 레이저의 필요성을 없앨 수 있다. 튜닝가능 레이저는 물리적 부재의 아날로그적 이동에 영향을 받으며, 열적 변화 내지 열적 효과를 보이고, 그 속도가 밀리초로 제한되고, 그 정밀도도 제한되는 소자이다.
또한, 파장들이 데이터의 전송율과 동일한 비율로 스위칭가능하여, 다양한 데이터 스트림을 서로 다른 파장에서도 동일한 비율로 멀티플렉싱할 수 있게 된다. 그래서, 이러한 스위칭은 약 100 피코초(gigabits/sec의 10배)로 이루어질 수 있다.
더욱이, 서로 다른 타입의 서로 다른 소자(즉, 서로 다른 타입의 레이저, 레이저 및 검출기 등)가 도 22의 단면도에 도시된 바와 같이 혼성될 수 있다.
도 22에 도시된 바와 같이, 두개의 서로 다른 파장 레이저(2202, 2206)의 스트립이 형성되고, 상보적인 두개의 파장의 광검출기(2204, 2208)의 서로 다른 두개의 스트립이 형성된다. 제1의 소자(예시적으로 검출기(2202)(λ1))의 스트립이 본 명세서에 개시된 공정을 이용하여 부착된다. 다음의 제2의 소자(예시적으로 레이저(2204)(Δλ1))의 스트립이 동일한 방식으로 부착된다. 다음, 제3의 소자(예시적으로 레이저(2206)(λ2)가 동일한 방식으로 부착된다. 마지막으로, 마지막의 제4의 소자(예시적으로 레이저(2204)(Δλ2))가 동일한 방식으로 부착된다.
특정의 경우에 따라서는, 예를 들면, 기판 또는 캐리어가 다음의 소자의 집적을 방해하지 않는 경우에 기판 또는 캐리어가 모든 소자로부터 일시에 제거되거 나 박막화될 수 있고, 또는 각각의 소자의 세트가 부착된 후에 이들이 제거되거나 박막화될 수 있다.
도 23은 도 22의 집적화를 평면도로 나타낸다. 도시된 바와 같이, 모든 제1 파장 레이저가 부착된다. 다음에, 모든 제1 파장 광검출기가 부착된다. 다음 모든 제2 파장 레이저가 부착된 후, 모든 제2 파장 광검출기가 부착된다. 그 결과, 완전 집적화된 이중 파장 송수신 칩이 얻어지고, 그 일부가 도 23의 우측에 확대되어 도시되어 있다.
물론, 전술한 실시에에서는 2개의 레이저와 2개의 검출기를 이용하는 경우이지만, 본 공정은 서로 다른 소자의 개수에 무관하게 본질적으로 동일하게 적용될 있고, 이들이 상면 또는 하면 활성형, 그룹화형, 모든 레이저, 또는 모두 검출기이거나 상관없으며, 이는 본 공정의 이점이 특히, 웨이퍼 스케일에서 조합하고 정합시키는 능력에 있기 때문이다.
이러한 경우에, 집적화는 개개의 소자(또는 소자 타입)에 기초하여 즉시 수행될 수 있고, 예를 들면, 스트립(2202, 2204, 2206, 2208) 또는 그룹을 정의하도록 잔류된 기판과 함께 스트립에 기초하여(도시되어 있음) 또는 그룹에 기초하여 수행될 수도 있다.
더 나아가, 하나의 파장의 리던던시 레이저의 그룹을 다른 파장의 리던던시 레이저의 그룹과 집적화함으로써, 매우 신뢰성있는 DWDM 또는 MWDM 모듈이 저가로 제조될 수 있다.
그래서, 종래기술에서는 DWDM을 위한 단일 소자 집적형 송신기 어레이가 가용하지 않았기 때문에, 단일의 칩상에 수많은 레이저를 집적하여 패키지 크기를 감소시킬 수 있다. 2개 또는 그 이상의 서로 다른 파장의 10개 또는 그 이상의 레이저 어레이를 단일의 칩상에 집적화함으로써, 또한 예로서 파이버 기반형 결합기/반전 스플리터, 홀로그래픽 렌즈 어레이, 또는 발명의 명칭, "다수의 파이버 광학 부재 및 그 제조 방법"(이 발명은 본원에서 참조로서 인용하는 것임)에 개시된 기술을 이용하여 이들의 세트를 단일의 파이버내로 결합함으로써, 다수의 파장의 멀티플렉싱이 출력 파이버에서 얻어질 수 있고, 어떤 경우에는 광-전자 소자 또는 광학적-기계적 소자가 스위칭(광학적 교차연결)할 필요도 없이 얻어진다.
본 발명의 다른 응용예에 있어서, 펌핑 레이저 및 통신 레이저로서 역할을 하는 대형의 어레이가 서로 다른 시점에서 또는 동시에 구성될 수도 있다.
이상의 상세한 설명은 예시적인 실시예인 것이 이해되어야 한다. 본 발명의 원리를 설명하기 위해 편의상, 이상의 상세한 설명은 모든 가능한 실시예중의 일부인 대표적인 예에 대해서 이루어진 것이다. 이상의 상세한 설명에서는 모든 가능한 변형예를 개시하는 것을 시도하지 아니하며, 또한 이러한 시도는 소모적인 것임을 밝혀둔다. 대체의 실시예에서는 본 발명의 특정부분을 나타내지 않을 수도 있고, 설명하지 않은 다른 대체의 실시예도 가능하며, 이로써 설명하지 않은 다른 대체의 실시예가 배제되어야 하는 것은 아님을 밝혀 둔다. 당해 기술 분야의 평균적 지식을 가진 전문가라면, 많은 다양한 대체예 및 변형예가 본 발명의 원리 및 그 균등물을 채용하여 구현될 수 있다는 것을 인식할 것이다.

Claims (19)

  1. 광학 칩과 전자 칩을 결합하여 혼성 칩(hybridized chip)을 형성하는 방법으로서,
    상기 광학 칩은 제1 측면(side)을 갖는 기판과, 상기 제1 측면상의 복수의 활성 소자 콘택트(active device contact)들 및 상기 제1 측면상의 상면(top) 활성 광학 소자를 구비하고,
    상기 전자 칩은 복수의 콘택트들을 구비하며,
    상기 광학 칩의 상기 복수의 콘택트들중 적어도 일부는 상기 전자 칩의 상기 복수의 콘택트중 적어도 일부와 비정합 상태로 놓이며,
    상기 방법은:
    상기 상면 활성 광학 소자에 캐리어를 부착하는 단계와;
    상기 기판에 측벽들을 정의하는 개구들을 형성하는 단계와, 여기서 상기 개구들은 상기 활성 소자 콘택트들과 실질적으로 일치하는 위치들에서 상기 활성 소자 콘택트들의 제 1측면으로부터 상기 제 1측면 반대쪽의 상기 기판의 저면까지 연장되며;
    상기 측벽들을 도전성으로 형성하는 단계와; 그리고
    상기 개구들로부터 상기 전자 칩의 콘택트들에 이르는 전기적 경로들을 형성하는 단계를 포함하는 것을 특징으로 하는 혼성 칩 제조 방법.
  2. 제1항에 있어서,
    상기 측벽들을 도전성으로 형성하는 단계는 상기 개구들중 적어도 일부를 도전성 재료로 충전하는 단계를 포함하는 것을 특징으로 하는 혼성 칩 제조 방법.
  3. 제1항에 있어서,
    상기 측벽들을 도전성으로 형성하는 단계는 상기 측벽들중 적어도 일부상에 도전성 재료를 증착하는 단계를 포함하는 것을 특징으로 하는 혼성 칩 제조 방법.
  4. 삭제
  5. 제1항에 있어서,
    상기 개구들로부터 상기 전자 칩의 콘택트들에 이르는 전기적 경로들을 형성하는 단계 후에 상기 캐리어를 제거하는 단계를 더 포함하는 것을 특징으로 하는 혼성 칩 제조 방법.
  6. 제1항에 있어서,
    상기 전기적 경로들을 형성하는 단계는 상기 개구들과 상기 전자 칩 콘택트들과의 사이에 트레이스들을 패터닝하는 단계와 그리고 상기 트레이스들을 도전성으로 형성하는 단계를 포함하는 것을 특징으로 하는 혼성 칩 제조 방법.
  7. 제6항에 있어서,
    상기 트레이스를 패터닝하는 단계는 상기 기판상에 상기 트레이스들을 패터닝하는 단계를 포함하는 것을 특징으로 하는 혼성 칩 제조 방법.
  8. 제6항에 있어서,
    상기 트레이스들을 패터닝하는 단계는 상기 전자 칩상에 상기 트레이스들을 패터닝하는 단계를 포함하는 것을 특징으로 하는 혼성 칩 제조 방법.
  9. 제1항에 있어서,
    상기 기판을 박막화(thining)하는 단계를 더 포함하는 것을 특징으로 하는 혼성 칩 제조 방법.
  10. 광학 칩과 전자 칩을 결합하여 혼성 칩(hybridized chip)을 형성하는 방법으로서,
    상기 광학 칩은 제1 측면(side)을 갖는 기판과, 상기 제1 측면상의 복수의 활성 소자 콘택트(active device contact)들 및 상기 제1 측면상의 상면(top) 활성 광학 소자를 구비하고,
    상기 전자 칩은 복수의 콘택트들을 구비하며,
    상기 광학 칩의 상기 복수의 콘택트들중 적어도 일부는 상기 전자 칩의 상기 복수의 콘택트들중 적어도 일부와 비정합 상태로 놓이며,
    상기 방법은:
    상기 기판에 측벽들을 정의하는 개구들을 형성하는 단계와, 여기서 상기 개구들은 상기 활성 소자 콘택트들과 실질적으로 일치하는 위치들에서 상기 활성 소자 콘택트들의 제 1측면으로부터 상기 제 1측면 반대쪽의 상기 기판의 저면까지 연장되며;
    상기 측벽들을 도전성으로 형성하는 단계와; 그리고
    상기 개구들로부터 상기 전자 칩의 콘택트들에 이르는 전기적 경로들을 형성하는 단계를 포함하고, 여기서 상기 활성 광학 소자는 레이저를 포함하며,
    상기 방법은 상기 레이저가 레이징(lasing)할 레이저 캐비티(cavity)의 최소 두께보다 큰 두께를 갖는 캐리어를 부착하는 단계를 더 포함하는 것을 특징으로 하는 혼성 칩 제조 방법.
  11. 제10항에 있어서,
    상기 캐리어내에 접근 통로들(access ways)을 패터닝하는 단계와; 그리고
    상기 캐리어에 반사 방지 코팅을 도포하는 단계를 더 포함하는 것을 특징으로 하는 혼성 칩 제조 방법.
  12. 전자 칩에 결합되는 적어도 하나의 상면 활성 광학 소자를 포함하는 혼성 칩으로서,
    상기 혼성 칩은 상기 청구항 제 1항 내지 제11항 중의 어느 하나의 항에 따른 방법을 이용하여 제조되는 것을 특징으로 하는 혼성 칩.
  13. 두개의 칩을 연결하는 방법으로서,
    상기 두개의 칩 중의 하나는 상면 활성 칩이고, 상기 두개의 칩 각각은 서로 전기적으로는 대응하나 물리적으로는 비정합되는 콘택트를 구비하며,
    상기 방법은:
    상기 두 개의 칩사이의 기판에 도전성 경로들을 형성하는 단계와, 여기서 상기 도전성 경로 각각은 상기 콘택트들 사이에서 연장되며; 그리고
    상기 기판을 박막화하는 단계를 포함하는 것을 특징으로 하는 두개의 칩 연결 방법.
  14. 제13항에 있어서,
    상기 기판은 측벽들에 의해 정의되는 홀(hole)들을 구비하고,
    상기 도전성 경로들을 형성하는 단계는 상기 홀들을 도전성으로 형성하는 단계를 포함하는 것을 특징으로 하는 두개의 칩 연결 방법.
  15. 제14항에 있어서,
    상기 홀들을 도전성으로 형성하는 단계는 상기 홀들을 도전성 재료로 충전하는 단계를 포함하는 것을 특징으로 하는 두개의 칩 연결 방법.
  16. 제14항에 있어서,
    상기 홀들을 도전성으로 형성하는 단계는 상기 측벽들상에 도전성 재료를 증착하는 단계를 포함하는 것을 특징으로 하는 두개의 칩 연결 방법.
  17. 제13항에 있어서,
    상기 기판은 상기 두개의 칩중의 어느 하나의 부분이며,
    상기 두개의 칩중의 다른 하나를 상기 기판에 연결하는 단계를 더 포함하는 것을 특징으로 하는 두개의 칩 연결 방법.
  18. 제13항에 있어서,
    상기 기판은 상기 두개의 칩중의 어느 것의 부분도 아니며,
    상기 두개의 칩 모두를 상기 기판에 연결하는 단계를 더 포함하는 것을 특징으로 하는 두개의 칩 연결 방법.
  19. 상기 청구항 제13항 내지 제18항 중의 어느 하나의 항의 방법에 따라 서로 연결된 두개의 칩을 포함하는 모듈.
KR1020037016814A 2001-06-29 2002-06-28 광-전자 소자 집적 KR100936525B1 (ko)

Applications Claiming Priority (15)

Application Number Priority Date Filing Date Title
US09/896,983 US6790691B2 (en) 2001-06-29 2001-06-29 Opto-electronic device integration
US09/897,160 US6724794B2 (en) 2001-06-29 2001-06-29 Opto-electronic device integration
US09/897,158 2001-06-29
US09/896,189 US6620642B2 (en) 2001-06-29 2001-06-29 Opto-electronic device integration
US09/896,189 2001-06-29
US09/897.160 2001-06-29
US09/897,158 US6753197B2 (en) 2001-06-29 2001-06-29 Opto-electronic device integration
US09/896,983 2001-06-29
US36603202P 2002-03-19 2002-03-19
US36599602P 2002-03-19 2002-03-19
US36599802P 2002-03-19 2002-03-19
US60/365,998 2002-03-19
US60/365,996 2002-03-19
US60/366,032 2002-03-19
PCT/US2002/022293 WO2003003427A1 (en) 2001-06-29 2002-06-28 Opto-electronic device integration

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020097011845A Division KR100964927B1 (ko) 2001-06-29 2002-06-28 광-전자 소자 집적

Publications (2)

Publication Number Publication Date
KR20040064219A KR20040064219A (ko) 2004-07-16
KR100936525B1 true KR100936525B1 (ko) 2010-01-13

Family

ID=27569722

Family Applications (5)

Application Number Title Priority Date Filing Date
KR10-2003-7016822A KR20040015284A (ko) 2001-06-29 2002-06-28 광전자 소자 집적
KR1020037016812A KR100918512B1 (ko) 2001-06-29 2002-06-28 광전자 소자 집적
KR1020097011845A KR100964927B1 (ko) 2001-06-29 2002-06-28 광-전자 소자 집적
KR10-2003-7016813A KR20040015748A (ko) 2001-06-29 2002-06-28 광전자 소자 집적
KR1020037016814A KR100936525B1 (ko) 2001-06-29 2002-06-28 광-전자 소자 집적

Family Applications Before (4)

Application Number Title Priority Date Filing Date
KR10-2003-7016822A KR20040015284A (ko) 2001-06-29 2002-06-28 광전자 소자 집적
KR1020037016812A KR100918512B1 (ko) 2001-06-29 2002-06-28 광전자 소자 집적
KR1020097011845A KR100964927B1 (ko) 2001-06-29 2002-06-28 광-전자 소자 집적
KR10-2003-7016813A KR20040015748A (ko) 2001-06-29 2002-06-28 광전자 소자 집적

Country Status (7)

Country Link
EP (3) EP1399952A4 (ko)
KR (5) KR20040015284A (ko)
CN (4) CN100367584C (ko)
AT (1) ATE358333T1 (ko)
CA (4) CA2447368A1 (ko)
DE (1) DE60219161T2 (ko)
WO (4) WO2003003426A1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2407394A (en) * 2003-10-23 2005-04-27 Dow Corning Ltd Optical waveguide with two differently dimensioned waveguiding layers on substrate
JP2005134755A (ja) * 2003-10-31 2005-05-26 Seiko Epson Corp 電気光学装置及びその製造方法、並びに電子機器
CN1977394A (zh) * 2004-06-29 2007-06-06 皇家飞利浦电子股份有限公司 发光二极管模块
CN100372086C (zh) * 2005-05-26 2008-02-27 宏齐科技股份有限公司 具有控制芯片的光电芯片双片式基材封装构造的制造方法
GB2442991A (en) * 2006-07-11 2008-04-23 Firecomms Ltd Optical emitter assembly and mounting of surface-emitting optical devices
US11294135B2 (en) 2008-08-29 2022-04-05 Corning Optical Communications LLC High density and bandwidth fiber optic apparatuses and related equipment and methods
US20100259823A1 (en) * 2009-04-09 2010-10-14 General Electric Company Nanostructured anti-reflection coatings and associated methods and devices
WO2010148336A1 (en) 2009-06-19 2010-12-23 Corning Cable Systems Llc High density and bandwidth fiber optic apparatuses and related equipment and methods
CN102200612A (zh) * 2011-04-27 2011-09-28 中国科学院微电子研究所 嵌入光纤的玻璃板及其制造方法
CN104422987B (zh) * 2013-09-03 2018-06-22 中国科学院微电子研究所 互连结构
EP2887388A1 (en) * 2013-12-03 2015-06-24 Forelux Inc. Integrated optoelectronic module
FR3023066B1 (fr) * 2014-06-30 2017-10-27 Aledia Dispositif optoelectronique comprenant des diodes electroluminescentes et un circuit de commande
JP2016076543A (ja) * 2014-10-03 2016-05-12 株式会社東芝 固体撮像装置の製造方法
CN104362196A (zh) * 2014-11-25 2015-02-18 苏州矩阵光电有限公司 一种铟镓砷红外探测器及其制备方法
DE102015106712A1 (de) * 2015-04-30 2016-11-03 Osram Opto Semiconductors Gmbh Anordnung mit einem Substrat und einem Halbleiterlaser
US10267988B2 (en) 2017-06-30 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Photonic package and method forming same
US10833483B2 (en) * 2017-12-07 2020-11-10 Lumentum Operations Llc Emitter array having structure for submount attachment
JP7021618B2 (ja) * 2018-08-10 2022-02-17 オムロン株式会社 レーザダイオードアレイデバイスの製造方法、レーザ発光回路及び測距装置
CN116134356A (zh) * 2020-07-20 2023-05-16 苹果公司 具有受控塌陷芯片连接的光子集成电路
US11977256B2 (en) 2022-02-25 2024-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package comprising optically coupled IC chips

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050100480A1 (en) * 2000-07-31 2005-05-12 Webb Peter G. Array fabrication

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4202007A (en) * 1978-06-23 1980-05-06 International Business Machines Corporation Multi-layer dielectric planar structure having an internal conductor pattern characterized with opposite terminations disposed at a common edge surface of the layers
EP0076054B1 (en) * 1981-09-21 1986-06-04 Peter Mansfield Nuclear magnetic resonance methods
US5070596A (en) * 1988-05-18 1991-12-10 Harris Corporation Integrated circuits including photo-optical devices and pressure transducers and method of fabrication
JPH0831617B2 (ja) * 1990-04-18 1996-03-27 三菱電機株式会社 太陽電池及びその製造方法
US5408319A (en) * 1992-09-01 1995-04-18 International Business Machines Corporation Optical wavelength demultiplexing filter for passing a selected one of a plurality of optical wavelengths
JPH06237016A (ja) * 1993-02-09 1994-08-23 Matsushita Electric Ind Co Ltd 光ファイバモジュールおよびその製造方法
US5488504A (en) * 1993-08-20 1996-01-30 Martin Marietta Corp. Hybridized asymmetric fabry-perot quantum well light modulator
US5729038A (en) * 1995-12-15 1998-03-17 Harris Corporation Silicon-glass bonded wafers
US5472914A (en) * 1994-07-14 1995-12-05 The United States Of America As Represented By The Secretary Of The Air Force Wafer joined optoelectronic integrated circuits and method
JPH08111559A (ja) * 1994-10-07 1996-04-30 Hitachi Ltd 半導体発受光素子及び装置
US5814889A (en) * 1995-06-05 1998-09-29 Harris Corporation Intergrated circuit with coaxial isolation and method
JPH10247747A (ja) * 1997-03-05 1998-09-14 Toshiba Corp 半導体発光素子およびその製造方法
JPH10335383A (ja) * 1997-05-28 1998-12-18 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP3334584B2 (ja) * 1997-11-21 2002-10-15 イビデン株式会社 多層電子部品搭載用基板及びその製造方法
US6075710A (en) * 1998-02-11 2000-06-13 Express Packaging Systems, Inc. Low-cost surface-mount compatible land-grid array (LGA) chip scale package (CSP) for packaging solder-bumped flip chips
JP3202192B2 (ja) 1998-05-20 2001-08-27 松下電器産業株式会社 液晶表示装置、及びその製造方法
JPH11307869A (ja) * 1998-04-22 1999-11-05 Furukawa Electric Co Ltd:The アレイ光素子モジュール
DE19838430C2 (de) * 1998-08-24 2002-02-28 Fraunhofer Ges Forschung Verfahren zur Herstellung eines Arrays von Photodetektoren
US6343171B1 (en) * 1998-10-09 2002-01-29 Fujitsu Limited Systems based on opto-electronic substrates with electrical and optical interconnections and methods for making
JP2000307025A (ja) * 1999-04-23 2000-11-02 Matsushita Electric Ind Co Ltd 電子部品とその製造方法および電子部品実装体
US6153927A (en) * 1999-09-30 2000-11-28 Intel Corporation Packaged integrated processor and spatial light modulator
JP2001117509A (ja) * 1999-10-14 2001-04-27 Nippon Hoso Kyokai <Nhk> 有機ｅｌ表示装置
US6580031B2 (en) * 2000-03-14 2003-06-17 Amerasia International Technology, Inc. Method for making a flexible circuit interposer having high-aspect ratio conductors
JP2002189447A (ja) * 2001-10-01 2002-07-05 Canon Inc エレクトロ・ルミネセンス素子及び装置、並びにその製造法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050100480A1 (en) * 2000-07-31 2005-05-12 Webb Peter G. Array fabrication

Also Published As

Publication number Publication date
KR100918512B1 (ko) 2009-09-24
CN1526156A (zh) 2004-09-01
DE60219161T2 (de) 2007-12-13
KR20090082274A (ko) 2009-07-29
WO2003003425A1 (en) 2003-01-09
CN1274005C (zh) 2006-09-06
CN100367584C (zh) 2008-02-06
CA2447345A1 (en) 2003-01-09
CN1522459A (zh) 2004-08-18
CA2447369A1 (en) 2003-01-09
EP1399953A4 (en) 2004-09-01
WO2003003426A1 (en) 2003-01-09
WO2003003420A1 (en) 2003-01-09
KR20040064219A (ko) 2004-07-16
CN1285098C (zh) 2006-11-15
ATE358333T1 (de) 2007-04-15
EP1410424A4 (en) 2007-03-21
EP1410424A1 (en) 2004-04-21
EP1399952A4 (en) 2007-03-21
EP1399953A1 (en) 2004-03-24
DE60219161D1 (de) 2007-05-10
EP1399953B1 (en) 2007-03-28
EP1399952A1 (en) 2004-03-24
CN1579002A (zh) 2005-02-09
CA2447365A1 (en) 2003-01-09
CN1522460A (zh) 2004-08-18
WO2003003427A1 (en) 2003-01-09
CA2447368A1 (en) 2003-01-09
KR20040015748A (ko) 2004-02-19
KR20040060855A (ko) 2004-07-06
KR100964927B1 (ko) 2010-06-25
KR20040015284A (ko) 2004-02-18

Similar Documents

Publication Publication Date Title
US6620642B2 (en) Opto-electronic device integration
KR100936525B1 (ko) 광-전자 소자 집적
US6956244B2 (en) Opto-electronic device integration
US10545300B2 (en) Three-dimensional WDM with 1×M output ports on SOI based straight waveguides combined with wavelength filters on 45 degree reflectors
EP1412966A1 (en) Multi-wavelength semiconductor laser arrays and applications thereof
KR20040020936A (ko) 관통홀을 통한 광학 칩 패키징
US6790691B2 (en) Opto-electronic device integration
KR20080104079A (ko) 상방 활성 광학 소자 장치 및 그 제조 방법
US6753197B2 (en) Opto-electronic device integration
WO2003026082A2 (en) Laser arrays for high power fiber amplifier pumps

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121227

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161229

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20171228

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20181227

Year of fee payment: 10