CN104422987B - 互连结构 - Google Patents

互连结构 Download PDF

Info

Publication number
CN104422987B
CN104422987B CN201310395701.5A CN201310395701A CN104422987B CN 104422987 B CN104422987 B CN 104422987B CN 201310395701 A CN201310395701 A CN 201310395701A CN 104422987 B CN104422987 B CN 104422987B
Authority
CN
China
Prior art keywords
optical
chip
tsv
circuit
interconnection structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310395701.5A
Other languages
English (en)
Other versions
CN104422987A (zh
Inventor
钟汇才
朱慧珑
张鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201310395701.5A priority Critical patent/CN104422987B/zh
Publication of CN104422987A publication Critical patent/CN104422987A/zh
Application granted granted Critical
Publication of CN104422987B publication Critical patent/CN104422987B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • G02B6/43Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Optical Communication System (AREA)
  • Optical Couplings Of Light Guides (AREA)

Abstract

本发明公开了一种互连结构,包括:芯片,具有上表面和下表面;穿硅通孔(TSV),贯穿芯片的上下表面;TSV光纤通路,由光纤填充在TSV中形成,作为芯片间的互连介质,至少与芯片一个表面中的半导体器件实现电接触和/或电连接。依照本发明的互连结构,在TSV结构的3D封装中使用光纤替代传统的金属互连,解决了在高速数据传输中电互连存在的延迟、功耗、带宽等缺点,另外提出了在电信号的输出端与光发送器之间根据需要增加可编程器件或数据分配器,极大的增加了封装设计的灵活性。

Description

互连结构
技术领域
本发明涉及一种半导体器件,特别是涉及一种采用光纤填充半导体芯片间穿硅通孔的互连结构。
背景技术
随着制造技术受到物理极限的挑战,3D封装技术越来越成为行业关注的热点。3D封装将两片或更多的集成电路垂直堆叠封装在同一芯片中,从而可以减少占用的空间,在3D封装中,常用的承载集成电路的衬底往往具有穿硅通孔结构(TSV,Through-Silicon-Vias)。通过采用穿硅通孔结构来取代传统的边缘连线来进行3D封装,可以在一个小的器件封装(footprint)中集成更多的逻辑功能。此外,采用穿硅通孔结构可以有效的缩短关键路径(critical path),减小延迟,提高器件速度。
穿硅通孔结构的形成方法主要包括:在半导体基底上形成贯穿的通孔,并在其中填充形成连接钉(nail),该连接钉与半导体基底中的互连线相连,之后通过连接钉与另一晶圆或另一芯片上的互连结构相连,从而实现3D封装。现有技术的穿硅通孔结构主要是基于铜互连工艺形成的。图1所示为TSV结构的3D封装示意图,图2及图3为典型的两种TSV连接方式――face-to-back方式(面对背方式)以及face-to-face方式(面对面方式)。
如图4所示,上述现有技术的穿硅通孔结构主要是基于铜互连工艺形成的,在纳米工艺水平下,当集成电路工作频率迅速提高至几GHz甚至更高时,基于金属的常规互连将无法高效的传输信号,越来越难以满足集成电路芯片在延迟、功耗、带宽和延迟不确定性方面的要求,将成为限制集成电路快速发展的瓶颈。
另一方面,作为业界目前研究重点之一,光互连与电互连相比,具有高带宽、并行性、高互连密度、无串扰等优点。然而如何高效、低成本、高质量地在封装结构之间形成光互连,成为目前提高IC整体性能的重大挑战。
发明内容
由上所述,本发明的目的在于克服上述技术困难,有效提高半导体集成电路芯片之间的互连效率,特别是提高芯片在延迟、功耗、带宽和延迟不确定性方面的性能。
为此,本发明提供了一种互连结构,包括:芯片,具有上表面和下表面;穿硅通孔(TSV),贯穿芯片的上下表面;TSV光纤通路,由光纤填充在TSV中形成,作为芯片间的互连介质,至少与芯片一个表面中的半导体器件实现电接触和/或电连接。
其中,光纤为单束光纤、多束光纤或者光缆,包括高折射率的内层以及低折射率的外层。
其中,芯片中还具有光发射器电路和/或光接收器电路。
其中,光发射器电路包括光源和光调制器,光调制器将电信号转变为光信号。
其中,在光发射器电路前端具有可编程器件与光发射器电路的片选信号相连,从而能够通过对可编程器件的编程来实现TSV光纤通路的通或者断。
其中,在光发射器电路与电信号的输出端之间还增设有数据分配器,在实际应用中根据地址信号的要求,将一路数据分配到指定的其它输出通路上去。
其中,可编程器件包括电容、熔丝、反熔丝、带浮栅的MOS晶体管及其组合。
其中,数据分配器包括2路数据分配器、4路数据分配器、或8路数据分配器。
其中,多个芯片上下层叠或者左右并列分布。
其中,具有多个芯片,每个芯片中的光发射器电路通过TSV光纤通路与另一芯片中的光接收器电路相连。
依照本发明的互连结构,在TSV结构的3D封装中使用光纤替代传统的金属互连,解决了在高速数据传输中电互连存在的延迟、功耗、带宽等缺点,另外提出了在电信号的输出端与光发送器之间根据需要增加可编程器件或数据分配器,极大的增加了封装设计的灵活性。
附图说明
以下参照附图来详细说明本发明的技术方案,其中:
图1为现有技术中TSV结构的3D封装示意图;
图2为现有技术中face-to-back连接方式;
图3为现有技术中face-to-face连接方式;
图4为现有技术中铜互连型TSV示意图;
图5为依照本发明的光纤互连型TSV示意图;
图6为依照本发明的芯片间光纤型TSV互连示意图;
图7为依照本发明的增加了可编程器件的逻辑结构示意图;
图8为依照本发明的4路数据分配器的示意图;以及
图9为依照本发明的增加了数据分配电路的芯片间光纤型TSV互连示意图。
具体实施方式
以下参照附图并结合示意性的实施例来详细说明本发明技术方案的特征及其技术效果。需要指出的是,类似的附图标记表示类似的结构,本申请中所用的术语“第一”、“第二”、“上”、“下”等等可用于修饰各种器件结构或制造工序。这些修饰除非特别说明并非暗示所修饰器件结构或制造工序的空间、次序或层级关系。
如图5所示,本发明的互连结构包括:衬底,由单晶体硅、绝缘体上硅(SOI)构成;半导体器件(图5中未示出),形成在衬底的一个表面中(上表面和/或下表面),通常是IC设计中常用的MOSFET以及相应的内互连器件(例如源漏引线、栅极引线以及层间介质层ILD中的最底层互连金属线M0);穿硅通孔(TSV),贯穿衬底的上下表面;光纤,填充在TSV中,取代现有技术(图4所示)的金属(例如Cu)作为芯片间的互连介质,至少与衬底一个表面中的半导体器件实现电接触和电连接。
在本发明一个实施例中,如图5所示,光纤结构可以为单束光纤,其中心部分一般为高折射率的玻璃芯(低掺杂二氧化硅),外层为低折射率的硅玻璃包层或者加强用的树脂绝缘涂层。其形成工艺可以是先化学湿法腐蚀(通常选用TMAH腐蚀Si)或者等离子干法刻蚀(例如选用碳氟基刻蚀气体)衬底形成TSV,然后通过LPCVD、PECVD、HDPCVD、MOCVD、ALD、MBE、热氧化、化学氧化等方法,在TSV内侧壁(也即衬底Si中通孔的侧壁)上形成低折射率的硅玻璃包层或者加强用的树脂绝缘涂层,此时可以通过调整原料气的配比、沉积温度/气压等工艺参数以及掺杂剂浓度来调整外层的折射率。然后同样通过LPCVD、PECVD、HDPCVD、MOCVD、ALD、MBE、热氧化、化学氧化等方法,并且调整原料、掺杂剂配比以及调整工艺参数,沉积掺杂剂较少、晶格缺陷较小、折射率高的内层。此外,当芯片或者衬底尺寸较大、或者互连为总线等需要大规模传输信息的结构时,可以增大光纤的直径,由此也可以通过机械钻孔、激光烧灼等方式在衬底芯片中形成TSV,然后通过机械方式或者化学方式将预先制备好的光纤插入TSV中以形成图5所示互连结构。
在本发明其他实施例中,光纤结构为多束光纤或者光缆,在最外侧绝缘层内包含多个子光纤,每个子光纤均具有如图5所示的单束光纤的结构,也即每个子光纤均包括低折射率的外层以及高折射率的内层,在多束光纤/光缆的最外侧绝缘层与多个子光纤之间可以填充相同或者不同的绝缘材料。
由于用光纤取代金属作为芯片间的互连介质,因此在信号输出端需要将电信号转化为光信号,信号接收端则需要将光信号转化为电信号。因此光传输系统由发送器(Transmitter)、光纤(Fiber)和接收器(Receiver)三个部分组成。下图6所示为芯片间光纤型TSV互连示意图。其中IC1、IC2表示第一芯片和第二芯片,其上除了光传输所用的收发器之外还具有其他的集成电路(未示出),第一、第二芯片均具有如图5所示的由光纤填充的TSV结构,也即第一芯片和第二芯片通过光纤互连,封装-互连形式是两个芯片上下层叠而分布在不同平面内,由此构成了多个芯片的3D封装。在本发明一个实施例中,第二芯片IC2上具有光发射器电路或者发送器,通常包括光源(激光器或者LED)和光调制器(OpticalModulator),光调制器将电信号转变为光信号,利用光纤实现光信号的传输通路;而在第一芯片IC1上,具有光接收器电路,包括光检测器(Photo Detector)以便完成光信号到电信号的转变。此外,在本发明该实施例中,IC1上还可以具有光发射器电路,而IC2上可以相应地具有光接收器电路。换言之,IC1、IC2上具有光发射器电路以及光接收器电路,并且其中一个IC上的光发射器电路通过TSV光纤通路而连接到另一个IC上的光接收器电路。以上收发器芯片可符合10base-T、100base-TX、100base-FX、IEEE802.3、IEEE802.3u等常用协议之一或者兼容多个,可采用市售各种常用芯片的设计方式(也即采用其电路基本结构但是集成于与IC1、IC2相同的晶片wafer上),也可以根据发射功率、接收灵敏度、芯片间厚度/距离等参数来合理调整(这些调整可以基于上述协议而采用已知的电路设计)。
为增加封装设计的灵活性,可在光发射器电路前端加入可编程器件与光发射器电路的片选信号相连,从而能够通过对该可编程器件的编程来实现该条TSV光纤通路的通或者断,有利于提高在实际应用过程中的灵活度。可编程器件可以是电容、熔丝、反熔丝或带浮栅的MOS晶体管等。图7为在光发射器电路前端增加可编程器件的逻辑结构示意图,其中总线(bus lines)可以包括位线、字线以便实现对于发射器阵列中具体行或者列的选择从而控制特定位置上发射器的开关,最终实现了发射器对应的TSV光纤通路的通或者断。值得注意的是,上述可编程器件可以是由DSP控制的FPGA,最佳是集成在IC1、IC2上的上述可编程器件,但是也可以通过其他互连装置而连接到片外(可同在一个整体封装之内,例如采用堆叠模式)。
以上方法可在器件封装完成后,实现TSV光纤通路的通或者断,如果设计者在一些特殊通路希望有更大程度灵活度,可在电信号(例如光调制器的输入电信号)的输出端与光发送器之间增加数据分配器,在实际应用中根据地址信号的要求,将一路数据分配到指定的其它输出通路上去。如图8所示为一个4路数据分配器(由与门构成,其设计可以参考74LS138等常用芯片),由地址码A0与A1决定将输出数据D送给Y0~Y3中的一路输出。在实际应用中可根据实际情况灵活选择合适的数据分配器。这样封装完成后仍可根据实际需要调整数据的传输路径,极大的增加了封装的灵活性。
图9示出了在图6基础上增加了图8所示数据分配器电路而构成的芯片间光纤型TSV互连结构,其中在第一和第二芯片中的至少一个上具有光发射器电路,而另一个具有光接收器电路,两者之间通过芯片衬底中TSV填充的光纤来实现电连接和通信,在光发射器电路前端可具有可编程器件与光发射器电路的片选信号相连,从而能够通过对该可编程器件的编程来实现该条TSV光纤通路的通或者断。此外,在某些光发射器与输入电信号的输出端之间还增设有数据分配器,在实际应用中根据地址信号的要求,将一路数据分配到指定的其它输出通路上去。
依照本发明的互连结构,在TSV结构的3D封装中使用光纤替代传统的金属互连,解决了在高速数据传输中电互连存在的延迟、功耗、带宽等缺点,另外提出了在电信号的输出端与光发送器之间根据需要增加可编程器件或数据分配器,极大的增加了封装设计的灵活性。
尽管已参照一个或多个示例性实施例说明本发明,本领域技术人员可以知晓无需脱离本发明范围而对器件结构做出各种合适的改变和等价方式。此外,由所公开的教导可做出许多可能适于特定情形或材料的修改而不脱离本发明范围。因此,本发明的目的不在于限定在作为用于实现本发明的最佳实施方式而公开的特定实施例,而所公开的器件结构及其制造方法将包括落入本发明范围内的所有实施例。

Claims (9)

1.一种互连结构,包括:
芯片,具有上表面和下表面,具有光发射器电路,在光发射器电路前端具有可编程器件与光发射器电路的片选信号相连,从而能够通过对可编程器件的编程来实现TSV光纤通路的通或者断;
穿硅通孔(TSV),贯穿芯片的上下表面;
TSV光纤通路,由光纤填充在TSV中形成,作为芯片间的互连介质,至少与芯片一个表面中的半导体器件实现电接触和/或电连接。
2.如权利要求1所述的互连结构,其中,光纤为单束光纤、多束光纤或者光缆,包括高折射率的内层以及低折射率的外层。
3.如权利要求1所述的互连结构,其中,芯片中还具有光接收器电路。
4.如权利要求1所述的互连结构,其中,光发射器电路包括光源和光调制器,光调制器将电信号转变为光信号。
5.如权利要求1所述的互连结构,其中,在光发射器电路与电信号的输出端之间还增设有数据分配器,在实际应用中根据地址信号的要求,将一路数据分配到指定的其它输出通路上去。
6.如权利要求1所述的互连结构,其中,可编程器件包括电容、熔丝、反熔丝、带浮栅的MOS晶体管及其组合。
7.如权利要求5所述的互连结构,其中,数据分配器包括2路数据分配器、4路数据分配器、或8路数据分配器。
8.如权利要求1所述的互连结构,其中,多个芯片上下层叠。
9.如权利要求3所述的互连结构,其中,具有多个芯片,每个芯片中的光发射器电路通过TSV光纤通路与另一芯片中的光接收器电路相连。
CN201310395701.5A 2013-09-03 2013-09-03 互连结构 Active CN104422987B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310395701.5A CN104422987B (zh) 2013-09-03 2013-09-03 互连结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310395701.5A CN104422987B (zh) 2013-09-03 2013-09-03 互连结构

Publications (2)

Publication Number Publication Date
CN104422987A CN104422987A (zh) 2015-03-18
CN104422987B true CN104422987B (zh) 2018-06-22

Family

ID=52972525

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310395701.5A Active CN104422987B (zh) 2013-09-03 2013-09-03 互连结构

Country Status (1)

Country Link
CN (1) CN104422987B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018040100A1 (zh) 2016-09-05 2018-03-08 飞昂通讯科技南通有限公司 用于光收发器件抗干扰的半导体器件

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030088249A (ko) * 2002-05-13 2003-11-19 주식회사 씨큐브디지탈 반도체 광소자 패키지 및 그 제조 방법
CN1507065A (zh) * 2002-12-06 2004-06-23 ���ṫ˾ 光收发装置
CN1522460A (zh) * 2001-06-29 2004-08-18 ��ɯŵ�����޹�˾ 光电子器件集成
KR20080044615A (ko) * 2006-11-17 2008-05-21 주식회사 두산 평판 디스플레이용 연성 광 접속 모듈 및 그 제조 방법
CN101382622A (zh) * 2007-09-05 2009-03-11 中国科学院微电子研究所 光电器件阵列与光纤阵列的无源耦合方法及其组件制备
CN102495445A (zh) * 2011-12-15 2012-06-13 中国科学院微电子研究所 一种光学垂直互连结构及其互连方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030044255A (ko) * 2001-11-29 2003-06-09 한국전자통신연구원 플립칩 본딩 광모듈 패키지 및 그 패키징 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1522460A (zh) * 2001-06-29 2004-08-18 ��ɯŵ�����޹�˾ 光电子器件集成
KR20030088249A (ko) * 2002-05-13 2003-11-19 주식회사 씨큐브디지탈 반도체 광소자 패키지 및 그 제조 방법
CN1507065A (zh) * 2002-12-06 2004-06-23 ���ṫ˾ 光收发装置
KR20080044615A (ko) * 2006-11-17 2008-05-21 주식회사 두산 평판 디스플레이용 연성 광 접속 모듈 및 그 제조 방법
CN101382622A (zh) * 2007-09-05 2009-03-11 中国科学院微电子研究所 光电器件阵列与光纤阵列的无源耦合方法及其组件制备
CN102495445A (zh) * 2011-12-15 2012-06-13 中国科学院微电子研究所 一种光学垂直互连结构及其互连方法

Also Published As

Publication number Publication date
CN104422987A (zh) 2015-03-18

Similar Documents

Publication Publication Date Title
CN104752337B (zh) 半导体结构及其形成方法
US7964916B2 (en) Method for fabrication of a semiconductor device and structure
US8115511B2 (en) Method for fabrication of a semiconductor device and structure
Havemann et al. High-performance interconnects: An integration overview
US20120223738A1 (en) Method for fabrication of a semiconductor device and structure
CN106558577A (zh) 三维集成电路结构
US20140270629A1 (en) Optical waveguide network of an interconnecting ic module
CN107644837A (zh) 用于三维存储器的晶圆三维集成引线工艺及其结构
EP2052410A2 (en) High speed, high density, low power die interconnect system
CN102543911A (zh) 半导体装置
CN203855403U (zh) 一种硅基光互连器件
CN103787264B (zh) 一种应用于高速宽带光互连的硅通孔器件的制造方法及其器件
CN103787268A (zh) 一种高速宽带硅光转接板的制造方法及硅基光互连器件
CN102904159A (zh) 一种基于bcb键合工艺的混合集成激光器及其制作方法
CN102103979A (zh) 一种制作利用硅通孔构成的三维硅基无源电路的方法
CN110192136A (zh) 光学中介层光电装置
CN105321929A (zh) 一种三维光电集成结构及其制作方法
CN107644838A (zh) 用于三维存储器的晶圆三维集成引线工艺及其结构
CN103754817B (zh) 三维垂直互连硅基光电同传器件及其制作方法
CN104422987B (zh) 互连结构
CN103199086A (zh) 具有带屏蔽功能的微流道结构的硅基转接板及其制作方法
US8615145B2 (en) Semiconductor device comprising a buried waveguide for device internal optical communication
WO2024066783A1 (zh) 一种高带宽裸片的制作方法及高带宽裸片
CN107644841A (zh) 用于三维存储器的晶圆三维集成引线工艺及其结构
CN105006468A (zh) 一种多层硅片封装结构中的信息传输装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant