KR100930531B1 - 메모리 실장 테스트장치에서의 솔더볼을 이용한 세라믹기판의 접착방법 - Google Patents

메모리 실장 테스트장치에서의 솔더볼을 이용한 세라믹기판의 접착방법 Download PDF

Info

Publication number
KR100930531B1
KR100930531B1 KR1020090077033A KR20090077033A KR100930531B1 KR 100930531 B1 KR100930531 B1 KR 100930531B1 KR 1020090077033 A KR1020090077033 A KR 1020090077033A KR 20090077033 A KR20090077033 A KR 20090077033A KR 100930531 B1 KR100930531 B1 KR 100930531B1
Authority
KR
South Korea
Prior art keywords
ceramic substrate
solder ball
memory
assembly jig
test apparatus
Prior art date
Application number
KR1020090077033A
Other languages
English (en)
Inventor
김승규
최영철
박인호
김석민
Original Assignee
(주)에이피엘
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)에이피엘 filed Critical (주)에이피엘
Priority to KR1020090077033A priority Critical patent/KR100930531B1/ko
Application granted granted Critical
Publication of KR100930531B1 publication Critical patent/KR100930531B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 인터페이스-보드의 재질을 일반 피씨비 재질이 아닌 세라믹기판으로 제작하여 조립함으로써, 전기적 특성 및 장치의 구동을 안정적으로 테스트할 수 있고, 현재 2기가(Giga) 대의 하이-스피드 칩이 장착되는 컴퓨터의 그래픽-카드 제품의 테스트에 적용이 가능한 메모리 실장 테스트장치에서의 솔더볼을 이용한 세라믹기판의 접착방법에 관한 것으로, 이러한 본 발명은 핀을 구비한 세라믹기판(100)을 일정한 장소에 위치시키는 단계와; 다수 개의 격자를 구비하고 있되, 히팅이 가능한 조립지그를 일정한 장소에 위치시킨 후, 상기 조립지그의 격자 저부에 세라믹기판(100)을 탈착 가능하게 고정시키는 단계와; 상기 세라믹기판(100)의 저면에 형성된 핀의 상면에 솔더볼(102)이 탑재되도록 상기 조립지그의 격자 내부로 솔더볼을 위치시키는 단계와; 상기 세라믹기판(100)의 핀에 탑재된 솔더볼(102)이, 세라믹기판(100)의 핀에 달라붙도록, 히팅이 가능한 조립지그를 구동하여 열을 발생시켜 상기 솔더볼(102)이 세라믹기판(100)의 핀에 달라붙도록 하는 단계와; 일정시간 경과 후, 조립지그에서 세라믹기판(100)을 분리함과 아울러 솔더볼(102)이 부착된 세라믹기판(100)을 메모리 실장 테스트장치의 상면에 위치시킨 후, 상기 메모리 실장 테스트장치의 피씨비가 설치되어 있었든 곳에 세라믹기판(100)을 장착시키는 단계를 포함하여 이루어진다.
솔더볼, 세라믹기판, 메모리, 실장, 테스트장치

Description

메모리 실장 테스트장치에서의 솔더볼을 이용한 세라믹기판의 접착방법{memory test device the solder ball take advantage ceramics substrate bonding method}
본 발명은 메모리 실장 테스트장치에 관한 것으로, 보다 상세하게는 메모리 실장 테스트장치에 일반 피씨비를 장착했을 때, 하이스피드 문제로 동작이 되지 않던 제품을 동작 및 특성을 향상시킬 수 있도록 한 메모리 실장 테스트장치에서의 솔더볼을 이용한 세라믹기판의 접착방법에 관한 것이다.
일반적으로, 메모리는 시스템에서 이용되는 데이터를 일시적으로 또는 영구적으로 저장하는 저장 장치이다. 이러한 메모리에서 불량이 발생하게 되는 경우, 시스템의 동작에 치명적인 오류를 초래할 수 있기 때문에, 메모리는 제조 후 실제 사용 환경과 유사한 환경인 실장 시스템, 가령 메인보드(mainboard)에서 테스트 된 후 시장에 출고된다.
메모리 테스트에 사용되는 메인보드는 표준 DIMM을 사용하는 메인보드를 사 용한다. 이는 메모리 제품의 양산성을 고려한 것으로서, 표준 DIMM(Dual In-line Memory Module)을 사용하는 메인보드가 소정의 SODIMM(Small Outline Dual In-line Memory Module) 제품도 다수 지원하기 때문이다.
한편, 메모리를 테스트하는 방식으로 핀투핀(pin-to-pin) 방식을 사용한다.
이는 메모리와 메인보드의 인터페이스 구조(interface schem)가 동일한 경우에 가능하다. 그러나 메모리와 메인보드의 인터페이스 구조가 상이한 경우에는 별도의 인터페이스 PCB를 이용해야 한다.
도 1은 일반적인 메모리 실장 테스트장치의 구성을 개략적으로 나타낸 도면이고, 도 2는 도 1의 메모리 실장 테스트장치의 구조를 개략적으로 나타낸 도면이며, 도 3은 도 1의 제어부를 갖는 인터페이스용 피씨비를 개략적으로 나타낸 도면이다.
도 1 내지 도 3에 도시된 바와 같이, 일반적인 메모리 실장 테스트장치는, 파워컨트롤러(5), 제어부를 갖는 인터페이스용 피씨비(10), 테스트프로그램저장부(20), 온도컨트롤러(30), 열발생부(40), 디바이스컨트롤러(50), 디바이스(60), 메모리(70)로 크게 구성된다.
상기와 같이 구성된 메모리 실장 테스트장치의 동작을 간단히 설명하면, 파워컨트롤러(5)를 통해 전원이 공급될 때, 제어부를 갖는 인터페이스용 피씨비(10)는 테스트 프로그램저장부(20)에 저장된 테스트 프로그램에 따라 온도컨트롤러(30)를 제어하여 열 발생부(40)가 냉열을 발생하도록 제어하게 된다.
이후, 원하는 목표치까지 냉열이 발생되면 제어부를 갖는 인터페이스용 피씨비(10)는 디바이스컨트롤러(50)를 통하여 각종 테스트 시그널(Address, Comment, Data I/O 등)을 소켓(도시는 생략함)을 통하여 디바이스(60)에 제공하게 된다.
그리고, 냉열 상태에서 테스트가 종료되면 제어부를 갖는 인터페이스용 피씨비(10)는 에러 로그 파일을 메모리(70)에 저장한 다음 테스트프로그램저장부(20)에 저장된 테스트 프로그램에 따라 온도컨트롤러(30)를 제어하여 열발생부(40)가 온열을 발생하도록 제어하게 된다.
이후 원하는 목표치까지 온열이 발생되면 제어부를 갖는 인터페이스용 피씨비(10)는 상기에서 기 설명한 바와 같이 각종 테스트 시그널(Address, Comment, Data I/O 등)과 가변된 전원을 디바이스(60)에 제공한 다음 에러 로그 파일을 메모리(70)에 저장한다.
상기 제어부를 갖는 인터페이스용 피씨비(10)는 메모리(70)에 에러 로그 파일이 존재하는 경우 그 에러를 디코딩하여 모니터(도시는 생략함)를 통해 에러 메시지를 출력하게 되고, 에러 로그 파일이 존재하지 않는 경우 양호 판정에 대한 메시지를 모니터에 출력하게 된다.
그러나, 상기와 같이 메모리 실장 테스트장치에서는 피씨비 재질을 사용하여 인터페이스 보드를 적용 사용하는바, 피씨비 자체의 물리적 특성의 한계 즉, 피씨비는 동이 주 원료이며, 미세한 금 도금이 입혀지므로 저항이 떨어지는 문제점이 있었다.
또한, 테스트 회수가 많아지게 되면, 일반 피씨비는 파손 또는 휨이 발생하는 문제점이 있었다.
이로 인해, 메모리 실장 테스트장치의 메모리 실장 테스트시 메모리와 직접적으로 접촉되는 인터페이스용 피씨비의 구조적, 물리적, 특성적 상태가 안정적이지 못하여 특성(저항, 임피던스 정합 등)이 정합되지 않고, 테스트 상의 정확도가 떨어지거나, 테스트장치가 구동되지 않는 심각한 문제점이 있었다.
따라서, 본 발명은 상기한 종래 기술에 따른 제반 문제점을 해결하기 위하여 개량발명된 것으로서, 본 발명의 목적은 인터페이스-보드의 재질을 일반 피씨비 재질이 아닌 세라믹기판으로 제작하여 조립함으로써, 전기적 특성 및 장치의 구동을 안정적으로 테스트할 수 있고, 현재 2기가(Giga) 대의 하이-스피드 칩이 장착되는 컴퓨터의 그래픽-카드 제품의 테스트에 적용이 가능한 메모리 실장 테스트장치에서의 솔더볼을 이용한 세라믹기판의 접착방법을 제공하는 데 있다.
그러나 본 발명의 목적은 상기에 언급된 목적으로 제한되지 않으며, 언급되지 않은 다른 목적들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기한 목적을 달성하기 위한 본 발명에 따른 메모리 실장 테스트장치에서의 솔더볼을 이용한 세라믹기판의 접착방법의 특징은,
핀을 구비한 세라믹기판(100)을 일정한 장소에 위치시키는 단계와;
다수 개의 격자를 구비하고 있되, 히팅이 가능한 조립지그를 일정한 장소에 위치시킨 후, 상기 조립지그의 격자 저부에 세라믹기판(100)을 탈착 가능하게 고정시키는 단계와;
상기 세라믹기판(100)의 저면에 형성된 핀의 상면에 솔더볼(102)이 탑재되도록 상기 조립지그의 격자 내부로 솔더볼을 위치시키는 단계와;
상기 세라믹기판(100)의 핀에 탑재된 솔더볼(102)이, 세라믹기판(100)의 핀에 달라붙도록, 히팅이 가능한 조립지그를 구동하여 열을 발생시켜 상기 솔더볼(102)이 세라믹기판(100)의 핀에 달라붙도록 하는 단계와;
일정시간 경과 후, 조립지그에서 세라믹기판(100)을 분리함과 아울러 솔더볼(102)이 부착된 세라믹기판(100)을 메모리 실장 테스트장치의 상면에 위치시킨 후, 상기 메모리 실장 테스트장치의 피씨비가 설치되어 있었든 곳에 세라믹기판(100)을 장착시키는 단계를 포함하여 이루어진다.
삭제
삭제
삭제
삭제
삭제
이상에서 상술한 바와 같이 본 발명에 따른 메모리 실장 테스트장치에서의 솔더볼을 이용한 세라믹기판의 접착방법은 메모리 실장 테스트장치에 일반 피씨비를 장착했을 때, 하이스피드 문제로 동작이 되지 않던 제품을 동작 및 특성을 향상시킬 수 있는 효과가 있다.
특히, 메모리 실장 테스트장치의 전기적 특성 및 장치의 구동을 안정적으로 테스트할 수 있는 효과가 있고, 현재 2기가(Giga) 대의 하이-스피드 칩이 장착되는 컴퓨터의 그래픽-카드 제품의 테스트에 적용이 가능한 효과가 있다.
이하, 본 발명에 따른 메모리 실장 테스트장치에서의 솔더볼을 이용한 세라믹기판의 접착방법의 바람직한 실시 예를 설명하면 다음과 같다. 하기에서 본 발명을 설명함에 있어서, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다.
도 4는 본 발명에 따른 메모리 실장 테스트장치에서의 솔더볼을 이용한 세라믹기판의 접착방법을 나타낸 공정 흐름도이고, 도 5는 본 발명에 적용되는 세라믹기판을 나타낸 도면이며, 도 6은 도 5의 세라믹기판의 저면에 솔더볼이 탑재된 도면이고, 도 7은 본 발명에 적용된 메모리 실장 테스트장치를 나타낸 도면이다.
도 4 내지 도 7을 참조하여 본 발명에 따른 메모리 실장 테스트장치에서의 솔더볼을 이용한 세라믹기판의 접착방법을 설명하면 다음과 같다.
먼저, 핀을 구비한 세라믹기판(100)을 일정한 장소에 위치시킨다(S1).
그리고, 다수 개의 격자를 구비하고 있되, 히팅이 가능한 조립지그(도시는 생략함)를 일정한 장소에 위치시킨 후, 상기 조립지그의 격자 저부에 세라믹기판(100)을 탈착 가능하게 고정시킨다. 이때, 세라믹기판(100)의 저면을 조립지그의 격자 저부에 고정시킨다(S3).
그리고, 상기 조립지그의 격자 내부로 솔더볼을 위치시킨다. 이에 따라, 상기 세라믹기판(100)의 저면에 형성된 핀의 상면에 솔더볼(102)이 탑재된다(S5).
그리고, 상기 세라믹기판(100)의 핀에 탑재된 솔더볼(102)이, 세라믹기판(100)의 핀에 달라붙도록, 히팅이 가능한 조립지그를 구동하여 열을 발생시켜 상기 솔더볼(102)이 세라믹기판(100)의 핀에 달라붙도록 한다(S7).
그리고, 일정시간 경과 후(대략 5초 ∼ 10초), 조립지그에서 세라믹기판(100)을 분리함과 아울러 솔더볼(102)이 부착된 세라믹기판(100)을 메모리 실장 테스트장치의 상면에 위치시킨 후, 상기 메모리 실장 테스트장치의 피씨비가 설치되어 있었든 곳에 세라믹기판(100)을 장착시킨다(S9).
상기 발명의 상세한 설명은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
도 1은 일반적인 메모리 실장 테스트장치의 구성을 개략적으로 나타낸 도면,
도 2는 도 1의 메모리 실장 테스트장치의 구조를 개략적으로 나타낸 도면,
도 3은 도 1의 제어부를 갖는 인터페이스용 피씨비를 개략적으로 나타낸 도면,
도 4는 본 발명에 따른 메모리 실장 테스트장치에서의 솔더볼을 이용한 세라믹기판의 접착방법을 나타낸 공정 흐름도,
도 5는 본 발명에 적용되는 세라믹기판을 나타낸 도면,
도 6은 도 5의 세라믹기판의 저면에 솔더볼이 탑재된 도면,
도 7은 본 발명에 적용된 메모리 실장 테스트장치를 나타낸 도면이다.
<도면의 주요부분에 대한 부호의 설명>
100 : 세라믹기판
102 : 솔더볼

Claims (1)

  1. 핀을 구비한 세라믹기판(100)을 일정한 장소에 위치시키는 단계와;
    다수 개의 격자를 구비하고 있되, 히팅이 가능한 조립지그를 일정한 장소에 위치시킨 후, 상기 조립지그의 격자 저부에 세라믹기판(100)을 탈착 가능하게 고정시키는 단계와;
    상기 세라믹기판(100)의 저면에 형성된 핀의 상면에 솔더볼(102)이 탑재되도록 상기 조립지그의 격자 내부로 솔더볼을 위치시키는 단계와;
    상기 세라믹기판(100)의 핀에 탑재된 솔더볼(102)이, 세라믹기판(100)의 핀에 달라붙도록, 히팅이 가능한 조립지그를 구동하여 열을 발생시켜 상기 솔더볼(102)이 세라믹기판(100)의 핀에 달라붙도록 하는 단계와;
    일정시간 경과 후, 조립지그에서 세라믹기판(100)을 분리함과 아울러 솔더볼(102)이 부착된 세라믹기판(100)을 메모리 실장 테스트장치의 상면에 위치시킨 후, 상기 메모리 실장 테스트장치의 피씨비가 설치되어 있었든 곳에 세라믹기판(100)을 장착시키는 단계를 포함하여 이루어지는 것을 특징으로 하는 메모리 실장 테스트장치에서의 솔더볼을 이용한 세라믹기판의 접착방법.
KR1020090077033A 2009-08-20 2009-08-20 메모리 실장 테스트장치에서의 솔더볼을 이용한 세라믹기판의 접착방법 KR100930531B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090077033A KR100930531B1 (ko) 2009-08-20 2009-08-20 메모리 실장 테스트장치에서의 솔더볼을 이용한 세라믹기판의 접착방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090077033A KR100930531B1 (ko) 2009-08-20 2009-08-20 메모리 실장 테스트장치에서의 솔더볼을 이용한 세라믹기판의 접착방법

Publications (1)

Publication Number Publication Date
KR100930531B1 true KR100930531B1 (ko) 2009-12-09

Family

ID=41683972

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090077033A KR100930531B1 (ko) 2009-08-20 2009-08-20 메모리 실장 테스트장치에서의 솔더볼을 이용한 세라믹기판의 접착방법

Country Status (1)

Country Link
KR (1) KR100930531B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950012291B1 (ko) * 1993-08-27 1995-10-16 삼성전자주식회사 테스트 소켓 및 그를 이용한 노운 굿 다이 제조방법
KR20010026381A (ko) * 1999-09-06 2001-04-06 윤종용 세라믹 보드
KR100435166B1 (ko) 2001-12-28 2004-06-09 삼성전자주식회사 비표준 메모리 소자를 표준 실장 환경에서 검사하는인터페이스 기판과 이를 이용한 실장 검사 시스템
JP2004228125A (ja) 2003-01-20 2004-08-12 Senju Metal Ind Co Ltd カラム搭載治具およびカラム搭載方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950012291B1 (ko) * 1993-08-27 1995-10-16 삼성전자주식회사 테스트 소켓 및 그를 이용한 노운 굿 다이 제조방법
KR20010026381A (ko) * 1999-09-06 2001-04-06 윤종용 세라믹 보드
KR100435166B1 (ko) 2001-12-28 2004-06-09 삼성전자주식회사 비표준 메모리 소자를 표준 실장 환경에서 검사하는인터페이스 기판과 이를 이용한 실장 검사 시스템
JP2004228125A (ja) 2003-01-20 2004-08-12 Senju Metal Ind Co Ltd カラム搭載治具およびカラム搭載方法

Similar Documents

Publication Publication Date Title
KR100344926B1 (ko) 체결 수단이 장착된 히트 싱크와 이 히트 싱크가 부착된메모리 모듈 및 그 제조 방법
US7797578B2 (en) Fault diagnosis of serially-addressed memory chips on a test adaptor board to a middle memory-module slot on a PC motherboard
US20070030019A1 (en) Power sink for IC temperature control
US20110084718A1 (en) Burn-In Testing System
US20040230880A1 (en) Memory-Module Burn-In System With Removable Pattern-Generator Boards Separated from Heat Chamber by Backplane
JP2001176294A (ja) メモリチップのテスト方法、製造方法およびテスト装置、メモリモジュールのテスト方法、製造方法およびテスト装置、ならびにコンピュータの製造方法
US11221358B2 (en) Placement stand and electronic device inspecting apparatus
KR20160007138A (ko) 번-인 테스트 모듈
JP2014169964A (ja) 半導体装置の製造方法
KR100930531B1 (ko) 메모리 실장 테스트장치에서의 솔더볼을 이용한 세라믹기판의 접착방법
WO2021212457A1 (zh) 一种Micro LED芯片巨量转移方法及一种显示背板
WO2003073357A1 (en) Methods and apparatus for fabricating chip-on-board modules
KR20080090859A (ko) 마더보드를 활용한 메모리모듈 번인 테스트 장치
JP2011237446A (ja) Ic一括移動方法
JP2011169670A (ja) プローブ装置
KR100435166B1 (ko) 비표준 메모리 소자를 표준 실장 환경에서 검사하는인터페이스 기판과 이를 이용한 실장 검사 시스템
KR20200039934A (ko) 마더보드 메모리모듈 테스트 장치
US11828794B2 (en) Placement table, testing device, and testing method
KR20090097349A (ko) 반도체 모듈 검사 방법 및 장치
JP2004020209A (ja) プローブカード
Kirienko et al. Electrical testing of small-series multi-chip microcircuit samples combining Wire Bond and Flip-Chip technologies
KR100576176B1 (ko) 메모리 모듈 테스트 장치 및 방법
TWI397802B (zh) 雙晶片模擬裝置及雙晶片模擬散熱系統
US7574687B1 (en) Method and system to optimize timing margin in a system in package module
Mehta et al. Column grid array rework for high reliability

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121126

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131113

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140916

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151124

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161104

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20171120

Year of fee payment: 9