KR100929138B1 - How to stabilize sync signal of video display device - Google Patents

How to stabilize sync signal of video display device Download PDF

Info

Publication number
KR100929138B1
KR100929138B1 KR1020030025575A KR20030025575A KR100929138B1 KR 100929138 B1 KR100929138 B1 KR 100929138B1 KR 1020030025575 A KR1020030025575 A KR 1020030025575A KR 20030025575 A KR20030025575 A KR 20030025575A KR 100929138 B1 KR100929138 B1 KR 100929138B1
Authority
KR
South Korea
Prior art keywords
synchronization signal
vertical synchronization
frequency
display device
signal
Prior art date
Application number
KR1020030025575A
Other languages
Korean (ko)
Other versions
KR20040093264A (en
Inventor
강대원
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020030025575A priority Critical patent/KR100929138B1/en
Publication of KR20040093264A publication Critical patent/KR20040093264A/en
Application granted granted Critical
Publication of KR100929138B1 publication Critical patent/KR100929138B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/12—Picture reproducers
    • H04N9/31—Projection devices for colour picture display, e.g. using electronic spatial light modulators [ESLM]
    • H04N9/3179—Video signal processing therefor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/44—Colour synchronisation

Abstract

본 발명은 영상표시기기의 동기신호 안정화방법에 관한 것으로, 채널 절환시마다 수직동기신호를 카운트하는 제1단계와, 상기 카운트 값에 대응되는 수직동기신호의 주파수를 검출하는 제2단계와, 상기 검출된 주파수로 수직동기신호의 주파수를 고정시켜 출력하는 제3단계를 구비함을 특징으로 한다. The present invention relates to a method for stabilizing a synchronization signal of an image display device, the method comprising: a first step of counting a vertical synchronization signal at every channel switching; a second step of detecting a frequency of a vertical synchronization signal corresponding to the count value; And a third step of fixing and outputting the frequency of the vertical synchronization signal at the set frequency.

영상표시기기, 동기신호Video display device, synchronization signal

Description

영상표시기기의 동기신호 안정화방법{METHOD OF STABILIZING SYNCH SIGNAL FOR DISPLAY APPARATUS}Method of stabilizing synchronization signal of video display device {METHOD OF STABILIZING SYNCH SIGNAL FOR DISPLAY APPARATUS}

도 1은 채널 절환시의 다양한 신호의 파형을 도시한 도면. 1 is a diagram showing waveforms of various signals during channel switching.

도 2는 본 발명이 적용가능한 영상표시기기의 개략 구성도. 2 is a schematic structural diagram of a video display device to which the present invention is applicable;

도 3은 본 발명의 바람직한 실시예에 따른 영상표시기기의 동기신호 안정화방법의 흐름도. 3 is a flowchart of a synchronization signal stabilization method of an image display device according to an exemplary embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

100 : 동기 분리기 102 : 동기 분리부100: synchronous separator 102: synchronous separator

104 : 동기 카운트부 106 : I2C 인터페이스부104: sync count unit 106: I2C interface unit

108 : 동기 출력부 110 : 마이크로 프로세서108: synchronous output unit 110: microprocessor

112 : 사용자 인터페이스부112: user interface unit

본 발명은 영상표시기기에 관한 것으로, 특히 영상표시기기의 동기신호 안정화 방법에 관한 것이다. The present invention relates to an image display device, and more particularly, to a method of stabilizing a synchronization signal of an image display device.

PDP 모니터와 같은 영상표시기기는 세계시장에 대응하기 위해 다양한 신호를 처리할 수 있도록 구현되었지만, PDP 모듈의 특성상 수직동기신호가 불안정한 경우에는 정상적으로 동작하지 않았다. Video display devices such as PDP monitors are implemented to handle various signals to cope with the global market. However, they do not operate normally when the vertical synchronization signal is unstable due to the characteristics of the PDP module.

이에따라 중국과 같이 방송 채널에 따라 수직동기신호가 상이한 나라에서는 수직동기신호가 불안정해질때마다 화면을 순간적으로 어둡게 처리하는 리셋 방전을 행함으로써 PDP 모듈을 보호하였다. 그러나 상기한 리셋 방전은 화면이 어두워졌다 다시 밝아지는 플리커(flicker) 현상을 야기시키는 주요 원인이었다. Accordingly, in countries where the vertical synchronization signal differs depending on the broadcasting channel, such as China, the PDP module is protected by performing a reset discharge that temporarily darkens the screen whenever the vertical synchronization signal becomes unstable. However, the reset discharge was the main cause of the flicker phenomenon that the screen darkened and then brightened again.

상기 수직동기신호가 불안정한 경우의 영상표시기기의 동작상태를 도 1을 참조하여 개략적으로 설명한다. An operation state of the image display apparatus when the vertical synchronization signal is unstable will be described with reference to FIG.

채널 절환을 이유로 수직동기신호는 a,b,c 지점에서 주파수가 가변될 수 있다. 상기 수직동기신호의 주파수가 가변됨을 인식하고 새로운 주파수를 검출해내는 동안에는 Y B/D 출력신호가 d 구간과 같이 정상 출력되지 않는다. Due to channel switching, the vertical synchronization signal may vary in frequency at points a, b, and c. While recognizing that the frequency of the vertical synchronization signal is variable and detecting a new frequency, the Y B / D output signal is not normally output as in the d section.

상기한 바와 같이 Y B/D 출력신호가 정상 출력되지 않는 d구간이 발생될 때마다 영상표시기기는 리셋 방전(e)을 행한다. 상기한 리셋 방전(e)에 의해 PDP 모듈이 출력하는 광은 주파수 변동하는 전체 구간에서 광이 출력되지 않고, 그외의 구간(f)에서만 정상적으로 광이 출력되었다. As described above, whenever a section d in which the Y B / D output signal is not normally output is generated, the video display device performs reset discharge (e). The light output from the PDP module by the reset discharge e is not output in the entire frequency fluctuation period, and the light is normally output only in the other period f.

상기한 바와 같이 종래에는 수직동기신호가 불안정할 경우에 리셋 방전을 행하여 PDP 모듈을 보호하였으나, 이러한 리셋 방전은 플리커 현상을 야기하는 문제를 내재하고 있었다. As described above, in the past, when the vertical synchronization signal is unstable, reset discharge is performed to protect the PDP module. However, such reset discharge has a problem of causing flicker.

따라서 본 발명의 목적은 수직동기신호의 주파수가 변동되면, 그 변동된 주 파수를 신속하게 검출하고, 수직동기신호의 주파수를 상기 검출된 주파수로 고정시킴으로써, 수직동기신호의 주파수 변동에 따른 영향이 PDP 모듈에 제공되지 않게 하여 리셋 방전없이도 PDP 모듈을 보호할 수 있는 영상표시기기의 동기신호 안정화방법을 제공함에 있다. Accordingly, an object of the present invention is to detect the changed frequency quickly when the frequency of the vertical synchronizing signal changes, and to fix the frequency of the vertical synchronizing signal to the detected frequency so that the influence of the frequency of the vertical synchronizing signal is changed. The present invention provides a method of stabilizing a synchronization signal of an image display device that can be protected from a PDP module without reset discharge by providing it to a PDP module.

또한 본 발명의 다른 목적은 수직동기신호의 주파수가 변동되어도 PDP 모듈을 리셋 방전하지 않음으로써 플리커 현상이 야기되었던 문제를 해결할 수 있는 영상표시기기의 동기신호 안정화방법을 제공함에 있다. Another object of the present invention is to provide a method of stabilizing a synchronization signal of an image display device, which can solve a problem in which a flicker phenomenon is caused by not resetting and discharging the PDP module even when the frequency of the vertical synchronization signal changes.

상기한 목적을 달성하기 위한 본 발명의 영상표시기기의 동기신호 안정화방법은, 채널 절환시마다 수직동기신호를 카운트하는 제1단계와, 상기 카운트 값에 대응되는 수직동기신호의 주파수를 검출하는 제2단계와, 상기 검출된 주파수로 수직동기신호의 주파수를 고정시켜 출력하는 제3단계를 구비함을 특징으로 한다. In accordance with one aspect of the present invention, there is provided a method of stabilizing a synchronization signal of an image display device, the method comprising: counting a vertical synchronization signal at every channel switching; and detecting a frequency of a vertical synchronization signal corresponding to the count value. And a third step of fixing and outputting the frequency of the vertical synchronization signal at the detected frequency.

본 발명은 채널 절환시마다 2개 이상의 프레임동안 수직동기신호를 카운트하여 절환된 채널의 수직동기신호의 주파수를 검출하고, 검출된 주파수로 수직동기신호를 고정한다. 이와같이 2프레임 내에 수직동기신호의 주파수를 검출해내 고정시킴으로써, PDP 모듈이 불안정한 수직동기신호에 의해 영향받지 않게 한다. The present invention detects the frequency of the vertical synchronization signal of the switched channel by counting the vertical synchronization signal for two or more frames every channel switching, and fixes the vertical synchronization signal at the detected frequency. By detecting and fixing the frequency of the vertical synchronization signal in two frames in this way, the PDP module is not affected by the unstable vertical synchronization signal.

이러한 본 발명이 적용 가능한 영상표시기기의 개략적인 구성도를 도시한 도 2를 참조하면, 상기 영상표시기기의 동기 분리기(100)는 동기 분리부(102), 동기 카운트부(104), I2C 인터페이스부(106), 동기 출력부(108)로 구성된다. Referring to FIG. 2, which shows a schematic configuration diagram of an image display apparatus to which the present invention is applicable, the sync separator 100 of the image display apparatus includes a sync separator 102, a sync count unit 104, and an I2C interface. The unit 106 is composed of a synchronous output unit 108.

상기 동기 분리부(102)는 영상신호로부터 수직동기신호를 분리하여 동기 카 운트부(104)에 제공한다. 상기 동기 카운트부(104)는 상기 수직동기신호를 카운트하여 I2C 인터페이스부(106)를 통해 마이크로 프로세서(110)에 제공한다. 상기 I2C 인터페이스부(106)는 동기 분리기(100)와 마이크로 프로세서(110)간의 데이터 통신을 담당한다. 동기 출력부(108)는 상기 동기 분리부(102)가 분리해낸 수직동기신호를 출력하며, 마이크로 프로세서(110)의 제어에 따라 출력되는 수직동기신호의 주파수를 고정시킨다. 상기 마이크로 프로세서(110)는 상기 영상표시기기를 전반적으로 제어함은 물론이며, 본 발명의 바람직한 실시예에 따른 동기신호 안정화를 수행한다. 그리고 사용자 인터페이스부(112)는 사용자와 마이크로 프로세서(110)간을 인터페이스한다. The sync separator 102 separates the vertical sync signal from the video signal and provides the sync sync unit 104 to the sync counter 104. The synchronization counting unit 104 counts the vertical synchronization signal and provides the counted vertical synchronization signal to the microprocessor 110 through the I2C interface unit 106. The I2C interface unit 106 is responsible for data communication between the synchronous separator 100 and the microprocessor 110. The synchronous output unit 108 outputs the vertical synchronous signal separated by the synchronous separation unit 102 and fixes the frequency of the vertical synchronous signal output under the control of the microprocessor 110. The microprocessor 110 controls the image display device as a whole, and performs the synchronization signal stabilization according to the preferred embodiment of the present invention. The user interface 112 also interfaces between the user and the microprocessor 110.

이제 본 발명의 바람직한 실시예에 따른 동기신호 안정화방법을 도 3의 흐름도를 참조하여 상세히 설명한다. A synchronization signal stabilization method according to a preferred embodiment of the present invention will now be described in detail with reference to the flowchart of FIG. 3.

사용자는 사용자 인터페이스부(112)를 통해 채널 절환을 마이크로 프로세서(110)에 요청할 수 있으며, 상기 마이크로 프로세서(110)는 상기 요청에 따라 채널 절환을 행한다. 상기 채널 전환이 완료되면(200단계), 상기 마이크로 프로세서(110)는 적어도 2프레임 동안 수직동기신호를 카운트한 값을 동기 분리기(100)로부터 제공받는다(202단계). 여기서 상기 카운트한 값은 수직동기신호의 주파수에 대응된다. The user may request the microprocessor 110 to switch channels through the user interface unit 112, and the microprocessor 110 performs channel switching according to the request. When the channel switching is completed (step 200), the microprocessor 110 receives a value obtained by counting the vertical synchronization signal for at least two frames from the sync separator 100 (step 202). The counted value corresponds to the frequency of the vertical synchronization signal.

상기 카운트한 값이 60Hz의 수직동기신호에 대응되면(204단계), 상기 마이크로 프로세서(110)는 수직동기신호를 60Hz로 고정시켜 출력하도록 동기 출력부(108)를 제어한다(206단계). If the counted value corresponds to the vertical synchronization signal of 60 Hz (step 204), the microprocessor 110 controls the synchronization output unit 108 to fix and output the vertical synchronization signal to 60 Hz (step 206).                     

상기 카운트한 값이 50Hz의 수직동기신호에 대응되면(208단계), 상기 마이크로 프로세서(110)는 수직동기신호를 50Hz로 고정시켜 출력하도록 동기 출력부(108)를 제어한다(210단계).If the counted value corresponds to a 50Hz vertical sync signal (step 208), the microprocessor 110 controls the sync output unit 108 to fix and output the vertical sync signal at 50Hz (step 210).

상술한 바와 같이 본 발명은 채널 절환시마다 2프레임내에 수직동기신호의 주파수를 검출해내 고정시킴으로써, PDP 모듈이 불안정한 수직동기신호에 의해 영향받지 않게 할 수 있다. As described above, the present invention detects and fixes the frequency of the vertical synchronization signal within two frames at every channel switching, thereby preventing the PDP module from being affected by the unstable vertical synchronization signal.

또한 본 발명은 수직동기신호의 주파수 변동에 따라 PDP 모듈을 리셋 방전하지 않음으로써,플리커 현상이 야기되지 않게 할 수 있는 이점이 있다. In addition, the present invention has an advantage of not causing a flicker phenomenon by not resetting and discharging the PDP module according to the frequency variation of the vertical synchronization signal.

Claims (3)

영상표시기기의 동기신호 안정화방법에 있어서, In the method of stabilizing a synchronization signal of a video display device, 채널 절환 명령이 입력됨에 따라 채널 절환을 수행하는 단계;Performing channel switching as a channel switching command is input; 상기 절환된 채널을 대응되는 영상신호로부터 수직 동기신호를 분리하는 단계;Separating the switched channel from the vertical synchronization signal from the corresponding video signal; 상기 분리된 수직동기 신호를 카운트하여, 상기 카운트 값에 대응되는 수직동기신호의 주파수를 검출하는 단계; 및, Counting the separated vertical synchronization signal and detecting a frequency of the vertical synchronization signal corresponding to the count value; And, 상기 검출된 주파수로 수직동기신호의 주파수를 고정시켜 출력하는 단계를 포함하여 이루어짐을 특징으로 하는 영상표시기기의 동기신호 안정화방법. And fixing and outputting the frequency of the vertical synchronization signal at the detected frequency. 제1항에 있어서, 상기 수직동기신호의 카운트는 적어도 2프레임 동안 수행됨을 특징으로 하는 영상표시기기의 동기신호 안정화방법. The method of claim 1, wherein the counting of the vertical synchronization signal is performed for at least two frames. 제1항에 있어서, 상기 출력된 수직동기신호의 주파수는 재 채널절환 명령이 입력되기 이전까지는 변경되지 않음을 특징으로 하는 영상표시기기의 동기신호 안정화방법.The method of claim 1, wherein the frequency of the output vertical synchronization signal is not changed until a rechannel switching command is input.
KR1020030025575A 2003-04-22 2003-04-22 How to stabilize sync signal of video display device KR100929138B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030025575A KR100929138B1 (en) 2003-04-22 2003-04-22 How to stabilize sync signal of video display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030025575A KR100929138B1 (en) 2003-04-22 2003-04-22 How to stabilize sync signal of video display device

Publications (2)

Publication Number Publication Date
KR20040093264A KR20040093264A (en) 2004-11-05
KR100929138B1 true KR100929138B1 (en) 2009-12-01

Family

ID=37373372

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030025575A KR100929138B1 (en) 2003-04-22 2003-04-22 How to stabilize sync signal of video display device

Country Status (1)

Country Link
KR (1) KR100929138B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100829105B1 (en) 2005-08-10 2008-05-16 삼성전자주식회사 Video Signal Processing Method And Video Signal Processing Apparatus

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970004640A (en) * 1995-06-29 1997-01-29 김광호 Sync signal processing circuit of LCD projector
KR20000068856A (en) * 1997-08-29 2000-11-25 모리시타 요이찌 Synchronizing signal generator
KR100308568B1 (en) 1998-07-23 2002-01-30 구자홍 Screen size automatic compensation circuit
KR20040054031A (en) * 2002-12-16 2004-06-25 주식회사 유피디 Driving circuit and method of plasma display panel

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970004640A (en) * 1995-06-29 1997-01-29 김광호 Sync signal processing circuit of LCD projector
KR20000068856A (en) * 1997-08-29 2000-11-25 모리시타 요이찌 Synchronizing signal generator
KR100308568B1 (en) 1998-07-23 2002-01-30 구자홍 Screen size automatic compensation circuit
KR20040054031A (en) * 2002-12-16 2004-06-25 주식회사 유피디 Driving circuit and method of plasma display panel

Also Published As

Publication number Publication date
KR20040093264A (en) 2004-11-05

Similar Documents

Publication Publication Date Title
KR100761140B1 (en) Method of detecting input signal and broadcast receiver for implementing the same
KR100929138B1 (en) How to stabilize sync signal of video display device
KR20140079989A (en) A dynamic character generator
JP2013156612A (en) Display device
KR0166697B1 (en) Method for controlling image instrument
KR100469281B1 (en) apparatus for processing copy protection picture
KR0178214B1 (en) Video signal distinguishing device in plasma display panel
KR100197380B1 (en) Apparatus for directing the generation of data as channel transfer in pdp tv
KR100197381B1 (en) Apparatus for muting the video digital in pdp in tv
KR100196834B1 (en) Apparatus for distinguishing the video signal in pdp in tv
JP6655973B2 (en) In-vehicle display control device
JP2001257959A (en) Video display device
KR100196864B1 (en) Apparatus for processing the data in plasma display panel television
CN107454283B (en) Video signal output system and method
KR0166743B1 (en) Subtitle display controlling device in video signal reproduction
KR970078578A (en) Caption signal position adjusting device and method using caption position information
JP2811067B2 (en) Tuning display circuit
KR100753510B1 (en) Caption control apparatus for video-equipment and Method thereof
KR0174929B1 (en) Apparatus for processing the video signal in plasma display panel
KR100683141B1 (en) Lcd for auto selecting of tv input signal
KR0162305B1 (en) Noise bar removing circuit
KR100897963B1 (en) Apparatus and method of providing clock for sync separator
KR100820808B1 (en) Control method and apparatus for pre-running of pll potion
KR20050000026A (en) Method and apparatus for distinction input signal of display device
KR950007873B1 (en) Apparatus and method for caption still control

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121026

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131024

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141024

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151023

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161024

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20171024

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20181024

Year of fee payment: 10