KR100897963B1

KR100897963B1 - Apparatus and method of providing clock for sync separator

Info

Publication number: KR100897963B1
Application number: KR1020030001039A
Authority: KR
Inventors: 조경현
Original assignee: 엘지전자 주식회사
Priority date: 2003-01-08
Filing date: 2003-01-08
Publication date: 2009-05-18
Also published as: KR20040063566A

Abstract

본 발명의 동기분리기의 클럭제공장치는, 소스로부터 수평 및 수직동기신호를 분리하며, 상기 수직동기신호를 카운트하여 그 카운트값을 제공하는 동기분리기와, 다양한 클럭을 제공하는 클럭발생부와, 상기 클럭발생부가 제공하는 다양한 클럭중 어느 하나를 선택하여 상기 동기분리기에 제공하는 스위칭부와, 상기 수직동기신호 카운트값을 토대로 소스의 주파수를 판별하고, 상기 판별된 소스의 주파수에 대응되는 클럭을 선택하여 출력하도록 상기 스위칭부를 제어하는 제어부를 구비함을 특징으로 한다. A clock providing apparatus of a sync separator of the present invention includes a sync separator for separating horizontal and vertical sync signals from a source, counting the vertical sync signals and providing the count value, a clock generating unit for providing various clocks, A switching unit for selecting one of various clocks provided by the clock generator and providing the selector to the sync separator; and a selector for selecting a clock corresponding to the frequency of the discriminated source based on the vertical sync signal count value, And a control unit for controlling the switching unit to output the output signal.

동기분리, 클럭Synchronous Separation, Clock

Description

[0001] APPARATUS AND METHOD OF PROVIDING CLOCK FOR SYNC SEPARATOR [0002]

도 1은 종래의 동기분리기의 구성도. 1 is a configuration diagram of a conventional synchronous separator.

도 2 및 도 3은 종래의 동기분리기의 동작 파형도. 2 and 3 are operation waveform diagrams of a conventional synchronous separator.

도 4는 본 발명의 바람직한 실시예에 따른 클럭제공장치의 구성도. 4 is a configuration diagram of a clock providing apparatus according to a preferred embodiment of the present invention;

도 5는 도 4의 마이크로 프로세서의 처리 흐름도. 5 is a flowchart of the processing of the microprocessor of FIG.

* 도면의 주요부분에 대한 부호의 설명 *Description of the Related Art [0002]

200 : 동기분리기 202 : 동기분리부200: sync separator 202: sync separator

204 : 동기카운트부 206 : I2C 인터페이스부204: synchronization count unit 206: I2C interface unit

208 : 제1클럭 발생부 210 : 제2클럭 발생부208: first clock generator 210: second clock generator

212 : 스위칭부 214 : 마이크로 프로세서212: switching unit 214: microprocessor

본 발명은 텔레비전 수상기에 관한 것으로, 특히 동기분리기(sync separator)의 클럭제공장치 및 방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a television receiver, and more particularly, to a clock providing apparatus and method of a sync separator.

일반적으로 PAL(phase alternation line) 방식은 60Hz의 소스를 사용하므로, 상기 PAL 방식에 따르는 텔레비전 수상기의 동기분리기는 60Hz의 소스로부터 동기신호를 최적으로 분리해낼 수 있는 4MHz의 클럭을 사용하였다. Generally, since the phase alternation line (PAL) method uses a source of 60 Hz, the sync separator of the television set according to the PAL system uses a 4 MHz clock capable of optimally separating a sync signal from a source of 60 Hz.

종래의 동기분리기의 구성도를 도시한 도 1을 참조하면, 상기 동기분리기(100)는 60Hz의 소스에서 수평 및 수직동기신호를 분리하는 동기분리부(102)와, 상기 분리해낸 수직동기신호를 카운트하는 동기카운트부(104)와, 상기 수직동기 카운트값을 미도시된 마이크로 프로세서 등에 제공하는 I2C 인터페이스부(106)로 구성된다. 그리고 클럭생성부(108)는 상기 동기분리부(102), 동기카운트부(104), I2C 인터페이스부(106)의 구동클럭으로서 4MHz의 클럭을 제공한다. 1, the sync separator 100 includes a sync separator 102 for separating horizontal and vertical sync signals from a source of 60 Hz, and a demultiplexer 102 for separating the separated vertical sync signal And an I2C interface unit 106 for providing the vertical synchronization count value to a microprocessor or the like not shown. The clock generating unit 108 provides a clock of 4 MHz as a driving clock for the sync separator 102, the sync count unit 104, and the I2C interface unit 106.

상기한 동기분리기(100)의 동작 파형도를 도시한 도 2를 참조하면, 상기 동기분리기(100)에 60Hz의 소스를 입력하면, VBI 구간에서 수직 및 수평동기신호가 Y 신호에 실려있는 동기신호와 정확히 동기된다. 2, when a source of 60 Hz is input to the sync separator 100, the vertical and horizontal sync signals in the VBI section are synchronized with the sync signal on the Y signal, .

근래에 들어 PAL 방식을 따름에도 불구하고 50Hz의 소스를 혼용하여 사용하는 나라가 생겨나기 시작했다. In recent years, despite the PAL approach, a country has begun to use mixed sources of 50Hz.

그런데 상기한 동기분리기는 60Hz의 소스에 적합한 4MHz의 클럭을 사용함에 따라, 상기 50Hz의 소스로부터는 수평동기신호를 정상적으로 분리해낼 수 없는 문제점이 있었다. 즉 도 3을 참조하면, 상기 동기분리기가 50Hz의 소스로부터 분리해낸 수평동기신호는 Y 신호에 실려있는 동기신호에 전혀 동기되지 않았다. However, since the sync separator uses a clock of 4 MHz suitable for a source of 60 Hz, there is a problem that the horizontal sync signal can not be normally separated from the source of 50 Hz. That is, referring to FIG. 3, the horizontal sync signal separated from the source of 50 Hz by the sync separator is not synchronized with the sync signal carried on the Y signal at all.

따라서 본 발명의 목적은 다양한 주파수의 소스에 대응할 수 있는 동기분리 기의 클럭제공장치 및 방법을 제공함에 있다. It is therefore an object of the present invention to provide an apparatus and a method for providing a clock of a synchronous separator which can cope with sources of various frequencies.

상기한 목적을 달성하기 위한 본 발명의 동기분리기의 클럭제공장치는, 소스로부터 수평 및 수직동기신호를 분리하며, 상기 수직동기신호를 카운트하여 그 카운트값을 제공하는 동기분리기와, 다양한 클럭을 제공하는 클럭발생부와, 상기 클럭발생부가 제공하는 다양한 클럭중 어느 하나를 선택하여 상기 동기분리기에 제공하는 스위칭부와, 상기 수직동기신호 카운트값을 토대로 소스의 주파수를 판별하고, 상기 판별된 소스의 주파수에 대응되는 클럭을 선택하여 출력하도록 상기 스위칭부를 제어하는 제어부를 구비함을 특징으로 한다. According to another aspect of the present invention, there is provided an apparatus for providing clocks of a sync separator, including: a sync separator for separating horizontal and vertical sync signals from a source, counting the vertical sync signals and providing count values thereof, A switching unit for selecting one of the clocks generated by the clock generation unit and providing the selected clock to the sync separator; and a control unit for determining the frequency of the source based on the vertical sync signal count value, And a control unit for controlling the switching unit to select and output a clock corresponding to the frequency.

본 발명의 바람직한 실시예에 따른 동기분리기의 클럭제공장치의 구성을 도 4를 참조하여 설명한다. A configuration of a clock providing apparatus of a sync separator according to a preferred embodiment of the present invention will be described with reference to FIG.

상기 동기분리기(200)는 60Hz의 소스 또는 50Hz의 소스에서 수평 및 수직동기신호를 분리하는 동기분리부(202)와, 상기 분리해낸 수직동기신호를 카운트하는 동기카운트부(204)와, 상기 수직동기 카운트값을 마이크로 프로세서(214)에 제공하는 I2C 인터페이스부(206)로 구성된다. The sync separator 200 includes a sync separator 202 for separating horizontal and vertical sync signals from a source of 60 Hz or a source of 50 Hz, a sync count unit 204 for counting the separated vertical sync signals, And an I2C interface 206 for providing a synchronization count value to the microprocessor 214.

상기 마이크로 프로세서(214)는 동기분리기(200)가 제공하는 수직동기 카운트값에 따라 소스의 종류를 판별하고, 상기 소스의 종류가 판별되면 해당 소스로부터 수평동기신호를 분리하기에 적당한 클럭이 상기 동기분리기(200)에 제공되도록 스위칭부(212)를 제어한다. 제1클럭 발생부(208)는 60Hz의 소스로부터 수평동기신호를 분리하기에 적당한 제1클럭을 발생하여 스위칭부(212)에 제공하며, 상기 제1 클럭은 4MHz일 수 있다. 그리고 제2클럭 발생부(210)는 50Hz의 소스로부터 동기신호를 분리하기에 적당한 제2클럭을 발생하여 스위칭부(212)에 제공하며, 상기 제2클럭은 3.6MHz일 수 있다. 상기 스위칭부(212)는 상기 마이크로 프로세서(214)의 제어에 따라 상기 제1 및 제2클럭중 어느 하나를 선택하여 상기 동기분리기(200)에 제공한다. The microprocessor 214 determines the type of the source according to the vertical sync count value provided by the sync separator 200 and outputs a clock suitable for separating the horizontal sync signal from the source, And controls the switching unit 212 to be provided to the separator 200. The first clock generating unit 208 generates a first clock suitable for separating the horizontal synchronizing signal from the source of 60 Hz and provides the first clock to the switching unit 212, and the first clock may be 4 MHz. The second clock generating unit 210 generates a second clock suitable for separating the synchronizing signal from the source of 50 Hz and provides the second clock to the switching unit 212, and the second clock may be 3.6 MHz. The switching unit 212 selects one of the first and second clocks according to the control of the microprocessor 214 and provides the selected one to the sync separator 200.

상기 마이크로 프로세서(214)의 처리 흐름도를 도시한 도 5를 참조하여, 본 발명의 바람직한 실시예를 좀 더 상세히 설명한다. 5, which illustrates a process flow diagram of the microprocessor 214, a preferred embodiment of the present invention will be described in more detail.

상기 마이크로 프로세서(214)는 미도시된 사용자 인터페이스를 통해 사용자가 콤포넌트 모드로 절환하면(300단계), 상기 마이크로 프로세서(214)는 스위칭부(212)가 제1클럭을 선택하여 출력하도록 제어한다(304단계). The microprocessor 214 controls the switching unit 212 to select and output the first clock signal when the user switches to the component mode through the user interface not shown in operation 300 Step 304).

상기 스위칭부(212)가 제1클럭을 동기 분리기(200)에 제공하면, 상기 동기분리기(200)는 제1클럭을 구동클럭으로 하여 입력된 소스로부터 수직동기신호를 분리한다. 여기서 수직동기신호는 소스의 VBI 구간을 적분하여 분리해내므로, 구동클럭에 의존적이지 않다. When the switching unit 212 provides the first clock to the sync separator 200, the sync separator 200 separates the vertical sync signal from the input source using the first clock as a driving clock. Here, the vertical synchronizing signal is independent of the driving clock since the VBI section of the source is integrated and separated.

상기 마이크로 프로세서(214)는 상기 동기분리기(200)로부터 수직동기신호를 분리하여 카운트한 값을 제공받아 소스의 주파수를 판별한다(306단계). The microprocessor 214 separates the vertical synchronization signal from the sync separator 200 and receives a counted value to discriminate the source frequency (operation 306).

상기 마이크로 프로세서(214)는 상기 소스의 주파수가 60Hz이면(308단계), 상기 스위칭부(212)가 60Hz의 소스로부터 수평동기신호를 분리하기에 적합한 제1클럭을 선택하도록 제어한다(310단계). 이에따라 상기 동기분리기(200)의 구동클럭으로 제1클럭이 공급된다. The microprocessor 214 controls the switching unit 212 to select a first clock suitable for separating the horizontal synchronizing signal from the source of 60 Hz if the frequency of the source is 60 Hz (Step 308) . The first clock is supplied to the driving clock of the sync separator 200.

이와달리 상기 소스의 주파수가 50Hz이면(312단계), 상기 마이크로 프로세서(214)는 상기 스위칭부(212)가 50Hz의 소스로부터 수평동기신호를 분리하기에 적합한 제2클럭을 선택하도록 제어한다(314단계). 이에따라 상기 동기분리기(200)의 구동클럭으로 제2클럭이 공급된다. Alternatively, if the frequency of the source is 50 Hz (step 312), the microprocessor 214 controls the switching unit 212 to select a second clock suitable for separating the horizontal sync signal from the source of 50 Hz (step 314 step). The second clock is supplied to the driving clock of the sync separator 200.

이와같이 본 발명은 동기분리기(200)에 소스의 주파수에 따라 적합한 클럭을 제공함으로서 다양한 소스가 사용되는 환경에서 텔레비전 수상기가 정상적으로 동작할 수 있게 한다. Thus, the present invention provides the sync separator 200 with an appropriate clock according to the frequency of the source, thereby allowing the television receiver to operate normally in an environment where various sources are used.

상술한 바와 같이 본 발명은 다양한 주파수의 소스가 사용되는 환경에서도 텔레비전 수상기가 정상적으로 동작할 수 있게 하는 이점이 있다. As described above, the present invention has an advantage that the television receiver can operate normally even in an environment where sources of various frequencies are used.

Claims

A clock generating unit for generating a plurality of clocks;

A sync separator for separating a vertical sync signal from an input source based on a specific clock generated from the clock generator and counting the separated vertical sync signal;

A control unit for determining a type of an input source based on a count value of a vertical synchronizing signal provided from the sync separator and controlling a clock for separating a horizontal synchronizing signal from the input source according to the discriminated type of the input source, ; And

And a switching unit for selecting one specific clock corresponding to the type of the input source among the plurality of clocks generated through the clock generator according to the control signal of the control unit and providing the selected clock to the sync separator. Of the clock.

A clock providing method of a synchronous separator,

Separating and counting the vertical synchronization signal from the input source;

Determining a type of the input source based on a count value of the vertical synchronization signal;

Generating a specific clock for separating a horizontal synchronizing signal from the input source corresponding to the discriminated type of the input signal; And

And providing the generated specific clock to the sync separator.