KR200142695Y1 - Pc sync. signal processing apparatus of tv receiver - Google Patents
Pc sync. signal processing apparatus of tv receiver Download PDFInfo
- Publication number
- KR200142695Y1 KR200142695Y1 KR2019960011505U KR19960011505U KR200142695Y1 KR 200142695 Y1 KR200142695 Y1 KR 200142695Y1 KR 2019960011505 U KR2019960011505 U KR 2019960011505U KR 19960011505 U KR19960011505 U KR 19960011505U KR 200142695 Y1 KR200142695 Y1 KR 200142695Y1
- Authority
- KR
- South Korea
- Prior art keywords
- horizontal
- signal
- vertical
- signal processing
- circuit
- Prior art date
Links
- 230000001360 synchronised effect Effects 0.000 abstract description 23
- 238000006243 chemical reaction Methods 0.000 abstract description 8
- 230000010355 oscillation Effects 0.000 abstract description 8
- 238000000034 method Methods 0.000 abstract description 4
- 230000000007 visual effect Effects 0.000 abstract 1
- 238000001514 detection method Methods 0.000 description 11
- 230000010363 phase shift Effects 0.000 description 6
- 238000000926 separation method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/06—Generation of synchronising signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
- H03K7/08—Duration or width modulation ; Duty cycle modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/46—Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Synchronizing For Television (AREA)
Abstract
본 고안은 티브이(TV) 수상기의 퍼스털 컴퓨터(PC)동기 신호 처리장치에관한 것으로서, 컴퓨터 동기신호를 티브이 수상기의 동기신호 처리회로에서 그대로 처리하여 수평과 수직 구동 및 편향이 이루어질 수 있도록 한 티브이 수상기의 퍼스널 컴퓨터 동기신호 처리장치에 관한 것이다.The present invention relates to a personal computer (PC) synchronous signal processing apparatus for a TV receiver, and the computer synchronous signal is processed in the synchronous signal processing circuit of the TV receiver as it is so that horizontal and vertical driving and deflection can be achieved. A personal computer synchronization signal processing apparatus for a receiver.
종래의 티브이 수상기의 동기신호 처리장치는 PC신호를 주파수 변호나하지 ㅇ낳고 그대로 처리할 경우 PC신호의 주라수 차이로 인해 PC신호 처리가 불가능한 단점과, 별도의 스위칭부를 구성하여 처리하더라도 수직 발진부 처리시 수평 동기 입력신호가 15.75khz신호가 아니기 때문에 화상 및 OSD가 수직으로 떨리는 현상이 발생하는 문제점이 있다.Conventional signal receivers of TV receivers can not process the PC signal due to the frequency difference of the PC signal when the PC signal is processed without frequency variation, and the vertical oscillator is processed even if a separate switching unit is processed. Since the visual horizontal synchronization input signal is not the 15.75khz signal, there is a problem that the image and the OSD shake vertically.
본 고안은 상기한 종래의 문제점을 해결하기 위하여, PC동기 신호를 주파수 변환회로 (27)를 거치게 하여 TV동기 신호와 스위칭 수단(26)에서 선택되게 하고, 여기서 선택된 PC동기신호를 기존의 동기신호 처리부(2)럴 거친 후 다시 스위칭 수단(29)으로 수평 발진부(28)의 출력과 선택하여 수평출력이 이루어지도록 신호 처리및 제어함으로써, PC신호를 기존의 TV회로를 가능한한 이용해서 처리하게 하며, PC신호 수신시 수직으로 화상 및 OSD가 떨리는 현상을 방지할 수 있게 한 티브이 수상기의 퍼스널 컵푸터 동기신호 처리장치를 제공한다.The present invention, in order to solve the above-mentioned problems, the PC synchronous signal is passed through the frequency conversion circuit 27 to be selected by the TV synchronous signal and the switching means 26, wherein the selected PC synchronous signal is a conventional synchronous signal After the processing unit 2 is rough, the switching means 29 selects the output of the horizontal oscillation unit 28 and the signal processing and control so that the horizontal output is made, thereby processing the PC signal using the existing TV circuit as much as possible. In addition, the present invention provides a personal cup footer synchronization signal processing apparatus of a TV receiver capable of preventing the image and OSD from shaking vertically when receiving a PC signal.
Description
제 1도는 종래의 티브이 수상기의 동기신호 처리장치의 블록구성도1 is a block diagram of a synchronization signal processing apparatus of a conventional TV receiver
제 2 도는 본 고안의 티브이 수상기의 퍼스널 컴퓨터 동기신호 처리장치의 블록 구성도2 is a block diagram of a personal computer synchronization signal processing apparatus of a TV receiver according to the present invention.
제 3도의 (a),(b),(c)는 본 고안의 수평 동기신호 변환 타이밍도(A), (b) and (c) of FIG. 3 are horizontal timing signal conversion timing diagrams of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : TV영상신호 처리부 2 : 동기신호 처리부1: TV image signal processing unit 2: Synchronization signal processing unit
3 : 수평 출력부 4 : 수직 출력부3: horizontal output unit 4: vertical output unit
5 : 마이컴 25 : PC동기신호 처리부5: microcomputer 25: PC synchronization signal processing unit
26;29 : 스위칭부 27 : 주파수 변화부26; 29 switching unit 27 frequency changing unit
28 : 수평 발진부28: horizontal oscillator
본 고안은 티브이(TV)수상기의 퍼스널 컴퓨터(PC) 동기신호 처리장치에 관한 것으로서, 컴퓨터 동기신호를 티브이 수상기의 동기신호 처리회로에서 그대로 처리하여 수평과 수직구동 및 편향이 이루어질 수 있도록 한 티브이 수사기의 퍼스널 컴퓨터 동기신호 처리장치에 관한 것이다.The present invention relates to a personal computer (PC) synchronization signal processing apparatus of a TV receiver, and the TV synchronization signal is processed in the synchronization signal processing circuit of the TV receiver as it is so that horizontal and vertical driving and deflection can be achieved. The present invention relates to a personal computer synchronization signal processing apparatus.
종래의 티브이 수상기의 동기신호 처리장치는 도면 제 1도에 도시된 바와 같이, 수신한 티브이 영상신호를 처리하여 수평과 수직 동기신호를 분리 출력하는 영상신호 처리부(1)와, 상기 영상신호 처리부에서 분리된 수평과 수직 동기신호를 처리하여 수평과 수직 드라이브 신호를 출력하는 동기신호 처리부(2)와, 상기 동기신호 처리부(2)에서 출력된 수평 드라이브 신호를 입력받아 수평 편향을 수행하는 수평 출력회로부(3)와, 상기 동기신호 처리부(2)에서 출력된 수직 드라이브 신호를 입력받아 수직 편향을 수행하는 수직 출력회로부(4)와, 상기 동기신호 처리부(2)를 제어하는 마이컴(5)으로 구성된다.As shown in FIG. 1, a synchronization signal processing apparatus of a conventional TV receiver includes a video signal processing unit 1 for processing a received TV video signal and outputting horizontal and vertical synchronization signals separately from the video signal processing unit. A synchronization signal processor 2 for processing the horizontal and vertical synchronization signals and outputting horizontal and vertical drive signals, and a horizontal output circuit unit for receiving a horizontal drive signal output from the synchronization signal processor 2 and performing horizontal deflection; (3), a vertical output circuit section 4 for receiving vertical drive signals output from the synchronization signal processing section 2 to perform vertical deflection, and a microcomputer 5 for controlling the synchronization signal processing section 2; do.
이와같이 구성된 종래의 티브이 수상기의 동기신호 처리장치에서는, 영상신호 처리부(1)에서 처리된 티브이 영상신호가 동기신호 처리부(2)에 입력되어 수평 동기신호와 수직 동기신호의 분리가 이루어지고, 또 분리된 동기신호에 대한 신호 처리를 거쳐서 수평 드라이브 신호(HD)와 수직 드라이브 신호(VD)가 각각 수평 출력회로부(3)와 수직 출력 회로부(4)로 입력된다.In the conventional signal receiver of the conventional TV receiver configured as described above, the TV video signal processed by the video signal processing unit 1 is input to the synchronization signal processing unit 2 so that the horizontal synchronization signal and the vertical synchronization signal are separated and separated. The horizontal drive signal HD and the vertical drive signal VD are input to the horizontal output circuit section 3 and the vertical output circuit section 4, respectively, through signal processing for the synchronized signal.
이때 마이컴(5)은 동기신호 처리부(2)에 보정 데이타를 변화시켜 화면 보정을 제어하며, 상기 수평 출력회로부(3) 및 수직 출력회로부(4)는 입력된 드라이브 신호에 의해서 수평과 수직 출력(편향)을 수행하게 된다.At this time, the microcomputer 5 controls the screen correction by changing the correction data in the synchronization signal processing unit 2, and the horizontal output circuit unit 3 and the vertical output circuit unit 4 are horizontal and vertical output ( Deflection).
이때 동기신호 처리부(2)에서 이루어지는 동기신호 처리는 그 내부의 다음과 같은 구성 요소들에 의해서 수행되는데, 먼저 그 구성을 살펴보면 상기 동기신호 처리부(2)는;In this case, the synchronization signal processing performed by the synchronization signal processing unit 2 is performed by the following components therein. Referring to the configuration, the synchronization signal processing unit 2 includes;
영상신호 처리부(1)로부터 입력된 수평 동기신호(Hsync)를 부리하는 수평 동기 분리회로(6)와, 상기 수평 동기 분리회로(6)에서 출력된 수평 동기신호를 수평 블랭킹 회로(9)에 의해 고정(Locking)하는 수평 고정회로(7)와, 수평 편향펄스를 입력받아 수평 블랭킹 처리하는 수평 블랭킹 회로(8)와,The horizontal synchronous separation circuit 6 for reading out the horizontal synchronous signal Hsync input from the image signal processing unit 1 and the horizontal synchronous signal output from the horizontal synchronous separation circuit 6 by the horizontal blanking circuit 9. A horizontal fixed circuit 7 for locking, a horizontal blanking circuit 8 for receiving a horizontal deflection pulse and performing a horizontal blanking process;
상기 수평 동기 분리회로(6)의 동기 신호 위상을 검출하는 위상 검출회로(9)와, 상기 위상 검출회로(9)의 출력에 의해 503.5kHz로 발진하는 발지회로(10)와, 상기 발진회로(10)의 출력을 1/32분주하여 상기 위상 검출회로(9)에 공급하여 위상 고정 루프(PLL)를 이루게 하는 분주기(11)와,A phase detecting circuit 9 for detecting the phase of the synchronous signal of the horizontal synchronizing separation circuit 6, an oscillating circuit 10 oscillating at 503.5 kHz by the output of the phase detecting circuit 9, and the oscillating circuit A divider (11) for dividing the output of (10) by 1/32 to supply the phase detection circuit (9) to form a phase locked loop (PLL);
상기 분주기(11)의 출력과 상기 수평 블랭킹 회로(9)의 출력 위상을 검출하는 위상 검출 회로(12)와, 상기 위상 검출회로(12)의 출력을 입력받아 쉬프트시키는 위상 쉬프트 회로(13)와, 상기 위상 쉬프트 회로(13)의 출력을 입력받아 수평드라이브 신호(HD)를 수평 출력회로(3)에 공급하는 수평 드라이브 회로(14)와,A phase detection circuit 12 for detecting an output of the divider 11 and an output phase of the horizontal blanking circuit 9, and a phase shift circuit 13 for receiving and shifting an output of the phase detection circuit 12. A horizontal drive circuit 14 which receives the output of the phase shift circuit 13 and supplies a horizontal drive signal HD to the horizontal output circuit 3;
상기 분주기(11)의 출력을 입력받아 그 위상을 검출하는 위상 검출회로(15)와, 상기 위상 검출회로(15)의 출력에 의해 16kHz클럭을 발진하는 발진회로(16)와, 상기 발지회로(16)의 출력을 1/1024 분주하여 위상 검출회로(15)에 공급하여 PLL을 이루게 하는 분주기(17)와,A phase detection circuit 15 for receiving the output of the divider 11 and detecting a phase thereof, an oscillation circuit 16 for oscillating a 16 kHz clock by the output of the phase detection circuit 15, and the holding circuit A divider 17 for dividing the output of the furnace 16 by 1/1024 to supply the phase detection circuit 15 to form a PLL;
상기 영상신호 처리부(1)로부터, 입력된 수직 동기신호(Vsync)를 분리하는 수직 동기 분리회로(18)와, 상기 수직 동기 분리회로(18)에서 분리된 수직 동기신호와 상기 분주기(17)에서 출력된 신호를 입력받아 카운트 다운을 실행하느 카운트 다운 프로세서부(19)와, 상기 카운트 다운 프로세서(19)의 출력을 입력받아 편향 보정을 위한 디지탈 신호 처리를 수행하는 편향 보정 디지탈 신호 처리부(20)와, 상기 신호 처리부(20)에서 출력된 데이타를 입력받아 수직 톱니파 D/A변환과 저역필터링 증폭을 수행하여 수직 드라이브 신호(VD)를 수직 출력 회로부(4)에 공급하는 수직 드라이브회로(21)와, 상기 신호 처리부(20)에서 출력된 수평 데이타를 아날로그 신호로변환하는 수평 D/A변환부(22)와, 상기 수평 D/A변환부(22)에서 출력된 신호를 입력받아 AFC보상하여 위상 쉬프트회로(13)에 공급하는 AFC보상회로(23)와, 상기 프로세서(19)와 마이컴(5) 사이의 I2C 버스 디코딩을 위한 버스 디코더(24)를 포함하여 구성된다.A vertical synchronization circuit 18 separating the input vertical synchronization signal Vsync from the image signal processor 1, a vertical synchronization signal separated by the vertical synchronization circuit 18, and the divider 17 A countdown processor 19 for receiving a signal outputted from the processor and performing a countdown, and a deflection correction digital signal processor 20 for receiving the output of the countdown processor 19 and performing digital signal processing for deflection correction. And a vertical drive circuit 21 for supplying the vertical drive signal VD to the vertical output circuit unit 4 by receiving the data output from the signal processor 20 and performing vertical sawtooth D / A conversion and low-pass filtering amplification. ), A horizontal D / A converter 22 for converting the horizontal data output from the signal processor 20 into an analog signal, and an AFC compensation signal received from the horizontal D / A converter 22. Phase shift It is configured to include the compensation and the AFC circuit 23 to be supplied to the circuit 13, the processor 19 and the microcomputer 5, the bus decoder 24 to the I 2 C bus between the decoding.
상기한 바와같이 구성된 종래의 티브이 수상기의 동기신호 처리장치에서 동기신호 처리부(2)의 동작을 살펴보면 다음과 같다.The operation of the synchronization signal processing unit 2 in the synchronization signal processing apparatus of the conventional TV receiver configured as described above is as follows.
수평 동기 분리회로(6)는 입력 영상신호에서 수평 동기신호를 분리하고, 수평 고정회로(7)는 수평 블랭킹 회로(8)에 입력된 수평 편향 펄스와 록킹(Locking)이 이루어지게 하며, 수평 블랭킹 회로(8)는 입력된 수평 편향 펄스의 수평 블랭킹 처리를 수행하여ㅛ 수평 고정회로(7)와 위상 검출회로(12)그리고 카운트 다운 프로세서(19)에 공급한다.The horizontal synchronizing separation circuit 6 separates the horizontal synchronizing signal from the input video signal, and the horizontal fixing circuit 7 causes the horizontal deflection pulses and the locking to be input to the horizontal blanking circuit 8 to be performed, and the horizontal blanking. The circuit 8 performs horizontal blanking processing of the input horizontal deflection pulses and supplies them to the horizontal fixed circuit 7, the phase detection circuit 12, and the countdown processor 19.
위상 검출회로(9)는 수평 동기회로(6)에서 부리된 수평 동기신호와, 발진회로(10)에서 출력된 503.5kHz발진신호(32fHVCO)를 분주기 (11)에서 1/32분주한 신호와의 위상을 검출하여 발진회로(10)를 제어한다.The phase detection circuit 9 divides the horizontal synchronization signal supplied by the horizontal synchronization circuit 6 and the 503.5 kHz oscillation signal 32f H VCO output from the oscillation circuit 10 by 1/32 from the frequency divider 11. The oscillation circuit 10 is controlled by detecting a phase with the signal.
이것은 AFC루프를 구성ㅅ하여 수평 동기신호에 동기한 수평 펄스를 만들게 한다.This configures the AFC loop to produce a horizontal pulse synchronized with the horizontal sync signal.
분주기(11)에서 분주된 수평 펄스는 위상 검출회로(12)에 입력되어 상기 수평 블랭킹회로(8)의 출력과 위상 비교되고, 위상 비교결과는 위상 쉬프트회로(13)에 입력되어 수평 드라이브 출력 펄스의 위상을 제어하여 수평위치를 제어한다.The horizontal pulses divided by the divider 11 are input to the phase detection circuit 12 and phase compared with the output of the horizontal blanking circuit 8, and the phase comparison result is input to the phase shift circuit 13 to output the horizontal drive. The horizontal position is controlled by controlling the phase of the pulse.
수평 드라이브 회로(14)는 위상 쉬프트 회로(13)의 출력에 의해 수평드라이브 펄스(HD)를 수평 출력 회로부(3)로 출력한다.The horizontal drive circuit 14 outputs the horizontal drive pulse HD to the horizontal output circuit section 3 by the output of the phase shift circuit 13.
한편, 상기 분주기(11)에서 부주된 수평신호는 위상 검출회로(15)에 입력되고, 위상 검출회로(15)는 발진회로(16)에서 생성된 16MHz 클럭을 분주기(17)에서 1/1024 분주하 신호와 상기 분주기(11)의 출력을 위상 비교하여 발진회로(16)를 제어한다.On the other hand, the horizontal signal careless in the frequency divider 11 is input to the phase detection circuit 15, and the phase detection circuit 15 receives the 16 MHz clock generated by the oscillator circuit 16 in the frequency divider 17. The oscillation circuit 16 is controlled by comparing the 1024 frequency divider signal with the output of the frequency divider 11.
그리고, 수평 동기 분리회로(18)는 입력된 영상신호에서 수평 동기신호를 분리하여 카운트 다운 프로세서(19)에 입력한다.The horizontal synchronizing separation circuit 18 separates the horizontal synchronizing signal from the input video signal and inputs it to the countdown processor 19.
카운트 다운 프로세서(19)는 이 수평 동기신호와 상기 분주기(17)에서 분주되어 입력된 클럭을 가지고 카운트 다운을 수행하여 카운트 데이타를 편향 보정 디지탈 신호 처리부(20)로 입력한다.The countdown processor 19 counts down the horizontal synchronizing signal and the clock divided by the divider 17 and inputs the count data to the deflection correction digital signal processor 20.
편향 보정 디지탈 신호 처리부(20)는 카운트 데이타와 상기 부주기(17)로 부터의 클럭을 입력받아 화면 왜곡 보정을 포함한 수직 톱니파, 라라볼라파, AFC보정의 디지탈 데이타를 만들어서 출력한다.The deflection correction digital signal processing unit 20 receives the count data and the clock from the sub period 17, and generates and outputs digital data of vertical sawtooth wave, La La Bola wave, and AFC correction including screen distortion correction.
수직 드라이브 회로(21)는 수직 톱니파의 디지탈/아날로그 변환 및 저역통과 필터링, 증폭 등의 신호 처리를 수행하여 수직 드라이브 펄스(VD)를 수직 출력 회로부(4)에 공급하여 수직 편향 처리를 하게 하다.The vertical drive circuit 21 performs signal processing, such as digital / analog conversion of the vertical sawtooth wave, low pass filtering, and amplification, to supply the vertical drive pulse VD to the vertical output circuit unit 4 to perform vertical deflection processing.
수평 D/A변환부(22)는 AFC보정의 데이타를 아날로그 신호로 변환하여 AFC보상회로(23)에 입력하여 ㅍ보상회로(23)가 위상 쉬프트 회로(13)에 보정신호를 중첩시켜 화면 왜곡 보정을 하게 한다.The horizontal D / A converter 22 converts the AFC correction data into an analog signal and inputs it to the AFC compensation circuit 23. The compensation circuit 23 superimposes the correction signal on the phase shift circuit 13 to distort the screen. Have a calibration.
그리고, 마이컵ㅁ(5)은 버스 디코더(24)를 통해 모든 보정 데이타(SCLSDA)를 변환시켜 화면 보정을 제어하게 된다.Then, the Miccup (5) controls the screen correction by converting all the correction data (SCLSDA) through the bus decoder 24.
위와같이 구성되고 또 동작하는 종래의 티브이 수상기의 동시신호 처리장치는 PC신호를 주파수 변환하지 않고 그대로 처리할 경우 PC신호의 주파수 차이로 인해 PC신호 처리가 불가능한 단점이 있다.The simultaneous signal processing apparatus of the conventional TV receiver configured and operating as described above has a disadvantage in that the PC signal processing is impossible due to the frequency difference of the PC signal when the PC signal is processed as it is without frequency conversion.
또한, 별도의 스위칭부를 구성하여 처리하더라도 수직 발지부 처리시 수평 동기입력신호가 15.75kHz가 아니기 때문에 화상 및 OSD가 수직으로 떨리는 현상이 발생하는 문제점이 있다.In addition, even if a separate switching unit is configured and processed, there is a problem in that the image and OSD are vertically shaken because the horizontal synchronization input signal is not 15.75 kHz during the vertical emitter processing.
본 고안은 상기한 종래의문제점을 해결하기 위하여, PC동기신호를 주파수 변화회로를 거치게 하여 TV동기신호와 선택되게 하고, 여기서 선택된 PC동기신호를 기존의 동기신호 처리부를 거친 후 다시 스위칭 수단으로 선택하여 수평 출력이 이루어지도록 신호 처리및 제어함으로써, PC신호를 기존의 TV회로를 가능한ㅎ나 이용해서 처리하게 하며, PC신호 수신시 수직으로 화상 및 OSD가 떨리는 현상을 방지할 수 있게 한 티브이 수상기의 퍼스널 컴퓨터 동기신호 처리장치를 제공함을 목적으로 한다.The present invention, in order to solve the above-mentioned conventional problems, the PC synchronous signal is selected to the TV synchronous signal by passing through the frequency change circuit, where the selected PC synchronous signal is selected again as a switching means after passing through the existing synchronous signal processing unit By processing and controlling the signal to achieve horizontal output, the PC signal can be processed using existing TV circuits as much as possible, and when the PC signal is received, it prevents the image and OSD from shaking vertically. An object of the present invention is to provide a personal computer synchronization signal processing apparatus.
상기의 목적을 달성하는 본 고안의 티브이 수상기의 퍼스널 컴퓨터 동기신호 처리장치의 회로 구성을 도면 제 2도에 도시하였다.The circuit configuration of the personal computer synchronization signal processing apparatus of the TV receiver of the present invention for achieving the above object is shown in FIG.
도면 제 2도를 참조하면 본 고안의 티브이 수상기의 퍼스널 컴퓨터 동기신호 처리장치는,Referring to Figure 2 the personal computer synchronization signal processing apparatus of the TV receiver of the present invention,
TV 영상신호를 처리하는 TV영상신호 처리부(1)와, PC수평 및 수직 동기신호를 처리하는 PC동기신호처리부(25)와, 상기 PC 동기신호 처리부(25)에서 출력되는 PC수평 동기신호의 주파수 변환을 수행하는 주파수 변환부(27)와 , TV또는 PC모드에 따라 마이컴(5)의 제어를 받아 상기 TV 영상신호 처리부(1)의 수평 및 수직 동기신호나 상기 PC동기신호 처리부(25)의 수직 동기신호 및 주파수 변환된 수평 동기신호를 선택하는 스위칭부(26)와, 상기 스위칭부에서 선택된 수평 및 수직 동기신호를 신호처리하여 수평 드라이브 펄스와 수직 드라이브 펄스를 출력하는 동기신호 처리부(2)와, 상기 PC동기 신호 처리부(25)에서 출력되는 수평 동기신호를 입력받아 수평 드라이브 펄스를생성하는 수평 발진부(28)와 상기 수평 발진부에서 출력되는 수평 드라이브 펄스와 상기 동기신호 처리부(2)에서 출력되는 수평 드라이브 펄스를 선택하는 스위칭부(29)와, 상기 스위칭부에서 선택된 수평 드라이브 펄스에 의해 수평 편향을 수행하는 수평 출력부(3)와, 상기 동기신호 처리부(2)에서 출력된 수직 드라이브 펄스에 의해 수직 편향을 수행하는 수직기 출력부(4)와, 상기 동기신호 처리부에서 보정제어를 수행하고 또 상기 스위칭부(26)(29)들을 TV 모드와 PC모드에 대응하여 적절하게 스위칭 제어하는 마이컴(5)으로 구성됨을 특징으로 한다.TV video signal processor 1 for processing TV video signals, PC sync signal processor 25 for processing PC horizontal and vertical sync signals, and the frequency of the PC horizontal sync signal output from the PC sync signal processor 25 The frequency converter 27 performing the conversion and the horizontal and vertical synchronization signals of the TV video signal processor 1 or the PC synchronous signal processor 25 under the control of the microcomputer 5 according to the TV or PC mode. A switching unit 26 for selecting a vertical synchronizing signal and a frequency-converted horizontal synchronizing signal, and a synchronizing signal processing unit 2 for processing the horizontal and vertical synchronizing signals selected by the switching unit to output horizontal drive pulses and vertical drive pulses; And a horizontal oscillator 28 for receiving a horizontal synchronizing signal output from the PC synchronous signal processor 25 and generating a horizontal drive pulse, and a horizontal drive pulse output from the horizontal oscillator. A switching unit 29 for selecting a horizontal drive pulse output from the call processing unit 2, a horizontal output unit 3 for performing horizontal deflection by the horizontal drive pulse selected by the switching unit, and the synchronization signal processing unit 2 The verticalizer output unit 4 performs vertical deflection by the vertical drive pulse outputted from the control panel), the synchronization signal processor performs correction control, and the switching units 26 and 29 correspond to the TV mode and the PC mode. It is characterized by consisting of a microcomputer (5) to properly control the switching.
상기한 바와같이 구성된 본 고안의 티브이 수상기의 퍼스널 컴퓨터 동기신호 처리장치에의한 동기신호 처리동작은 다음과 같이 이루어진다.The synchronization signal processing operation by the personal computer synchronization signal processing apparatus of the TV receiver of the present invention configured as described above is performed as follows.
TV 영상신호 처리부(1)는 TV영상신호를 처리하여 수평 동기신호와 수직 동기신호를 스위칭부(26)에 공급한다.The TV video signal processing unit 1 processes the TV video signal and supplies the horizontal synchronizing signal and the vertical synchronizing signal to the switching unit 26.
PC동기신호 처리부(25)는 PC 수평 동기신호와 수직 동기신호를 극성 처리하여 PC수직 동기신호를스위칭부(26)에 입력하고, PC수평 동기신호는 31.5kHz로서 주파수 변환부(27)에 입력한다.The PC synchronizing signal processing section 25 polarizes the PC horizontal synchronizing signal and the vertical synchronizing signal and inputs the PC vertical synchronizing signal to the switching unit 26, and the PC horizontal synchronizing signal is input to the frequency converter 27 as 31.5 kHz. do.
주파수 변환부(27)은 입력된 PC 수평 동기신호를 1/2분주하는 플립플롭(27a)과, 플립플롭의 출력을 입력받아 수평동기신호 듀티비를맞춰주는 멀티바이브레이터(27b)로 구성되어, 제 3도의 (a)와 같이 입력되는 31.5kHz의 PC수평 동기신호를 플립플롭에서 클럭 신호로 하여 제 3도의 (b)와 같이 1/2분주된 신호를 출력하고, 이 1/2 부주된 신호를 멀티바이브레이터가 입력받아 제 3도의 (c)와 같이 15.75kHz의 신호로 듀티비 제어된 PC 수평 동기신호(주파수 변환된 신호)를 출력한다.The frequency converter 27 is composed of a flip-flop 27a for dividing the input PC horizontal synchronization signal 1/2 and a multivibrator 27b for receiving the output of the flip-flop and matching the horizontal sync signal duty ratio. A half-division signal as shown in (b) of FIG. 3 is outputted using a 31.5 kHz PC horizontal synchronization signal input as shown in FIG. The multivibrator is inputted and outputs a duty ratio controlled PC horizontal synchronization signal (frequency converted signal) as a signal of 15.75 kHz as shown in FIG.
스위칭부(26)는 마이컴(5)의 제어를 받아TV모드나 PC 모드에 적당하에 스위칭 전환되는데, TV모드에서는 TV영상신호 처리부(1)측으로 전화되고, PC 모드에서는 PC 동기신호 처리부(25) 및 주파수 변환부(27)측으로 전환된다.The switching unit 26 is switched under the control of the microcomputer 5 to be suitable for the TV mode or the PC mode. The switching unit 26 is switched to the TV video signal processing unit 1 in the TV mode, and the PC synchronization signal processing unit 25 in the PC mode. And the frequency converter 27 is switched.
TV모드일 경우 스위칭 수단(26)의 전환에 의해서 TV영상신호 처리부(1)의 동기신호가 선택되어 동기신호 처리부(2)에 입력되고, PC모드일 경우에는 스위칭 수단(26)이 PC동기신호 처리부(25) 및 주파수 변환부(27) 측으로 전환되어 PC동기신호 처리부(25)의 수직동기신호와 주파수 변환부(27)에서 변환된 PC수평 동기신호가 동기신호 처리부(2)에 입력된다.In the TV mode, the synchronous signal of the TV video signal processor 1 is selected and input to the synchronous signal processor 2 by switching the switching means 26. In the PC mode, the switching means 26 is the PC synchronous signal. The vertical synchronization signal of the PC synchronization signal processing unit 25 and the PC horizontal synchronization signal converted by the frequency conversion unit 27 are switched to the processing unit 25 and the frequency conversion unit 27 to the synchronization signal processing unit 2.
동기신호 처리부(2)는 종래 제 1도에서와 동일한 내부 구성 및 기능을 가지며, 상기 스위칭부(26)에서 선택된 수평 및 수직 동기 신호를 신호 처리하여 수평 드라이브 펄스와 수직 드라이브 펄스를 출력한다.The synchronization signal processing unit 2 has the same internal configuration and function as in FIG. 1, and processes the horizontal and vertical synchronization signals selected by the switching unit 26 to output horizontal drive pulses and vertical drive pulses.
수평 드라이브 펄스는 스위칭부(29)에 입력된다.The horizontal drive pulse is input to the switching unit 29.
한편, 상기 PC 동기신호 처리부(25)에서 출력되는 31.5kHz의 수평동기신호는 수평 발진부(28)로 입력되어 수평 발진부(28)가 수평 발진하여 수평 드라이브 펄스를 스위칭부(29)에 입력하게된다.Meanwhile, the horizontal synchronization signal of 31.5 kHz output from the PC synchronization signal processor 25 is input to the horizontal oscillator 28 so that the horizontal oscillator 28 oscillates horizontally to input the horizontal drive pulse to the switching unit 29. .
스위칭부(29)는 TV모드나 PC모드에 따라 마이컴(5)의 제어를 받아 적절하게 전환되는데, TV모드일 경우에는 동기신호 처리부(2)측으로 전환되고, PC모드일 경우에는 수평 발지부(28)측으로 전환된다.The switching unit 29 is appropriately switched under the control of the microcomputer 5 according to the TV mode or the PC mode. The switching unit 29 is switched to the synchronization signal processing unit 2 side in the TV mode, and in the PC mode, the horizontal detecting unit ( Switch to 28).
그러므로, TV모드일때 상기 스위칭부(26)에서 선택된 TV수평 및 수직 동기신호가 상기 동기신호 처리부(2)에서 처리되어 수평 드라이브 펄스는 스위칭부(29)를 통해 수평 출력부(3)로 공급되고, 수직 드라이브 펄스는 수직 출력부(4)로 공급됨으로써, TV수평 및 수직 동기신호에의한 수평 및 수직 편향이 이루어지게 된다.Therefore, in the TV mode, the TV horizontal and vertical synchronizing signals selected by the switching unit 26 are processed by the synchronizing signal processing unit 2 so that the horizontal drive pulses are supplied to the horizontal output unit 3 through the switching unit 29. The vertical drive pulses are supplied to the vertical output unit 4 so that horizontal and vertical deflections are caused by the TV horizontal and vertical synchronization signals.
그리고, PC모드일때 상기 스위칭 부(29)가 수평 발진부(28)측으로 전환되므로, PC수평 동기 신호에 의한 수평 드라이브 펄스가 선택되어 수평 출력부(3)에 공급되고, 스위칭부(26)에서 선택된 PC수직 동기신호와 주파수 변환된 수평 동기신호가 동기신호 처리부(2)에 입력되어 신호처리되며, 이때 수직 동기신호에의해서 발생된 수직 드라이브 펄스가 수직 출력부(4)로 공급된다.In addition, since the switching unit 29 is switched to the horizontal oscillation unit 28 in the PC mode, a horizontal drive pulse by the PC horizontal synchronization signal is selected and supplied to the horizontal output unit 3, and selected by the switching unit 26. The PC vertical synchronizing signal and the frequency-converted horizontal synchronizing signal are input to the synchronizing signal processing section 2 for signal processing, and the vertical drive pulses generated by the vertical synchronizing signal are supplied to the vertical output section 4.
그러므로, 이 경우에는 PC 동기신호 처리가 이루어져서 PC 수평 동기신호에의한 수평 편향 출력과, PC 수직동기신호에 의한 수직 편향 출력이 이루어지게 된다.In this case, therefore, the PC synchronization signal processing is performed so that the horizontal deflection output by the PC horizontal synchronization signal and the vertical deflection output by the PC vertical synchronization signal are achieved.
상기한 바와같이 본 고안의 티브이 수상기의 퍼스널 컴퓨터 동기신호 처리장치에 의하면, TV모드일 경우에는 기조의 동기신호 처리부를그대로 이용 가능하게되고, PC모드시에는수평 발진 회로부만 별개로 하고 수직 동기신호의 처리는 기조의 동기신호 처리부를 사용하여 처리하기 때무에, 수직 떨림 현상을 방지할 수 있게되며, OSD의 안정화도 확보할 수 있는 효과가 있다.As described above, according to the personal computer synchronizing signal processing apparatus of the TV receiver of the present invention, in the TV mode, the basic synchronizing signal processing unit can be used as it is, and in the PC mode, only the horizontal oscillation circuit unit is used and the vertical synchronizing signal is used. Since the processing of is performed using the basic synchronization signal processing unit, it is possible to prevent the vertical shaking phenomenon, and also to stabilize the OSD.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019960011505U KR200142695Y1 (en) | 1996-05-11 | 1996-05-11 | Pc sync. signal processing apparatus of tv receiver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019960011505U KR200142695Y1 (en) | 1996-05-11 | 1996-05-11 | Pc sync. signal processing apparatus of tv receiver |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970064455U KR970064455U (en) | 1997-12-11 |
| KR200142695Y1 true KR200142695Y1 (en) | 1999-06-01 |
Family
ID=19455865
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019960011505U KR200142695Y1 (en) | 1996-05-11 | 1996-05-11 | Pc sync. signal processing apparatus of tv receiver |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR200142695Y1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010076498A (en) * | 2000-01-26 | 2001-08-16 | 윤종용 | Method for amending TV display in PC input mode |
| KR101050996B1 (en) * | 2004-06-25 | 2011-07-26 | 대우디스플레이주식회사 | A method of displaying a screen according to a computer input format in a monitor-combined television and a television receiver |
-
1996
- 1996-05-11 KR KR2019960011505U patent/KR200142695Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970064455U (en) | 1997-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3120993B2 (en) | Video control device with multi-standard on-screen display | |
| KR100449116B1 (en) | Video signal processing apparatus | |
| US6532042B1 (en) | Clock supply device for use in digital video apparatus | |
| US6037994A (en) | Sync signal processing device for combined video appliance | |
| KR100639522B1 (en) | External synchronization system using composite synchronization signal, and camera system using the same | |
| KR100315246B1 (en) | Pll circuit for digital display device | |
| KR200142695Y1 (en) | Pc sync. signal processing apparatus of tv receiver | |
| JP3652009B2 (en) | Clock generator | |
| US20050057690A1 (en) | Display synchronization signal generator in digital broadcast receiver | |
| US5315387A (en) | Horizontal synchronization circuit | |
| US6573944B1 (en) | Horizontal synchronization for digital television receiver | |
| KR0144885B1 (en) | A sync signal processing circuit of liquid projector | |
| US7432982B2 (en) | OSD insert circuit | |
| JPH0832833A (en) | Video system pulse generating circuit | |
| JP3638443B2 (en) | Television receiver for digital broadcasting | |
| KR200142415Y1 (en) | Sync. apparatus for ccd camera | |
| KR960003443B1 (en) | Letter display apparatus | |
| KR900002697B1 (en) | On sreen display stabilizing circuit | |
| JPH1028245A (en) | Video-signal processor | |
| JPH06217221A (en) | Character broadcast receiver | |
| JP2661300B2 (en) | Control method of image sampling clock | |
| KR20010093934A (en) | Adaptive clock generation apparatus for high definition television | |
| EP1093300B1 (en) | Switching apparatus for horizontal driving pulse | |
| KR0173348B1 (en) | Apparatus for image processing with multi-picture display function | |
| KR100216945B1 (en) | Circuit for stabilizing synchronizing signal in pip picture |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20090105 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |