KR100820808B1 - Control method and apparatus for pre-running of pll potion - Google Patents

Control method and apparatus for pre-running of pll potion Download PDF

Info

Publication number
KR100820808B1
KR100820808B1 KR1020020000465A KR20020000465A KR100820808B1 KR 100820808 B1 KR100820808 B1 KR 100820808B1 KR 1020020000465 A KR1020020000465 A KR 1020020000465A KR 20020000465 A KR20020000465 A KR 20020000465A KR 100820808 B1 KR100820808 B1 KR 100820808B1
Authority
KR
South Korea
Prior art keywords
synchronization signal
free running
running control
signal
vertical synchronization
Prior art date
Application number
KR1020020000465A
Other languages
Korean (ko)
Other versions
KR20030059722A (en
Inventor
송성근
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020020000465A priority Critical patent/KR100820808B1/en
Publication of KR20030059722A publication Critical patent/KR20030059722A/en
Application granted granted Critical
Publication of KR100820808B1 publication Critical patent/KR100820808B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

본 발명은 영상표시기기의 PLL부 프리런닝 제어방법 및 장치에 관한 것으로, 수직동기신호의 폴링 에지 이벤트가 제공되는지를 검색하는 단계와, 상기 수직동기신호의 폴링 에지 이벤트가 제공되면, 상기 이벤트 제공 시기부터 소정시간이 경과되었는지를 검색하는 단계와, 상기 소정시간이 경과되었으면 PLL부를 프리런닝하기 위한 프리런닝 제어신호를 출력하는 단계와, 상기 프리런닝 제어신호를 출력하는 중에 상기 수직동기신호의 라이징 에지 이벤트가 제공되는지를 검색하는 단계와, 상기 라이징 에지 이벤트가 제공되면, 상기 프리런닝 제어신호의 출력을 중단하는 단계를 구비하는 것을 특징으로 한다. The present invention relates to a PLL unit free running control method and apparatus for a video display device, the method comprising: searching whether a falling edge event of a vertical synchronization signal is provided; and providing the event when a falling edge event of the vertical synchronization signal is provided. Searching whether the predetermined time has elapsed from the timing; outputting a free running control signal for free-running the PLL unit when the predetermined time has elapsed; and rising the vertical synchronization signal while outputting the free running control signal. Searching whether an edge event is provided; and if the rising edge event is provided, stopping output of the free running control signal.

복합동기신호, 수평동기신호, 수직동기신호, PLL 프리런닝 Compound Synchronization Signal, Horizontal Synchronization Signal, Vertical Synchronization Signal, PLL Free Running

Description

ＰＬＬ부 프리런닝 제어방법 및 장치{CONTROL METHOD AND APPARATUS FOR PRE-RUNNING OF PLL POTION}CONTROL METHOD AND APPARATUS FOR PRE-RUNNING OF PLL POTION}

도 1은 종래의 비디오 신호 처리장치의 구성도.1 is a block diagram of a conventional video signal processing apparatus.

도 2는 본 발명의 바람직한 실시예에 따른 비디오 신호 처리장치의 구성도.2 is a block diagram of a video signal processing apparatus according to a preferred embodiment of the present invention.

도 3은 본 발명의 바람직한 실시예에 따른 마이컴의 처리 흐름도. 3 is a processing flow diagram of a microcomputer according to a preferred embodiment of the present invention.

도 4 및 도 5는 본 발명의 바람직한 실시예에 따른 PLL부의 프리런닝 제어신호의 파형도. 4 and 5 are waveform diagrams of a free running control signal of a PLL unit according to a preferred embodiment of the present invention.

본 발명은 영상표시기기에 관한 것으로, 특히 영상표시기기의 PLL부 프리런닝 제어방법 및 장치에 관한 것이다. The present invention relates to an image display device, and more particularly, to a PLL unit free running control method and apparatus for an image display device.

일반적으로 LCD 모니터는 샘플 클럭을 생성하기 위하여 PLL부를 구비하는데, 상기 PLL부는 기준클럭으로 수평동기신호를 사용하였다. 그런데 보편적인 영상표시기기는 복합동기신호를 사용하므로, 수직동기신호가 전송되는 구간(이하 수직동기구간이라 칭함)에서는 수평동기신호가 제공되지 않으므로, 수직동기구간마다 PLL부의 록킹(locking)이 해제되는 문제가 있었다. In general, an LCD monitor includes a PLL unit for generating a sample clock, which uses a horizontal synchronization signal as a reference clock. However, since a general video display device uses a composite synchronization signal, the horizontal synchronization signal is not provided in a section in which the vertical synchronization signal is transmitted (hereinafter referred to as a vertical synchronization section), so that the locking of the PLL unit is released for each vertical synchronization period. There was a problem.                         

이를 종래의 비디오 신호 처리장치의 블럭구성도를 도시한 도 1을 참조하여 설명한다. AD(analog to digital) 컨버터는 아날로그 비디오신호(RGB)를 입력받아 디지털 비디오신호(RGB)로 변환하여 출력한다. 여기서, 상기 AD 컨버터(100)는 PLL부(104)가 제공하는 클럭에 따라 AD 변환을 수행한다. 상기 디지털 비디오신호(RGB)는 포맷컨버터(102)에 입력되며, 상기 포맷컨버터(102)는 디지털 비디오신호(RGB)를 소정 포맷으로 변환하여 출력한다. This will be described with reference to FIG. 1, which shows a block diagram of a conventional video signal processing apparatus. The analog to digital (AD) converter receives an analog video signal RGB, converts it into a digital video signal RGB, and outputs the digital video signal RGB. Here, the AD converter 100 performs AD conversion according to a clock provided by the PLL unit 104. The digital video signal RGB is input to the format converter 102, and the format converter 102 converts the digital video signal RGB into a predetermined format and outputs the converted format.

그리고 동기분리기(106)는 복합동기신호를 수평동기신호와 수직동기신호로 분리하여, 수평동기신호는 PLL부(104)에 제공하고, 수직동기신호는 포맷컨버터(102)에 제공한다. 상기 PLL부(104)는 동기분리기(106)가 제공하는 수평동기를 기준으로 하여 클럭을 생성하여 AD 컨버터(100), 포맷컨버터(102)에 제공한다. 또한 PLL부(104)는 상기 수평동기신호를 포맷컨버터(102)에 제공한다. The synchronizing separator 106 separates the composite synchronizing signal into a horizontal synchronizing signal and a vertical synchronizing signal, and provides a horizontal synchronizing signal to the PLL unit 104 and a vertical synchronizing signal to the format converter 102. The PLL unit 104 generates a clock based on the horizontal synchronization provided by the sync separator 106 and provides the clock to the AD converter 100 and the format converter 102. The PLL unit 104 also provides the horizontal synchronization signal to the format converter 102.

이와같이 종래에는 PLL부(104)가 복합동기신호에서 추출한 수평동기신호를 기준으로 하여 록킹을 수행하므로, 수직동기구간마다 PLL부(104)가 록킹이 해제되는 문제점이 있었다. As described above, since the PLL unit 104 locks on the basis of the horizontal synchronizing signal extracted from the complex synchronizing signal, the PLL unit 104 has a problem in that the locking of the PLL unit 104 is released.

이러한 문제점을 해소하기 위하여 종래에는 수직동기구간에 대응되게 PLL부를 프리런닝 시킬 수 있는 프리런닝 제어신호를 PLL부에 제공함으로써, 수직동기구간마다 PLL부의 록킹이 해제되지 않게 하였다. 그러나 상기한 프리런닝 제어신호는 프리런닝 제어신호를 제공하는 기능을 구비하는 포맷 컨버터에서만 제공되므로, 모든 영상표시기기에 적용될 수 없는 문제점이 있었다.In order to solve such a problem, conventionally, by providing the PLL unit with a free running control signal capable of prerunning the PLL unit corresponding to the vertical driving unit, the locking of the PLL unit is not released for each vertical driving unit. However, the free running control signal is provided only in a format converter having a function of providing a free running control signal, and thus there is a problem that it cannot be applied to all image display devices.

이에 종래에는 모든 영상표시기기에 적용가능한 PLL부 안정화 기술의 개발이 요구되었다.Therefore, the development of the PLL part stabilization technology applicable to all image display devices has been required.

따라서 본 발명의 목적은 모든 영상표시기기에 일반적으로 구비되는 마이컴이 수직동기구간마다 PLL부를 프리런닝시킬 수 있도록 함으로써, 특정 포맷컨버터를 채용하지 않는 영상표시기기도 안정적인 PLL을 행할 수 있도록 하는 영상표시기기의 PLL부 프리런닝 제어방법 및 장치를 제공함에 있다. Accordingly, an object of the present invention is to allow a microcomputer, which is generally provided in all video display devices, to pre-run the PLL section for each vertical movement, so that a video display device that does not employ a specific format converter can perform a stable PLL. The present invention provides a method and apparatus for controlling PLL unit free running.

상술한 목적을 달성하기 위한 본 발명은, 수직동기신호의 폴링 에지 이벤트가 제공되는지를 검색하는 단계와, 상기 수직동기신호의 폴링 에지 이벤트가 제공되면, 상기 이벤트 제공 시기부터 소정시간이 경과되었는지를 검색하는 단계와, 상기 소정시간이 경과되었으면 PLL부를 프리런닝하기 위한 프리런닝 제어신호를 출력하는 단계와, 상기 프리런닝 제어신호를 출력하는 중에 상기 수직동기신호의 라이징 에지 이벤트가 제공되는지를 검색하는 단계와, 상기 라이징 에지 이벤트가 제공되면, 상기 프리런닝 제어신호의 출력을 중단하는 단계를 구비하는 것을 특징으로 한다. According to the present invention for achieving the above object, a step of searching whether a falling edge event of the vertical synchronization signal is provided, and if a falling edge event of the vertical synchronization signal is provided, it is determined whether a predetermined time has elapsed from the event providing time. Searching for; outputting a free running control signal for pre-running the PLL unit when the predetermined time has elapsed; and searching whether a rising edge event of the vertical synchronization signal is provided while outputting the free running control signal; And if the rising edge event is provided, stopping output of the free running control signal.

본 발명의 바람직한 실시예에 따른 영상표시기기의 비디오 신호 처리장치의 구성도를 도시한 도 2를 참조하면, 동기분리기(202)는 복합동기신호로부터 수평동기신호 및 수직동기신호로 분리하여, 수평동기신호는 PLL부(204), 마이컴(200)에 제공하고, 수직동기신호는 포맷컨버터(208), 마이컴(200)에 제공한다. 상기 마이컴(200)은 본 발명의 바람직한 실시예에 따라 프리런닝 제어신호를 생성하여 PLL부(204)의 프리런닝 제어신호 입력단으로 제공한다. 그리고 PLL부(204)는 수평동기신호를 기준으로 하여 클럭을 생성하여, 프리런닝 제어신호 입력단으로부터 제공되는 프리런닝 제어신호에 따라 프리런닝을 수행한다. 상기 PLL부(204)는 수평동기신호를 기준으로 하여 생성한 클럭을 AD 컨버터(206), 포맷컨버터(208)에 제공하며, 또한 상기 PLL부(204)는 수평동기신호를 포맷컨버터(208)에 제공한다. 상기 AD 컨버터(206)는 아날로그 비디오 신호(RGB)를 디지털 비디오 신호(RGB)로 변환하여 포맷컨버터(208)에 제공한다. 여기서, 상기 AD 컨버터(206)는 PLL부(204)가 제공하는 클럭에 따라 AD 변환을 수행한다. 포맷컨버터(208)는 디지털 비디오 신호(RGB)를 소정 포맷으로 변환하여 출력한다. Referring to FIG. 2, which shows a block diagram of a video signal processing apparatus of an image display device according to a preferred embodiment of the present invention, the sync separator 202 is divided into a horizontal sync signal and a vertical sync signal from a complex sync signal, thereby horizontally The synchronization signal is provided to the PLL unit 204 and the microcomputer 200, and the vertical synchronization signal is provided to the format converter 208 and the microcomputer 200. The microcomputer 200 generates a free running control signal according to a preferred embodiment of the present invention and provides it to the free running control signal input terminal of the PLL unit 204. The PLL unit 204 generates a clock based on the horizontal synchronization signal and performs free running according to the free running control signal provided from the free running control signal input terminal. The PLL unit 204 provides a clock generated on the basis of the horizontal synchronization signal to the AD converter 206 and the format converter 208. The PLL unit 204 also supplies the horizontal synchronization signal to the format converter 208. To provide. The AD converter 206 converts an analog video signal RGB into a digital video signal RGB and provides the converted format to the format converter 208. Here, the AD converter 206 performs AD conversion according to a clock provided by the PLL unit 204. The format converter 208 converts the digital video signal RGB into a predetermined format and outputs it.

이제 본 발명의 바람직한 실시예에 따른 프리런닝 제어신호 생성과정을 도 3 내지 도 5를 참조하여 설명한다. 마이컴(200)은 수직동기신호의 폴링 에지 이벤트가 제공되면(300단계), 프리런닝 제어신호 출력단자를 디스에이블한다(302단계). 이후 마이컴(200)은 현재 비디오 모드를 검색하고, 해당 비디오 모드에 대응되는 카운트값을 리드한다(304,306단계). 여기서 마이컴(200)은 다수의 비디오 출력모드에 각각 대응되는 카운트값을 저장하며, 각 카운트값은 각 비디오 출력모드에 따른 프리런닝 제어구간의 시작지점에 대응된다. 상기 프리런닝 제어구간은 수직동기구간보다 넓게 설정된다. 이후 마이컴(200)은 카운트를 시작하여(308단계), 그 카운트값이 리드한 최대 카운트값이 되면 프리런닝 제어신호 출력단자를 인에이블하여 프리런닝 제어신호를 출력한다(310,312단계). 이후 마이컴(200)은 수직동기신호의 라이징 에지 이벤트가 제공될 때까지 프리런닝 제어신호를 출력한다. 만일 수직동 기신호의 라이징 에지 이벤트가 제공되면(314단계), 상기 마이컴(200)은 프리런닝 제어신호의 출력단자를 디스에이블하여 프리런닝 제어신호의 출력을 중단한다. 상기 마이컴(200)은 이러한 프리런닝 제어신호를 모드 절환시까지 계속 반복하여 출력한다. A process of generating a free running control signal according to a preferred embodiment of the present invention will now be described with reference to FIGS. 3 to 5. When the falling edge event of the vertical synchronization signal is provided (step 300), the microcomputer 200 disables the free running control signal output terminal (step 302). Thereafter, the microcomputer 200 searches for the current video mode and reads the count value corresponding to the video mode (steps 304 and 306). Herein, the microcomputer 200 stores count values corresponding to the plurality of video output modes, and each count value corresponds to a start point of a free running control section according to each video output mode. The free running control section is set wider than the vertical driving section. Thereafter, the microcomputer 200 starts counting (step 308), and when the count value reaches the maximum count value, the microcomputer 200 enables the free running control signal output terminal to output the free running control signal (steps 310 and 312). Thereafter, the microcomputer 200 outputs a free running control signal until a rising edge event of the vertical synchronization signal is provided. If the rising edge event of the vertical synchronization signal is provided (step 314), the microcomputer 200 disables the output terminal of the free running control signal to stop the output of the free running control signal. The microcomputer 200 continuously outputs the free running control signal until the mode is switched.

상기 마이컴(200)의 출력하는 PLL부(204)의 프리런닝 제어신호는 수직동기신호의 폴링 에지 이벤트 발생지점(A)에서부터 카운트한 값이 소정값에 이르는 지점(B)부터 수직동기신호의 라이징 에지 이벤트 발생지점(C)까지 하이상태를 유지한다. 이러한 프리런닝 제어신호에 따라 PLL부(204)는 수직동기구간을 마스킹할 수 있는 프리런닝구간동안 프리런닝을 수행한다. 즉, 본 발명은 수직동기구간(a)마다 PLL부(204)를 프리런닝함으로써 록킹이 해제되지 않게 할 수 있다. The free running control signal of the PLL unit 204 output from the microcomputer 200 is the rising of the vertical synchronization signal from the point B at which the value counted from the falling edge event occurrence point A of the vertical synchronization signal reaches a predetermined value. It remains high until the edge event point (C). In response to the free running control signal, the PLL unit 204 performs free running during the free running section capable of masking the vertical driving section. That is, the present invention can prevent the locking from being released by free-running the PLL section 204 for each vertical driving section a.

상술한 바와 같이 본 발명은 모든 영상표시기기에 일반적으로 구비되는 마이컴이 PLL부의 프리런닝을 직접 제어함으로써, 특정 포맷컨버터를 채용하지 않는 영상표시기기도 안정적인 PLL 록킹을 행할 수 있도록 한다. As described above, according to the present invention, the microcomputer generally provided in all the video display devices directly controls the free running of the PLL unit, so that the video display device which does not employ a specific format converter can perform stable PLL locking.

Claims (4)

영상표시기기의 PLL부 프리런닝 제어방법에 있어서,In the PLL part free running control method of an image display device, 수직동기신호의 폴링 에지 이벤트가 제공되는지를 검색하는 단계와,Searching whether a falling edge event of the vertical synchronization signal is provided; 상기 수직동기신호의 폴링 에지 이벤트가 제공되면, 상기 이벤트 제공 시기부터 소정시간이 경과되었는지를 검색하는 단계와,If a falling edge event of the vertical synchronization signal is provided, searching whether a predetermined time has elapsed from the event providing time; 상기 소정시간이 경과되었으면 PLL부를 프리런닝하기 위한 프리런닝 제어신호를 출력하는 단계와, Outputting a free running control signal for prerunning the PLL unit when the predetermined time has elapsed; 상기 프리런닝 제어신호를 출력하는 중에 상기 수직동기신호의 라이징 에지 이벤트가 제공되는지를 검색하는 단계와,Searching whether a rising edge event of the vertical synchronization signal is provided while outputting the free running control signal; 상기 라이징 에지 이벤트가 제공되면, 상기 프리런닝 제어신호의 출력을 중단하는 단계를 구비하는 것을 특징으로 하는 PLL부 프리런닝 제어방법.And stopping the output of the free running control signal when the rising edge event is provided. 제1항에 있어서, 상기 소정시간은,The method of claim 1, wherein the predetermined time is, 상기 수직동기신호의 폴링 에지 이벤트에 따라 카운트를 시작하고, 그 카운트값이 미리 정해둔 카운트값에 이르는 시간임을 특징으로 하는 PLL부 프리런닝 제어방법. And starting the count according to the falling edge event of the vertical synchronization signal, wherein the count value reaches a predetermined count value. 제2항에 있어서, The method of claim 2, 상기 카운트값은 각 비디오 출력모드마다 상이하게 설정됨을 특징으로 하는 PLL부 프리런닝 제어방법. And the count value is set differently for each video output mode. 영상표시 기기의 PLL부 프리런닝 제어장치에 있어서, In the PLL part free running control apparatus of a video display apparatus, 복합동기신호로부터 수직동기신호 및 수평동기신호를 분리하는 동기분리기와;A synchronization separator for separating the vertical synchronization signal and the horizontal synchronization signal from the composite synchronization signal; 상기 동기분리기로부터 출력되는 수평동기신호를 기준으로 클럭을 생성하며, 프리런닝 제어신호에 따라 프리런닝하는 PLL부와;A PLL unit configured to generate a clock based on a horizontal synchronization signal output from the synchronization separator and to free run according to a free running control signal; 상기 복합동기신호 중 수직동기신호가 위치하는 구간을 검출하여 그 구간 동안 상기 PLL부를 프리런닝시키는 상기 프리런닝 제어신호를 출력하는 마이컴을 포함하는 PLL부 프리런닝 제어장치.And a microcomputer that detects a section in which the vertical synchronization signal is located among the complex synchronization signals and outputs the free running control signal for pre-running the PLL unit during the period.
KR1020020000465A 2002-01-04 2002-01-04 Control method and apparatus for pre-running of pll potion KR100820808B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020000465A KR100820808B1 (en) 2002-01-04 2002-01-04 Control method and apparatus for pre-running of pll potion

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020000465A KR100820808B1 (en) 2002-01-04 2002-01-04 Control method and apparatus for pre-running of pll potion

Publications (2)

Publication Number Publication Date
KR20030059722A KR20030059722A (en) 2003-07-10
KR100820808B1 true KR100820808B1 (en) 2008-04-10

Family

ID=32216975

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020000465A KR100820808B1 (en) 2002-01-04 2002-01-04 Control method and apparatus for pre-running of pll potion

Country Status (1)

Country Link
KR (1) KR100820808B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100209129B1 (en) * 1996-06-25 1999-07-15 전주범 Apparatus for detecting mode in plasma display panel
KR20010010648A (en) * 1999-07-21 2001-02-15 윤종용 Apparatus and method for saturation providing of display apparatus
KR20010018733A (en) * 1999-08-21 2001-03-15 김충환 Circuit For Switching Synchronous Signal in Display Apparatus and Method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100209129B1 (en) * 1996-06-25 1999-07-15 전주범 Apparatus for detecting mode in plasma display panel
KR20010010648A (en) * 1999-07-21 2001-02-15 윤종용 Apparatus and method for saturation providing of display apparatus
KR20010018733A (en) * 1999-08-21 2001-03-15 김충환 Circuit For Switching Synchronous Signal in Display Apparatus and Method thereof

Also Published As

Publication number Publication date
KR20030059722A (en) 2003-07-10

Similar Documents

Publication Publication Date Title
US20010048482A1 (en) Display system with single/dual image modes
KR100639522B1 (en) External synchronization system using composite synchronization signal, and camera system using the same
KR100820808B1 (en) Control method and apparatus for pre-running of pll potion
JPH11122506A (en) Video signal processing circuit and computer system
KR100498433B1 (en) Horizontal Synchronous Signal Generator and Method Using Digital Circuit
KR20090036409A (en) Image process apparatus and control method thereof
US20060008011A1 (en) Method for synchronizing video signals
JP2002112067A (en) Synchronous signal generation circuit
US7432982B2 (en) OSD insert circuit
KR0128090Y1 (en) Osd-driving circuit
JP2003216112A (en) Liquid crystal driving circuit
KR100266430B1 (en) An output apparatus in according to polarity inputted sync signal for multi-sync monitor
KR970028962A (en) A video interface device and a video interface method enabling connection of a normal video device with a PC
KR0175038B1 (en) Digital synchronous correction circuit and method for operating for on-screen display
JP2002278495A (en) Sampling phase adjusting circuit
KR100304891B1 (en) Flat Panel Display System
JPH11311985A (en) Video effective area detecting device
US6313831B1 (en) Device for synchronizing a power drive signal of a monitor and a method therefor
TW200511858A (en) Image signal processing circuit
JPH07129273A (en) Video image pickup device
KR940023205A (en) TV's automatic luminance limit circuit and control method
JPH11231857A (en) Sampling clock generation device
JPS60229590A (en) Timing pulse generating circuit
KR20010060979A (en) Apparatus and method for controlling display power management of computer set
KR960012975A (en) Combined TV receiver

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20160324

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170324

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180323

Year of fee payment: 11