KR100925757B1

KR100925757B1 - 인쇄회로기판용 절연체, 이를 구비한 인쇄회로기판 및 그제조방법

Info

Publication number: KR100925757B1
Application number: KR1020070139192A
Authority: KR
Inventors: 송종석
Original assignee: 삼성전기주식회사
Priority date: 2007-12-27
Filing date: 2007-12-27
Publication date: 2009-11-11
Also published as: US20090166076A1; US8209862B2; US20120012375A1; US8141244B2; KR20090071008A

Abstract

인쇄회로기판용 절연체, 이를 구비한 인쇄회로기판 및 그 제조방법이 개시된다. 회로패턴 및 비아가 형성되는 인쇄회로기판을 제조하는 방법으로서, 절연체에 비아에 상응하는 관통홀을 천공하는 단계; 절연체에 이온빔을 조사하여 표면처리 하는 단계; 관통홀의 내벽 및 절연체의 일면 또는 양면에 시드층을 형성하는 단계; 시드층이 형성된 절연체의 일면 또는 양면에 도금레지스트를 형성하는 단계; 회로패턴 및 비아에 상응하도록 전해도금을 수행하는 단계; 도금레지스트를 제거하는 단계; 및 플래시 에칭을 수행하여 시드층의 일부를 제거하는 단계를 포함하는 인쇄회로기판 제조방법은, 절연체와 회로패턴 사이의 밀착력을 향상시킬 수 있어 미세 회로패턴을 구현할 수 있다.

인쇄회로기판, 절연체, 이온빔

Description

인쇄회로기판용 절연체, 이를 구비한 인쇄회로기판 및 그 제조방법{Insulating material, printed circuit board having the same and manufacturing method thereof}

본 발명은 인쇄회로기판용 절연체, 이를 구비한 인쇄회로기판 및 그 제조방법에 관한 것이다.

현재 인쇄회로기판(PCB, Printed Circuit Printed)에 회로패턴을 형성하는 방법으로 서브트랙티브(subtractive) 공법, 어디티브(additive) 공법, 세미-어디티브(semi-additive) 공법, 및 수정된 세미-어디티브(Modified Semi Additive) 공법 등이 이용되고 있다.

HDI(High Density Interconnection) 제품에는 주로 서브트랙티브(Subtractive) 공법이 이용되고 있으며, UT-CSP(Ultra Thin-Chip Scale Package) 제품과 BGA(Ball Grid Array) 제품에는 서브트랙티브 공법과 수정된 세미-어디티브 공법이 주로 이용되고 있다. 이 밖에, FCBGA(Flip Chip BGA) 제품에는 서브트랙티 브 공법과 세미-어디티브 공법이 주로 이용되고 있다.

한편, 각 제품에는 절연자재로서 FR-4(Flame Retardant composition 4), BT(Bismaleimide-Triazine), ABF(Ajinomoto Build up Film) 등이 이용되고 있다.

그러나, 이러한 재료 및 공법은 최근 요구되는 경박단소화와 이에 따른 미세회로 구현하는 데에 한계를 보이고 있는 실정이다.

이에, 미세회로 구현에 적합한 새로운 절연자재 및 이를 이용하여 미세회로를 갖는 인쇄회로기판을 제조하는 방법에 대한 개발이 요구되고 있는 상황이다.

본 발명은 절연체와 회로패턴 사이의 밀착력을 향상시켜 미세 회로패턴을 구현할 수 있는 인쇄회로기판용 절연체, 이를 구비한 인쇄회로기판 및 그 제조방법을 제공하는 것이다.

본 발명의 일 측면에 따르면, 피로멜리트산 이무수물(pyromellitic dianhydride, PMDA) 및 옥시디아닐린(oxydianiline, ODA)을 40:60 내지 60:40 의 중량비로 혼합한 PMDA-ODA 혼합물 20 내지 50 중량부, 트리아진 유도체 50 내지 80 중량부, 및 유기 용매로서 DMF(dimethylformaide), DMAC(dimethylacetamide) 및 이들의 혼합물로부터 선택되는 하나 300~600 중량부를 포함하는 액상 조성물을 기재에 함침하고 경화시켜 이루어지는 인쇄회로기판용 절연체를 제공할 수 있다.

트리아진 유도체는 비스말레이미드 트리아진(bismaleimide triazine)일 수 있으며, 유기용매는 디메틸포름아미드(dimethylformaide, DMF), 디메틸아세트아미드(dimethylacetamide, DMAC) 및 이들의 혼합물로 이루어진 군으로부터 선택될 수 있다.

기재는 유리 섬유포, 유리 섬유부직포, 폴리아미드 섬유포, 폴리아미드 섬유부직포, 폴리에스테르 섬유포 및 폴리에스테르 섬유부직포로 이루어진 군으로부터 선택될 수 있으며, 액상 조성물을 기재에 함침하여 경화시킬 때의 경화온도는 180 내지 250℃일 수 있다.

본 발명의 다른 측면에 따르면, 절연체; 절연체의 일면 또는 양면에 형성되는 회로패턴; 및 절연체를 관통하는 비아를 포함하되, 절연체는, 피로멜리트산 이무수물(pyromellitic dianhydride, PMDA) 및 옥시디아닐린(oxydianiline, ODA)을 40:60 내지 60:40 의 중량비로 혼합한 PMDA-ODA 혼합물 20 내지 50 중량부, 트리아진 유도체 50 내지 80 중량부, 및 유기 용매로서 DMF (dimethylformaide), DMAC(dimethylacetamide) 및 이들의 혼합물로부터 선택되는 하나 300~600 중량부를 포함하는 액상 조성물을 기재에 함침하고 경화시켜 이루어지는 것을 특징으로 하는 인쇄회로기판을 제공할 수 있다.

트리아진 유도체는 비스말레이미드 트리아진(bismaleimide triazine)일 수 있으며, 유기용매는 디메틸포름아미드(dimethylformaide, DMF), 디메틸아세트아미드(dimethylacetamide, DMAC) 및 이들의 혼합물 중 어느 하나일 수 있다.

기재는 유리 섬유포, 유리 섬유부직포, 폴리아미드 섬유포, 폴리아미드 섬유 부직포, 폴리에스테르 섬유포 및 폴리에스테르 섬유부직포 중 어느 하나일 수 있으며, 액상 조성물을 기재에 함침하여 경화시킬 때의 경화온도는 180 내지 250℃일 수 있다.

본 발명의 또 다른 측면에 따르면, 회로패턴 및 비아가 형성되는 인쇄회로기판을 제조하는 방법으로서, 절연체에 비아에 상응하는 관통홀을 천공하는 단계; 절연체에 이온빔을 조사하여 표면처리 하는 단계; 관통홀의 내벽 및 절연체의 일면 또는 양면에 시드층을 형성하는 단계; 시드층이 형성된 절연체의 일면 또는 양면에 도금레지스트를 형성하는 단계; 회로패턴 및 비아에 상응하도록 전해도금을 수행하는 단계; 도금레지스트를 제거하는 단계; 및 플래시 에칭을 수행하여 시드층의 일부를 제거하는 단계를 포함하는 인쇄회로기판 제조방법을 제공할 수 있다.

이 때, 절연체는, 피로멜리트산 이무수물(pyromellitic dianhydride, PMDA) 및 옥시디아닐린(oxydianiline, ODA)을 40:60 내지 60:40 의 중량비로 혼합한 PMDA-ODA 혼합물 20 내지 50 중량부, 트리아진 유도체 50 내지 80 중량부, 및 유기 용매로서 DMF (dimethylformaide), DMAC(dimethylacetamide) 및 이들의 혼합물로부터 선택되는 하나 300~600 중량부를 포함하는 액상 조성물을 기재에 함침하고 경화시켜 이루어질 수 있다.

기재는 유리 섬유포, 유리 섬유부직포, 폴리아미드 섬유포, 폴리아미드 섬유 부직포, 폴리에스테르 섬유포 및 폴리에스테르 섬유부직포 중 어느 하나일 수 있다.

표면처리 하는 단계는, 아르곤(Ar), 산소(O₂) 및 질소(N₂) 및 이들의 혼합물 중 어느 하나를 포함하는 가스를 이용하여 수행될 수 있으며, 시드층을 형성하는 단계는 진공증착을 통하여 수행될 수 있다.

한편, 제1 시드층의 일부를 제거하는 단계 이후에, 제1 절연체의 일면 또는 양면에 제2 절연체를 적층하는 단계; 제2 절연체에 블라인드 비아홀을 형성하는 단계; 제2 절연체에 이온빔을 조사하여 표면처리 하는 단계; 블라인드 비아홀의 내벽 및 제2 절연체의 표면에 제2 시드층을 형성하는 단계; 제2 시드층이 형성된 제2 절연체의 표면에 제2 도금레지스트를 형성하는 단계; 전해도금을 수행하는 단계; 제2 도금레지스트를 제거하는 단계; 및 플래시 에칭을 수행하여 제2 시드층의 일부를 제거하는 단계를 더 수행할 수도 있다.

본 발명의 바람직한 실시예에 따르면, 절연체와 회로패턴 사이의 밀착력을 향상시킬 수 있어 미세 회로패턴을 구현할 수 있다.

본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

이하, 본 발명에 따른 인쇄회로기판용 절연체, 이를 구비한 인쇄회로기판 및 그 제조방법의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.

먼저, 인쇄회로기판용 절연체에 대해 설명하도록 한다.

본 발명의 일 측면에 따른 인쇄회로기판용 절연체는 피로멜리트산 이무수물(pyromellitic dianhydride, PMDA) 및 옥시디아닐린(oxydianiline, ODA)을 40:60 내지 60:40 의 중량비로 혼합한 PMDA-ODA 혼합물 20 내지 50 중량부, 트리아진 유도체 50 내지 80 중량부, 및 유기 용매로서 DMF(dimethylformaide), DMAC(dimethylacetamide) 및 이들의 혼합물로부터 선택되는 하나 300~600 중량부를 포함하는 액상 조성물을 기재에 함침하고 경화시켜 이루어진다.

피로멜리트산 이무수물과 옥시디아닐린, 트리아진 유도체를 유기용매 하에서 반응시키면 트리아진 변성된 난연성 수지가 얻어지며, 기재에 함침하여 경화시켜 얻어지는 인쇄회로기판용 절연체는 보다 미세 회로를 구현하는데 유리하다.

상기 액상 조성물에 사용되는 피로멜리트산 이무수물(pyromellitic dianhydride, PMDA) 과 옥시디아닐린(oxydianiline, ODA)의 혼합비율은 중량비로 40:60 내지 60:40이 바람직하며, 보다 바람직하게는 45:55 내지 55: 45, 가장 바람직하게는 50:50이 좋다. 상기 범위를 벗어나면, 단량체가 중합 반응하지 않고 과량으로 남게 되어 물성이 떨어질 수 있으므로 바람직하지 않다.

이와 같이 혼합되는 PMDA-ODA 혼합물 20 내지 50 중량부, 트리아진 유도체 50 내지 80 중량부, 및 유기 용매로서 DMF(dimethylformaide), DMAC(dimethylacetamide) 또는 이들의 혼합물 300~600 중량부를 포함하는 액상 조성물을 준비하고 나면, 이를 기재에 함침하고 경화시켜 절연체를 제조한다.

여기서, 상기 트리아진 유도체로는 비스말레이미드 트리아진(bismaleimide triazine)을 사용할 수 있으며, 상기 유기용매로는 디메틸포름아미드(dimethylformaide, DMF), 디메틸아세트아미드(dimethylacetamide, DMAC) 또는 이들을 혼합하여 사용할 수 있으나, 이에 한정되는 것은 아니다.

각 성분들의 함량은 밀착력 차이 조절과 트리아진 유도체의 수축안정성을 고려하여 상기 범위 내에서 조절하는 것이 바람직한데, PMDA-ODA 혼합물의 함량이 20중량부 미만이면 기판 표면에 분산이 잘 이루어 지지 않아 표면처리 효과가 저감되는 문제가 있을 수 있고, 50중량부를 초과하면 비스말레이미드 트리아진의 특성 중에 물 흡성이 1.0%이상이 되어 치수 안정성이 떨어지는 문제가 있을 수 있다. 또한, 트리아진 유도체의 함량이 50중량부 미만이면 COOH 기가 적어져 친수성기가 적어져 밀착력에 문제가 있을 수 있고, 80중량부를 초과하면 PMDA-ODA와 분산이 제대로 이루어 지지 않아 밀착력 및 표면처리 효과가 떨어지는 문제가 있을 수 있다. 유기 용매는 조성물을 액상으로 제조하여 기재에 함침시키기에 적당한 점도를 갖도록 하기 위하여 상기 범위 내에서 조절되는 것이 바람직하다.

상기 액상 조성물은 필요에 따라 경화제, 경화촉진제 등을 더 포함할 수 있다.

본 발명에 있어서 인쇄회로기판용 절연체를 제조하는 방법은, 상기 액상 조성물을 기재와 조합하여 생산되는 방법이라면 특별히 한정되지 아니한다. 바람직한 실시예에 따르면, 기재에 상기 액상 조성물을 함침하여 기재 내부로 스며들게 하고, 그 결과로 얻어진 직물은 경화단계, 예를 들어 약 180 내지 250℃에서 완전 경화시켜 A-단계(A-stage)의 절연체로 제조할 수 있다.

여기에서 기재로는 유리 섬유포, 유리 섬유부직포, 폴리아미드 섬유포, 폴리아미드 섬유부직포, 폴리에스테르 섬유포, 폴리에스테르 섬유부직포 등을 사용할 수 있으며, 이에 한정되는 것은 아니다. 상기 기재는 치수 안정성 측면에서 유리 섬유포가 바람직하고, 미세회로를 구현하기 위하여 30 내지 100㎛의 두께를 갖는 것이 바람직하다.

이와 같이 형성되는 절연체는 적어도 2개 이상을 적층한 다음, 가열, 가압하여 얻어지는 언클레드(unclad) 상태의 프리프레그를 인쇄회로기판 제조에 사용할 수도 있고, 상기 절연체를 적층하여 이루어지는 프리프레그의 한 측면 또는 양 측면에 금속박을 배치하고, 이를 가열, 가압함으로써 얻어지는 금속박 적층판을 인쇄회로기판 제조에 사용할 수도 있다. 이때 사용되는 금속박은 일반적으로 구리박 또는 알루미늄박이며, 5 내지 200㎛의 것을 사용할 수 있다.

<제조예>

피로멜리트산 이무수물과 옥시디아닐린을 1:1 중량비로 혼합한 PMDA-ODA 혼합물 150g, 비스말레이미드 트리아진 250g을 디메틸포름아미드 750g에 넣고 액상의 조성물을 제조하였다. 롤 타입의 유리 섬유(두께: 10um ~ 20um)에 함침시키고, 200℃에서 완전 경화시켜 인쇄회로기판용 절연체를 제조하였다.

완전 경화된 절연체를 기판 규격으로 절단하고, 이를 여러 장 적층한 뒤 적층된 적층체의 양 면에 동박을 중첩하고, 200℃, 120분, 15kg/cm²의 프레스 조건에서 동박 적층판을 제조하였다.

이상에서 설명한 절연체를 이용하여 인쇄회로기판을 제조할 수 있다. 즉, 절 연체의 일면 또는 양면에 회로패턴을 형성하고, 층간 도통을 위한 비아를 형성할 수 있는 것이다. 이러한 절연체를 여러 개 적층하고 각 층에 각각 회로패턴 및 비아 등을 형성함으로써 다층 인쇄회로기판을 제조할 수도 있음은 물론이다.

이하에서는, 상술한 절연체를 이용하여 인쇄회로기판을 제조하는 방법에 대해 보다 구체적으로 설명하도록 한다.

도 1은 본 발명의 일 측면에 따른 인쇄회로기판 제조방법을 나타내는 순서도이고, 도 2 내지 도 15는 본 발명의 일 측면에 따른 인쇄회로기판 제조방법의 각 공정을 나타내는 흐름도이다. 도 2 내지 도 15를 참조하면, 동박적층판(10), 제1 절연체(11), 동박(12), 관통홀(21), 제1 시드층(22), 제1 도금레지스트(23), 회로패턴(30), 비아(31), 제2 절연체(40, 50), 제2 시드층(42, 52), 제2 도금레지스트(43, 53), 블라인드 비아홀(41, 51), 블라인드 비아(45, 55), 솔더레지스트(60), 도금층(70)이 도시되어 있다.

먼저, 제1 절연체(11)에 비아에 상응하는 관통홀(21)을 천공한다(S110). 이를 위하여 도 3에 도시된 바와 같이 금속박이 형성되지 않은 언클래드 자재를 준비한 다음, 이에 도 4에 도시된 바와 같이 관통홀(21)을 천공하는 방법을 이용할 수도 있으나, 본 실시예에서는 도 2에 도시된 바와 같이 제1 절연체(11)의 양면에 각각 동박(12)이 형성된 형태의 동박적층판(CCL, 10)을 준비한 다음, 이를 전부 에칭하여 도 3에 도시된 바와 같은 제1 절연체(11)를 마련하는 방법을 제시하도록 한다. 이 밖에도, RCC(resin coated copper) 타입의 자재를 준비한 다음, 금속박을 제거하는 방법을 이용할 수도 있음은 물론이다.

다음으로, 제1 절연체(11)에 이온빔을 조사하여 표면처리한 후(S115), 도 5에 도시된 바와 같이, 관통홀(21)의 내벽 및 제1 절연체(11)의 일면 또는 양면에 제1 시드층(22)을 형성한다(S120). 이온빔을 이용하여 제1 절연체(11)에 표면처리를 함으로써, 제1 시드층(22)과 제1 절연체(11) 사이의 밀착력을 확보할 수 있게 되며, 그 결과 미세회로를 형성할 수 있게 된다.

제1 절연체(11)에 대해 표면처리를 수행함과 아울러, 제1 절연체(11)와 제1 시드층(22) 사이의 밀착력을 보다 효율적으로 확보하기 위하여, 제1 시드층(22)을 형성하는 방법으로 E-beam, 열증착(thermal evaporation), 스퍼터링(sputtering)과 같은 진공증착 방식을 이용할 수도 있다.

한편, 전술한 바와 같은 조성을 갖는 제1 절연체(11)를 이용함으로써, 이온빔을 이용한 표면처리의 효율을 극대화할 수 있게 되며, 그 결과 제1 절연체(11)와 제1 시드층(22) 사이의 밀착력을 더욱 향상시킬 수 있게 된다.

다음으로, 도 6에 도시된 바와 같이, 제1 시드층(22)이 형성된 제1 절연체(11)의 일면 또는 양면에 제1 도금레지스트(23)를 형성하고(S125), 회로패턴(도 7의 30) 및 비아(도 7의 31)에 상응하도록 전해도금을 수행한 다음(S130), 제1 도금레지스트(23)를 제거한다(S135).

도 6에 도시된 바와 같이, 제1 시드층(22)이 형성된 절연층에 제1 도금레지스트(23)를 선택적으로 형성한 다음 전해도금을 수행하게 되면, 제1 도금레지스트 (23)에 의해 커버되지 않은 부분에 대해서만 도금층이 형성되며, 이렇게 형성되는 도금층이 추후 회로패턴(30)과 층간 도통을 수행하는 비아(via, 도 7의 31)로서의 기능을 수행할 수 있게 된다.

한편, 도 7에는 관통홀(21)이 가득 차도록 도금이 수행된 모습이 도시되어 있으나, 반드시 그러할 필요는 없으며, 제1 절연체(11)의 상하를 연결할 수 있을 정도로만 도금이 수행될 수도 있다.

이렇게 도금을 수행한 다음, 도 8에 도시된 바와 같이, 플래시 에칭을 수행하여 제1 시드층(도 7의 22)의 일부를 제거한다(S140). 플래시 에칭을 통하여 회로패턴(30)으로서의 기능을 수행할 부분들이 서로 전기적으로 분리되도록 할 수 있게 되며, 그 결과 양면 인쇄회로기판을 제조할 수 있게 된다.

한편, 다층 인쇄회로기판을 제조하고자 하는 경우에는, 도 8에 도시된 바와 같은 양면 인쇄회로기판의 일면 또는 양면에 레이업층을 추가로 형성할 수 있다. 이에 대해 보다 구체적으로 설명하면 다음과 같다.

먼저, 도 9에 도시된 바와 같이, 제1 절연체(11)의 일면 또는 양면에 제2 절연체(40, 50)를 적층한다(S145). 본 실시예에서는 제1 절연체(11)의 양면에 모두 제2 절연체(40, 50)를 적층하는 경우를 제시하였으나, 필요에 따라 제1 절연체(11)의 한쪽 면에만 제2 절연체를 적층할 수도 있다.

이 때, 제2 절연체(40, 50)는 제1 절연체(11)와 동일한 조성을 갖는 물질을 이용할 수 있다. 제1 절연체(11)의 조성은 앞서 설명한 바와 같으므로, 이에 대한 구체적인 설명은 생략하도록 한다.

다음으로, 도 10에 도시된 바와 같이, 제2 절연체(40, 50)에 블라인드 비아 홀(41, 51)을 형성하고(S150), 제2 절연체(40, 50)에 이온빔을 조사하여 표면처리한 다음(S155), 도 11에 도시된 바와 같이, 블라인드 비아홀(41, 51)의 내벽 및 제2 절연체(40, 50)의 표면에 제2 시드층(43, 53)을 형성한다(S160). 이온빔을 이용하여 제2 절연체(40, 50)에 표면처리를 함으로써, 제2 시드층(43, 53)과 제2 절연체(40, 50) 사이의 밀착력을 확보할 수 있게 되며, 그 결과 미세회로를 형성할 수 있게 된다.

제2 절연체(40, 50)에 대해 표면처리를 수행함과 아울러, 제2 절연체(40, 50)와 제2 시드층(43, 53) 사이의 밀착력을 보다 효율적으로 확보하기 위하여, 제2 시드층(43, 53)을 형성하는 방법으로 E-beam, 열증착(thermal evaporation), 스퍼터링(sputtering)과 같은 진공증착 방식을 이용할 수도 있다.

한편, 전술한 바와 같은 조성을 갖는 제2 절연체(40, 50)를 이용함으로써, 이온빔을 이용한 표면처리의 효율을 극대화할 수 있게 되며, 그 결과 제2 절연체(40, 50)와 제2 시드층(43, 53) 사이의 밀착력을 더욱 향상시킬 수 있게 된다.

다음으로, 도 12에 도시된 바와 같이, 제2 시드층(43, 53)이 형성된 제2 절연체(40, 50)의 표면에 제2 도금레지스트(43, 53)를 형성하고(S165), 회로패턴 및 블라인드 비아(도 13의 44, 54)가 형성될 수 있도록 전해도금을 수행한 다음(S170), 제2 도금레지스트(43, 53)를 제거한다(S175).

도 13에는 블라인드 비아홀(도 12의 41, 51)이 가득 차도록 도금이 수행된 모습이 도시되어 있으나, 반드시 그러할 필요는 없으며, 제2 절연체(40, 50)의 상하를 연결할 수 있을 정도로만 도금이 수행될 수도 있다.

이렇게 도금을 수행한 다음, 도 14에 도시된 바와 같이, 플래시 에칭을 수행하여 제2 시드층(도 13의 43, 53)의 일부를 제거한다(S140).

그리고 나서, 도 15에 도시된 바와 같이 솔더레지스트(60)를 형성하고, 회로패턴 중 외부장치 등과 접속될 수 있도록 개방된 부분, 즉 패드에는 접속 신뢰도를 향상시킬 수 있도록 니켈/금 도금층(70)을 형성할 수 있다.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

전술한 실시예 외의 많은 실시예들이 본 발명의 특허청구범위 내에 존재한다.

도 1은 본 발명의 일 측면에 따른 인쇄회로기판 제조방법을 나타내는 순서도.

도 2 내지 도 15는 본 발명의 일 측면에 따른 인쇄회로기판 제조방법의 각 공정을 나타내는 흐름도.

<도면의 주요부분에 대한 부호의 설명>

10: 동박적층판 11: 제1 절연체

12: 동박 21: 관통홀

22: 제1 시드층 23: 제1 도금레지스트

30: 회로패턴 31: 비아

40, 50: 제2 절연체 41, 51: 블라인드 비아홀

42, 52: 제2 시드층 43, 53: 제2 도금레지스트

45, 55: 블라인드 비아 60: 솔더레지스트

70: 도금층

Claims

기재를 액상 조성물에 함침하고 경화시켜 이루어지는 인쇄회로기판용 절연체로서,

상기 액상 조성물은,

피로멜리트산 이무수물(pyromellitic dianhydride, PMDA) 및 옥시디아닐린(oxydianiline, ODA)을 40:60 내지 60:40 의 중량비로 혼합한 PMDA-ODA 혼합물 20 내지 50 중량부;

트리아진 유도체 50 내지 80 중량부; 및

DMF(dimethylformaide)와 DMAC(dimethylacetamide) 및 이들의 혼합물로부터 선택되는 어느 하나를 포함하는 유기 용매 300~600 중량부;를 포함하는 것을 특징으로 하는 인쇄회로기판용 절연체.
제1항에 있어서,

상기 트리아진 유도체는 비스말레이미드 트리아진(bismaleimide triazine)인 인쇄회로기판용 절연체.
제1항에 있어서,

상기 유기용매는 디메틸포름아미드(dimethylformaide, DMF), 디메틸아세트아미드(dimethylacetamide, DMAC) 및 이들의 혼합물로 이루어진 군으로부터 선택되는 인쇄회로기판용 절연체.
제1항에 있어서,

상기 기재는 유리 섬유포, 유리 섬유부직포, 폴리아미드 섬유포, 폴리아미드 섬유부직포, 폴리에스테르 섬유포 및 폴리에스테르 섬유부직포로 이루어진 군으로부터 선택되는 인쇄회로기판용 절연체.
제1항에 있어서,

상기 액상 조성물을 기재에 함침하여 경화시킬 때의 경화온도는 180 내지 250℃인 인쇄회로기판용 절연체.
기재를 액상 조성물에 함침하고 경솨시켜 이루어지는 절연체;

상기 절연체의 일면 또는 양면에 형성되는 회로패턴; 및

상기 절연체를 관통하는 비아를 포함하되,

상기 액상 조성물은,

피로멜리트산 이무수물(pyromellitic dianhydride, PMDA) 및 옥시디아닐린(oxydianiline, ODA)을 40:60 내지 60:40 의 중량비로 혼합한 PMDA-ODA 혼합물 20 내지 50 중량부;

트리아진 유도체 50 내지 80 중량부; 및

DMF(dimethylformaide)와 DMAC(dimethylacetamide) 및 이들의 혼합물로부터 선택되는 어느 하나를 포함하는 유기 용매 300~600 중량부;를 포함하는 것을 특징으로 하는 인쇄회로기판.
제6항에 있어서,

상기 트리아진 유도체는 비스말레이미드 트리아진(bismaleimide triazine)인 인쇄회로기판.
제6항에 있어서,

상기 유기용매는 디메틸포름아미드(dimethylformaide, DMF), 디메틸아세트아미드(dimethylacetamide, DMAC) 및 이들의 혼합물로 이루어진 군으로부터 선택되는 인쇄회로기판.
제6항에 있어서,

상기 기재는 유리 섬유포, 유리 섬유부직포, 폴리아미드 섬유포, 폴리아미드 섬유부직포, 폴리에스테르 섬유포 및 폴리에스테르 섬유부직포로 이루어진 군으로부터 선택되는 인쇄회로기판.
제6항에 있어서,

상기 액상 조성물을 기재에 함침하여 경화시킬 때의 경화온도는 180 내지 250℃인 인쇄회로기판.
회로패턴 및 비아가 형성되는 인쇄회로기판을 제조하는 방법으로서,

절연체에 상기 비아에 상응하는 관통홀을 천공하는 단계;

상기 절연체에 이온빔을 조사하여 표면처리 하는 단계;

상기 관통홀의 내벽 및 상기 절연체의 일면 또는 양면에 시드층을 형성하는 단계;

상기 시드층이 형성된 절연체의 일면 또는 양면에 도금레지스트를 형성하는 단계;

상기 회로패턴 및 상기 비아에 상응하도록 전해도금을 수행하는 단계;

상기 도금레지스트를 제거하는 단계; 및

플래시 에칭을 수행하여 상기 시드층의 일부를 제거하는 단계를 포함하는 인쇄회로기판 제조방법.
제11항에 있어서,

상기 절연체는 기재를 액상 조성물에 함침하고 경화시켜 이루어지며,

상기 액상 조성물은,

피로멜리트산 이무수물(pyromellitic dianhydride, PMDA) 및 옥시디아닐린(oxydianiline, ODA)을 40:60 내지 60:40 의 중량비로 혼합한 PMDA-ODA 혼합물 20 내지 50 중량부;

트리아진 유도체 50 내지 80 중량부; 및

DMF(dimethylformaide)와 DMAC(dimethylacetamide) 및 이들의 혼합물로부터 선택되는 어느 하나를 포함하는 유기 용매 300~600 중량부;를 포함하는 것을 특징으로 하는 인쇄회로기판 제조방법.
제12항에 있어서,

상기 트리아진 유도체는 비스말레이미드 트리아진(bismaleimide triazine)인 인쇄회로기판 제조방법.
제12항에 있어서,

상기 유기용매는 디메틸포름아미드(dimethylformaide, DMF), 디메틸아세트아미드(dimethylacetamide, DMAC) 및 이들의 혼합물로 이루어진 군으로부터 선택되는 인쇄회로기판 제조방법.
제12항에 있어서,

상기 기재는 유리 섬유포, 유리 섬유부직포, 폴리아미드 섬유포, 폴리아미드 섬유부직포, 폴리에스테르 섬유포 및 폴리에스테르 섬유부직포로 이루어진 군으로부터 선택되는 인쇄회로기판 제조방법.
제11항에 있어서,

상기 표면처리 하는 단계는,

아르곤(Ar), 산소(O₂) 및 질소(N₂)로 이루어진 군으로부터 선택되는 적어도 어느 하나를 포함하는 가스를 이용하여 수행되는 것을 특징으로 하는 인쇄회로기판 제조방법.
제11항에 있어서,

상기 시드층을 형성하는 단계는 진공증착을 통하여 수행되는 것을 특징으로 하는 인쇄회로기판 제조방법.
제11항에 있어서,

상기 제1 시드층의 일부를 제거하는 단계 이후에,

상기 제1 절연체의 일면 또는 양면에 제2 절연체를 적층하는 단계;

상기 제2 절연체에 블라인드 비아홀을 형성하는 단계;

상기 제2 절연체에 이온빔을 조사하여 표면처리 하는 단계;

상기 블라인드 비아홀의 내벽 및 상기 제2 절연체의 표면에 제2 시드층을 형성하는 단계;

상기 제2 시드층이 형성된 제2 절연체의 표면에 제2 도금레지스트를 형성하는 단계;

전해도금을 수행하는 단계;

상기 제2 도금레지스트를 제거하는 단계; 및

플래시 에칭을 수행하여 상기 제2 시드층의 일부를 제거하는 단계를 더 포함하는 인쇄회로기판 제조방법.