KR100922714B1 - Board On Chip semiconductor package substrate formed with solder resist dam and manufacturing method thereof - Google Patents

Board On Chip semiconductor package substrate formed with solder resist dam and manufacturing method thereof Download PDF

Info

Publication number
KR100922714B1
KR100922714B1 KR1020070116424A KR20070116424A KR100922714B1 KR 100922714 B1 KR100922714 B1 KR 100922714B1 KR 1020070116424 A KR1020070116424 A KR 1020070116424A KR 20070116424 A KR20070116424 A KR 20070116424A KR 100922714 B1 KR100922714 B1 KR 100922714B1
Authority
KR
South Korea
Prior art keywords
solder resist
substrate
window
semiconductor package
dam
Prior art date
Application number
KR1020070116424A
Other languages
Korean (ko)
Other versions
KR20090050149A (en
Inventor
오춘환
정창보
차상석
박영배
오영진
Original Assignee
주식회사 심텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 심텍 filed Critical 주식회사 심텍
Priority to KR1020070116424A priority Critical patent/KR100922714B1/en
Publication of KR20090050149A publication Critical patent/KR20090050149A/en
Application granted granted Critical
Publication of KR100922714B1 publication Critical patent/KR100922714B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Wire Bonding (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

본 발명은 동 적층판(CCL) 상에 드릴을 이용하여 복수의 도통홀을 형성하고, 베이스 기판의 전면을 동도금하여, 상기 기판상에 드라이 필름을 적층하고 현상한 뒤 식각에 의해 동박을 제거하여 회로패턴을 형성하는 비오씨 반도체 패키지 기판의 제조방법에 있어서, 상기 회로패턴의 소정부위에 솔더 레지스트를 도포한 후 노광, 현상 및 건조시키는 1단계와, 상기 1단계에서 건조를 통해 와이어 본딩 패드 및 솔더볼 패드를 노출시키는 2단계와, 상기 2단계에서 노출된 솔더볼 패드 및 와이어 본딩 패드의 접합을 위하여 니켈ㆍ 금도금하는 3단계와, 상기 3단계 후, 기판 중앙부위의 윈도우를 라우터로 가공하는 4단계를 포함하되, 상기 기판 중앙부 윈도우에 접하고 상기 윈도우 절단면으로부터 50~500um 폭을 갖는 솔더레지스트 댐을 형성하여 제조되는 것을 특징으로 하는 솔더레지스트 댐이 형성된 비오씨 반도체 패키지 기판 및 그 제조방법에 관한 것이다.According to the present invention, a plurality of conductive holes are formed on a copper laminated plate (CCL) using a drill, copper plated the entire surface of a base substrate, a dry film is laminated and developed on the substrate, and copper foil is removed by etching. In the manufacturing method of the BOC semiconductor package substrate for forming a pattern, one step of applying a solder resist to a predetermined portion of the circuit pattern, and then exposed, developed and dried, the wire bonding pad and solder ball through the drying in the first step 2 steps of exposing the pad, 3 steps of nickel plating and gold plating for joining the solder ball pad and the wire bonding pad exposed in the 2nd step, and 4 steps of processing the window of the center of the substrate with the router after the 3 steps. Including, but is produced by forming a solder resist dam in contact with the substrate central window and having a width of 50 ~ 500um from the window cut surface Non Oh semiconductor package substrate according to a solder resist dams ranging formed and to a method of manufacturing the same.

비오씨, 기판, 솔더 레지스트 댐 BI, substrate, solder resist dam

Description

솔더 레지스트 댐이 형성된 비오씨 반도체 패키지 기판 및 그 제조방법 {Board On Chip semiconductor package substrate formed with solder resist dam and manufacturing method thereof}Board on Chip semiconductor package substrate formed with solder resist dam and manufacturing method

본 발명은 기판 중앙부의 윈도우 부근 도금 인입선 일부에 솔더 레지스트 댐이 형성된 비오씨 반도체 패키지 기판 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a BOC semiconductor package substrate having a solder resist dam formed in a portion of a plating lead wire near a window in the center of the substrate, and a method of manufacturing the same.

종래에는 도 1에서 도시하는 바와 같이 수지 몰딩형 BGA 패키지(210)는 보드 온 칩(Board On Chip; BOC) 구조를 갖는 예로서, 윈도우(window;216)가 형성된 기판(215)에 센터패드형(center pad type) 반도체 칩(211)이 페이스-다운(face-down) 형태로 부착되며, 기판(215)의 하면에 솔더 볼(239)이 면 배열된 구조이다. 반도체 칩(211)과 기판(215)은 접착제(231)에 의해 윈도우(216) 부분을 제외한 일 면 전체에서 부착이 이루어진다.Conventionally, as shown in FIG. 1, the resin molded type BGA package 210 has a board on chip (BOC) structure, for example, a center pad type on a substrate 215 on which a window 216 is formed. (center pad type) The semiconductor chip 211 is attached in the form of face-down, and the solder balls 239 are arranged on the lower surface of the substrate 215. The semiconductor chip 211 and the substrate 215 are attached to the entire surface except for the window 216 by the adhesive 231.

본딩패드(213)들은 윈도우(216)를 경유하는 본딩와이어(235)에 의해 기판(215)의 본딩 핑거(bond finger; 217)와 연결된다. 반도체 칩(211)과 본딩와이어(235) 및 그 접합 부분은 에폭시 성형 수지로 형성되는 수지 몰딩부(237)에 의해 밀봉된다.The bonding pads 213 are connected to the bonding finger 217 of the substrate 215 by a bonding wire 235 via the window 216. The semiconductor chip 211, the bonding wire 235, and the bonding portion thereof are sealed by a resin molding part 237 formed of an epoxy molding resin.

그런데 이와 같은 종래의 수지 몰딩형 BGA 패키지는 패키지 환경 시험에서와 같이 온도 변화가 클 경우 반도체 칩과 기판의 열팽창계수 차이로 인하여 접착제와 기판 또는 접착제와 반도체 칩 사이에서 계면박리(delamination)가 발생되는 문제However, such a conventional resin molded BGA package has a delamination between the adhesive and the substrate or the adhesive and the semiconductor chip due to the difference in thermal expansion coefficient between the semiconductor chip and the substrate when the temperature change is large as in the package environmental test. Problem

가 있다. 그리고 계면박리로 인한 전단응력(shearing stress)이 솔더 볼에까지 전달되어 솔더 볼 접합 부분에서 크랙(crack)이나 계면박리의 문제도 발생된다. 또한 칩 가장자리와 패키지 가장자리 사이의 두께 마진(margin)이 부족한 경우 기판과 에폭시 수지 사이에서 계면박리 및 개방(open)이 발생되는 문제점도 있다.There is. Shearing stress due to interfacial peeling is transmitted to the solder balls, which causes cracks or interfacial problems at the solder ball joints. In addition, when there is a lack of a thickness margin between the chip edge and the package edge (margin) there is also a problem that the interface peeling and open (open) occurs between the substrate and the epoxy resin.

또한, 도 2에서 도시하는 바와 같이 일반적으로 윈도우(300) 부근 리드선(310)에 솔더 레지스트(305)가 덮이지 않은 채로[솔더레지스트가 덮이지 않은 부분(315)] 윈도우(300)를 가공하여 상기 리드선(310)이 기판에서 분리되기 쉽기 때문에 제품 불량률이 높아지는 문제점이 있었다.In addition, as shown in FIG. 2, the window 300 is generally processed without the solder resist 305 being covered with the lead wire 310 near the window 300 (the portion 315 not covered with the solder resist). Since the lead wire 310 is easily separated from the substrate, there is a problem in that a product defect rate is increased.

상기 리드선(310)은 선폭이 50~200um 정도로 미세하므로 절연성 수지와 접착제 (Adhesive)나 표면조도(Roughness)에 의해서만 결합된 리드선은 외부 충격에 의해 쉽게 분리되는 특성이 있다. 또한, 미세 선폭을 갖는 상기 리드선(310)은 그 재질이 copper 이므로 라우터나 펀칭 가공시 연성을 갖게 된다. 라우터 가공시 상기 리드선(310)은 라우터 비트의 진행방향으로 횡압력을 받게 되어 그 방향으로 미세하게 늘어나게 된다. 미세하게 늘어난 리드선(310)은 가공비트와의 마찰로 인해 기판으로부터 분리되거나 들뜨게 된다. 한편, 펀칭 가공의 경우 이 리드선(310)은 기판에 대해 수직 운동하는 펀칭 블레이드에 의해 같은 방향으로 미세하게 늘어나게 된다. 이 리드선(310)은 펀칭 블레이드의 상승운동시 마찰로 인해 기판으로부터 분 리되는 문제가 생긴다. Since the lead wire 310 has a fine line width of about 50 to 200 μm, the lead wire combined only with an insulating resin and an adhesive or surface roughness may be easily separated by an external impact. In addition, since the lead wire 310 having the fine line width is made of copper, the lead wire 310 has ductility during router or punching processing. When the router is processed, the lead wire 310 receives a lateral pressure in the advancing direction of the router bit and is finely expanded in that direction. The finely stretched lead wire 310 is separated or lifted from the substrate due to friction with the machining bit. On the other hand, in the case of punching, the lead wire 310 is finely stretched in the same direction by the punching blade vertically moving with respect to the substrate. This lead wire 310 has a problem of being separated from the substrate due to friction during the upward movement of the punching blade.

상기와 같은 문제점을 해결하기 위해 안출된 것으로 기판 중앙부 윈도우 부근의 리드선 부분에 솔더 레지스트 댐을 형성하여 윈도우 가공시 도금인입선의 안정적인 가공을 이룰 수 있는 비오씨 반도체 패키지 기판을 제공하는데 있다.In order to solve the above problems, it is to provide a BOC semiconductor package substrate that can form a solder resist dam in the lead wire portion near the center window of the substrate to achieve a stable processing of the plating lead wire during the window processing.

상기와 같은 목적을 해결하기 위한 수단으로, 동 적층판(CCL) 상에 드릴을 이용하여 복수의 도통홀을 형성하고, 베이스 기판의 전면을 동도금하여, 상기 기판상에 드라이 필름을 적층하고 현상한 뒤 식각에 의해 동박을 제거하여 회로패턴을 형성하는 비오씨 반도체 패키지 기판의 제조방법에 있어서,As a means for solving the above object, a plurality of conductive holes are formed on the copper laminated plate (CCL) using a drill, and the front surface of the base substrate is copper plated, and a dry film is laminated and developed on the substrate. In the manufacturing method of the BOC semiconductor package substrate to remove the copper foil by etching to form a circuit pattern,

상기 회로패턴의 소정부위에 솔더 레지스트를 도포한 후 노광, 현상 및 건조시키는 1단계;Applying a solder resist to a predetermined portion of the circuit pattern and then exposing, developing and drying the solder resist;

상기 1단계에서 건조를 통해 와이어 본딩 패드 및 솔더볼 패드를 노출시키는 2단계;Exposing the wire bonding pad and the solder ball pad through drying in the first step;

상기 2단계에서 노출된 솔더볼 패드 및 와이어 본딩 패드의 접합을 위하여 니켈ㆍ 금도금하는 3단계;Nickel-gold plating for bonding the solder ball pad and the wire bonding pad exposed in the second step;

상기 3단계 후, 기판 중앙부위의 윈도우를 라우터로 가공하는 4단계;를 포함하되, 상기 기판 중앙부 윈도우에 접하고 상기 윈도우 절단면으로부터 50~500um 폭을 갖는 솔더레지스트 댐을 형성하여 제조되는 것을 특징으로 한다.After the three steps, four steps of processing the window of the substrate central portion with a router; including, but is formed by forming a solder resist dam in contact with the substrate central window and having a width of 50 ~ 500um from the window cut surface .

또한, 상기 솔더레지스트 댐은 상기 윈도우를 중심으로 양쪽에 직선형태로 각각 형성하여 제조되고, 상기 4단계는 기판 중앙부위의 윈도우를 펀칭을 통해 가공하는 것을 특징으로 한다.In addition, the solder resist dam is formed by forming a straight line on each side around the window, the fourth step is characterized in that the processing of the window of the center portion of the substrate by punching.

또한, 상기 3단계에서 라우터로 가공 시, 상기 솔더 레지스트 댐이 형성되어 동박 위에 덮인 솔더 레지스트가 동박의 압력을 가하게 되고, 상기 펀칭 가공시의 충격으로 의해 상기 솔더 레지스트 댐이 형성되어 도금인입선이 분리되는 현상을 감소시키는 것을 특징으로 한다.In addition, when processing with the router in the step 3, the solder resist dam is formed, the solder resist covered on the copper foil is applied to the pressure of the copper foil, the solder resist dam is formed by the impact during the punching process, the plating lead wire is separated It is characterized by reducing the phenomenon.

또한, 비오씨 반도체 패키지 기판에 있어서,In addition, in the BOC semiconductor package substrate,

절연층과,With insulation layer,

상기 절연층을 중심으로 그 일면 또는 양면에 형성된 전도성 회로패턴 및 도금용 리드선과,Conductive circuit patterns and plating leads formed on one or both surfaces of the insulating layer;

와이어 본딩 패드 및 솔더볼 패드의 금도금 영역을 제외한 표면에 코팅되는 솔더레지스트와,Solder resist coated on the surface of the wire bonding pad and the solder ball pad except for the gold-plated region;

상기 와이어 본딩 패드 및 솔더볼 패드에 형성된 니켈ㆍ 금도금층과,A nickel-gold plated layer formed on the wire bonding pad and the solder ball pad;

상기 기판 중앙부에 형성된 와이어 본딩을 위한 윈도우를 포함하며,A window for wire bonding formed in the center portion of the substrate,

상기 기판 중앙부 윈도우에 접하고 상기 윈도우 절단면으로부터 50~500um 폭을 가지며 상기 윈도우 절단면을 통과하는 리드선을 덮는 솔더 레지스트 댐이 형성되는 것을 특징으로 한다.A solder resist dam is formed in contact with the center window of the substrate and having a width of 50 to 500 um from the window cut surface and covering the lead wire passing through the window cut surface.

본 발명은 비오씨 반도체 패키지 기판 및 그 제조방법으로서, 기판 중앙부 윈도우 부근의 도금 인입선 부분에 솔더 레지스트 댐을 형성하여 윈도우 가공시 도금인입선이 분리되는 문제를 감소시키고, 상기 도금 인입선의 안정적인 가공을 이룰 수 있는 효과가 있다.The present invention relates to a BOC semiconductor package substrate and a method of manufacturing the same, by forming a solder resist dam in a portion of the plating lead wire near the center window of the substrate, thereby reducing the problem of separation of the plating lead wire during window processing, and achieving stable processing of the plating lead wire. It can be effective.

본 발명은 동 적층판(CCL) 상에 드릴을 이용하여 복수의 도통홀을 형성하고, 베이스 기판의 전면을 동도금하여, 상기 기판상에 드라이 필름을 적층하고 현상한 뒤 식각에 의해 동박을 제거하여 회로패턴을 형성하는 비오씨 반도체 패키지 기판의 제조방법에 있어서,According to the present invention, a plurality of conductive holes are formed on a copper laminated plate (CCL) using a drill, copper plated the entire surface of a base substrate, a dry film is laminated and developed on the substrate, and copper foil is removed by etching. In the manufacturing method of the BOC semiconductor package substrate to form a pattern,

상기 회로패턴의 소정부위에 솔더 레지스트를 도포한 후 노광, 현상 및 건조시키는 1단계;Applying a solder resist to a predetermined portion of the circuit pattern and then exposing, developing and drying the solder resist;

상기 1단계에서 건조를 통해 와이어 본딩 패드 및 솔더볼 패드를 노출시키는 2단계;Exposing the wire bonding pad and the solder ball pad through drying in the first step;

상기 2단계에서 노출된 솔더볼 패드 및 와이어 본딩 패드의 접합을 위하여 니켈ㆍ 금도금하는 3단계;Nickel-gold plating for bonding the solder ball pad and the wire bonding pad exposed in the second step;

상기 3단계 후, 기판 중앙부위의 윈도우를 라우터로 가공하는 4단계;를 포함하되, 상기 기판 중앙부 윈도우에 접하고 상기 윈도우 절단면으로부터 50~500um 폭을 갖는 솔더레지스트 댐을 형성하여 제조되는 것을 특징으로 한다.After the three steps, four steps of processing the window of the substrate central portion with a router; including, but is formed by forming a solder resist dam in contact with the substrate central window and having a width of 50 ~ 500um from the window cut surface .

또한, 상기 솔더레지스트 댐은 상기 윈도우를 중심으로 양쪽에 직선형태로 각각 형성하여 제조되고, 상기 4단계는 기판 중앙부위의 윈도우를 펀칭을 통해 가공하는 것을 특징으로 한다.In addition, the solder resist dam is formed by forming a straight line on each side around the window, the fourth step is characterized in that the processing of the window of the center portion of the substrate by punching.

또한, 상기 3단계에서 라우터로 가공 시, 상기 솔더 레지스트 댐이 형성되어 동박 위에 덮인 솔더 레지스트가 동박의 압력을 가하게 되고, 상기 펀칭 가공시의 충격으로 의해 상기 솔더 레지스트 댐이 형성되어 도금인입선이 분리되는 현상을 감소시키는 것을 특징으로 한다.In addition, when processing with the router in the step 3, the solder resist dam is formed, the solder resist covered on the copper foil is applied to the pressure of the copper foil, the solder resist dam is formed by the impact during the punching process, the plating lead wire is separated It is characterized by reducing the phenomenon.

또한, 비오씨 반도체 패키지 기판에 있어서,In addition, in the BOC semiconductor package substrate,

절연층과,With insulation layer,

상기 절연층을 중심으로 그 일면 또는 양면에 형성된 전도성 회로패턴 및 도금용 리드선과,Conductive circuit patterns and plating leads formed on one or both surfaces of the insulating layer;

와이어 본딩 패드 및 솔더볼 패드의 금도금 영역을 제외한 표면에 코팅되는 솔더레지스트와,Solder resist coated on the surface of the wire bonding pad and the solder ball pad except for the gold-plated region;

상기 와이어 본딩 패드 및 솔더볼 패드에 형성된 니켈ㆍ 금도금층과,A nickel-gold plated layer formed on the wire bonding pad and the solder ball pad;

상기 기판 중앙부에 형성된 와이어 본딩을 위한 윈도우를 포함하며,A window for wire bonding formed in the center portion of the substrate,

상기 기판 중앙부 윈도우에 접하고 상기 윈도우 절단면으로부터 50~500um 폭을 가지며 상기 윈도우 절단면을 통과하는 리드선을 덮는 솔더 레지스트 댐이 형성되는 것을 특징으로 한다.A solder resist dam is formed in contact with the center window of the substrate and having a width of 50 to 500 um from the window cut surface and covering the lead wire passing through the window cut surface.

이하 본 발명의 바람직한 실시 예를 첨부된 도면의 참조와 함께 상세히 설명한다. 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설 명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단된 경우 그 상세한 설명은 생략한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. In describing the present invention, when it is determined that the detailed description of the related known function or configuration may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted.

도 3은 본 발명에 따른 솔더 레지스트 댐이 형성된 비오씨 반도체 패키지 기판 제조방법의 공정도이고, 도 4는 솔더 레지스트 댐이 형성된 비오씨 반도체 패키지 기판 가공을 도시한 도면이며, 도 5는 상기 도 3의 순서도이다.FIG. 3 is a process diagram of a method of manufacturing a BOC semiconductor package substrate in which a solder resist dam is formed according to the present invention, FIG. 4 is a view illustrating a process of processing a BOC semiconductor package substrate in which a solder resist dam is formed, and FIG. 5 is of FIG. 3. Flowchart.

본 발명에 따른 반도체 패키지 기판은, 동 적층판(CCL) 상에 드릴을 이용하여 복수의 도통홀을 형성하고(S1), 드릴 가공된 베이스 기판의 전면을 동도금 한다(S2).In the semiconductor package substrate according to the present invention, a plurality of conductive holes are formed on the copper laminated plate CCL by using a drill (S1), and the entire surface of the drilled base substrate is copper plated (S2).

상기 동도금된 기판상에 드라이 필름을 적층하고 현상한 뒤 식각에 의해 동박을 제거하여 절연층(365)을 중심으로 그 일면 또는 양면에 회로패턴을 형성한다(S3). 패턴 형성 후 패턴 상에 적층되어 있는 드라이 필름을 박리액을 사용하여 제거한다. After laminating and developing a dry film on the copper plated substrate, copper foil is removed by etching to form a circuit pattern on one or both surfaces of the insulating layer 365 (S3). The dry film laminated | stacked on the pattern after pattern formation is removed using a peeling liquid.

다음으로, 상기 기판의 소정 부위에 솔더 레지스트(355)를 도포한 후(S4) 노광, 현상 및 건조 공정을 통해 와이어 본딩 패드(385) 및 솔더볼 패드(375) 등 금도금될 부분을 노출시킨다(S5). 여기서 상기 기판 중앙부 윈도우(325) 부근에 솔더 레지스트 댐(335)을 형성한다. Next, after applying the solder resist 355 to a predetermined portion of the substrate (S4) through the exposure, development and drying process to expose the portion to be gold-plated, such as wire bonding pads 385 and solder ball pads 375 (S5). ). Here, a solder resist dam 335 is formed in the vicinity of the substrate central window 325.

솔더 레지스트 댐(335)은 중앙부 윈도우(325) 좌우에 윈도우 경계면으로부터 50~500um 폭을 갖고 리드선(345)을 덮을 수 있도록 형성한다. 라우터 가공시 상기리드선(345)이 가공비트와의 마찰로 인해 기판으로부터 수직방향으로 힘을 받더라도 솔더 레지스트 댐(335)이 덮혀있기 때문에 상기 리드선(345)이 기판에서 분리되 거나 들뜨는 것을 방지할 수 있다. 펀칭 가공의 경우도 펀칭 블레이드의 상승운동시 마찰로 인해 리드선(345)이 기판으로부터 분리되는 문제가 줄어들게 된다.The solder resist dam 335 is formed to cover the lead wire 345 with a width of 50 to 500 um from the window boundary on left and right of the central window 325. When the lead wire 345 is subjected to the vertical direction from the substrate due to friction with the machining bit during the router machining, the solder resist dam 335 is covered, so that the lead wire 345 can be prevented from being separated from the substrate. have. In the case of punching, the problem that the lead wire 345 is separated from the substrate due to friction during the upward movement of the punching blade is reduced.

또한, 도 6은 본 발명의 다른 실시예에 따른 솔더 레지스트 댐이 형성된 비오씨 반도체 패키지 기판의 가공을 도시한 도면으로서, 상기 솔더 레지스트 댐(335)은 기판의 일면에 서로 이격되게 상기 윈도우(325)를 중심으로 직선형태로 양쪽에 형성한다. FIG. 6 is a view illustrating processing of a BOC semiconductor package substrate in which a solder resist dam is formed according to another embodiment of the present invention, wherein the solder resist dam 335 is spaced apart from each other on one surface of the substrate. ) On both sides in a straight line form.

이어서 상기 도 3 내지 도 5를 설명하면, 상기 노출된 와이어 본딩패드(385) 및 솔더볼 패드(375)의 접합을 위하여 전해 니켈ㆍ 금도금을 한 후(S6), 상기 기판 중앙부위의 윈도우(325)를 라우터 또는 펀칭을 통해 가공한다(S7).3 to 5, after electrolytic nickel and gold plating are performed to bond the exposed wire bonding pad 385 and the solder ball pad 375 (S6), the window 325 of the center portion of the substrate is illustrated. Process through the router or punching (S7).

또한, 상기 솔더레지스트 댐(335)을 형성하기 때문에, 반도체 칩에 대하여 위치가 고르게 분포되고, 상기 윈도우(325)를 중심으로 대칭되게 형성한다. 이로써 제조 과정이나 제조 완료 후에 외부에서 가해지는 기계적인 스트레스(라우터 또는 펀칭)가 균일하게 분산되어 손상을 한다. In addition, since the solder resist dam 335 is formed, the position is uniformly distributed with respect to the semiconductor chip, and the symmetry is formed around the window 325. As a result, mechanical stress (router or punching) applied externally after the manufacturing process or the completion of manufacturing is uniformly distributed and damaged.

즉, 상기 리드선(345) 위에 형성된 솔더레지스트 댐(335)이 가공시 상기 리드선(345)을 지지하는 역할을 하게 되어 라우터 또는 펀칭을 통해 가공시의 충격에 의해 상기 리드선(345)이 분리되는 현상을 감소시키게 된다.That is, the solder resist dam 335 formed on the lead wires 345 serves to support the lead wires 345 during processing, so that the lead wires 345 are separated by an impact during machining through a router or punching. Will be reduced.

도 7은 본 발명에 따른 솔더 레지스트 댐이 형성된 비오씨 반도체 패키지 기판의 단면을 도시한 도면이다.7 is a cross-sectional view of a BOC semiconductor package substrate in which a solder resist dam is formed according to the present invention.

본 발명은 비오씨 반도체 패키지 기판에 있어서, 절연층(365)과, 상기 절연층을 중심으로 그 일면 또는 양면에 형성된 전도성 회로패턴 및 도금용 리드선(345)과, 와이어 본딩 패드(385) 및 솔더볼 패드(375) 등의 금도금 영역을 제외한 표면에 코팅되는 솔더레지스트(355)와, 상기 와이어 본딩 패드(385) 및 솔더볼 패드(375) 등에 형성된 니켈·금도금층(375)과 상기 기판 중앙부에 형성된 와이어 본딩을 위한 윈도우(325)를 포함하며 상기 기판 중앙부 윈도우(325)에 접하고 윈도우 절단면으로부터 50~500um 폭을 가지며 상기 윈도우 절단면을 통과하는 리드선(345)을 덮는 솔더 레지스트 댐(335)이 형성되는 것을 특징으로 한다.According to the present invention, a BOC semiconductor package substrate includes an insulating layer 365, conductive circuit patterns and plating leads 345 formed on one or both surfaces of the insulating layer, wire bonding pads 385, and solder balls. A solder resist 355 coated on a surface other than a gold plating region such as a pad 375, a nickel-gold plating layer 375 formed on the wire bonding pad 385 and a solder ball pad 375, and a wire formed at the center of the substrate. A solder resist dam 335 is formed to include a window 325 for bonding and to contact the substrate center window 325 and have a width of 50 to 500 um from the window cut surface and cover the lead wire 345 passing through the window cut surface. It features.

상술한 바와 같이 본 발명에 따른 바람직한 실시예를 설명하였지만, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다. As described above, preferred embodiments according to the present invention have been described, but the present invention is not limited to the above-described embodiments, and the present invention is not limited to the scope of the present invention as claimed in the following claims. Anyone with knowledge of the present invention will have the technical spirit of the present invention to the extent that various modifications can be made.

도 1은 종래의 기판 가공의 일 예를 도시한 공정도.1 is a process chart showing an example of a conventional substrate processing.

도 2는 종래의 기판 가공을 도시한 도면.2 is a view showing a conventional substrate processing.

도 3은 본 발명에 따른 솔더 레지스트 댐이 형성된 비오씨 반도체 패키지 기판 제조방법의 공정도.Figure 3 is a process diagram of the BOC semiconductor package substrate manufacturing method is formed solder resist dam according to the present invention.

도 4는 본 발명에 따른 솔더 레지스트 댐이 형성된 비오씨 반도체 패키지 기판 가공을 도시한 도면.4 is a view illustrating a BOC semiconductor package substrate processing in which a solder resist dam is formed according to the present invention.

도 5는 본 발명에 따른 솔더 레지스트 댐이 형성된 비오씨 반도체 패키지 기판 제조방법의 순서도.5 is a flow chart of a BOC semiconductor package substrate manufacturing method in which a solder resist dam is formed in accordance with the present invention.

도 6은 본 발명의 다른 실시예에 따른 솔더 레지스트 댐이 형성된 비오씨 반도체 패키지 기판의 가공을 도시한 도면.FIG. 6 is a view illustrating processing of a BOC semiconductor package substrate in which a solder resist dam is formed according to another embodiment of the present invention; FIG.

도 7은 본 발명에 따른 솔더 레지스트 댐이 형성된 비오씨 반도체 패키지 기판의 단면을 도시한 도면.7 is a cross-sectional view of a BOC semiconductor package substrate in which a solder resist dam is formed according to the present invention.

**도면의 주요명칭**** Main Names of Drawings **

325: 윈도우 335: 솔더 레지스트 댐325: window 335: solder resist dam

345: 리드선 355: 솔더 레지스트345: lead wire 355: solder resist

365: 절연층 375: 솔더볼 패드365: insulation layer 375: solder ball pad

Claims (5)

동 적층판(CCL) 상에 드릴을 이용하여 복수의 도통홀을 형성하고, 베이스 기판의 전면을 동도금하여, 상기 기판상에 드라이 필름을 적층하고 현상한 뒤 식각에 의해 동박을 제거하여 회로패턴을 형성하는 비오씨 반도체 패키지 기판의 제조방법에 있어서,A plurality of conductive holes are formed on the copper laminated plate (CCL) using a drill, copper plated the entire surface of the base substrate, a dry film is laminated and developed on the substrate, and copper foil is removed by etching to form a circuit pattern. In the manufacturing method of the BOC semiconductor package substrate, 상기 회로패턴의 소정부위에 솔더 레지스트를 도포한 후 노광, 현상 및 건조시키며, 상기 기판의 중앙부에 형성될 윈도우에 접하도록 솔더 레지스트 댐을 형성하는 1단계;Applying a solder resist to a predetermined portion of the circuit pattern, and then exposing, developing and drying the solder resist, and forming a solder resist dam in contact with a window to be formed in the center of the substrate; 상기 1단계에서 건조를 통해 와이어 본딩 패드 및 솔더볼 패드를 노출시키는 2단계;Exposing the wire bonding pad and the solder ball pad through drying in the first step; 상기 2단계에서 노출된 솔더볼 패드 및 와이어 본딩 패드를 니켈ㆍ 금도금하는 3단계;Nickel-gold-plating the solder ball pads and the wire bonding pads exposed in the second step; 상기 3단계 후, 기판 중앙부위의 상기 윈도우를 라우터 또는 펀칭으로 가공하는 4단계;를 포함하되, 상기 솔더 레지스트댐은 상기 윈도우 절단면으로부터 50~500um 폭을 갖되 상기 윈도우를 중심으로 양쪽에 직선형태로 형성하는 것을 특징으로 하는 솔더레지스트 댐이 형성된 비오씨 반도체 패키지 기판 제조방법.After the step 3, the step of processing the window in the center portion of the substrate by a router or punching; including, wherein the solder resist dam has a width 50 ~ 500um from the cut surface of the window in a straight form on both sides around the window A BOC semiconductor package manufacturing method, comprising: forming a solder resist dam; 제 1항에 있어서,The method of claim 1, 상기 솔더레지스트 댐은 상기 윈도우를 중심으로 테두리 형태로 형성되는 것을 특징으로 하는 솔더레지스트 댐이 형성된 비오씨 반도체 패키지 기판 제조방법.The solder resist dam is a BOC semiconductor package substrate manufacturing method, characterized in that the solder resist dam is formed in the form of a border around the window. 삭제delete 삭제delete 삭제delete
KR1020070116424A 2007-11-15 2007-11-15 Board On Chip semiconductor package substrate formed with solder resist dam and manufacturing method thereof KR100922714B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070116424A KR100922714B1 (en) 2007-11-15 2007-11-15 Board On Chip semiconductor package substrate formed with solder resist dam and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070116424A KR100922714B1 (en) 2007-11-15 2007-11-15 Board On Chip semiconductor package substrate formed with solder resist dam and manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR20090050149A KR20090050149A (en) 2009-05-20
KR100922714B1 true KR100922714B1 (en) 2009-10-22

Family

ID=40858650

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070116424A KR100922714B1 (en) 2007-11-15 2007-11-15 Board On Chip semiconductor package substrate formed with solder resist dam and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR100922714B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101641527B1 (en) * 2009-10-09 2016-07-21 해성디에스 주식회사 Chip package for sensor, camera module including the chip package and method of manufacturing the chip package
KR101036441B1 (en) 2010-12-21 2011-05-25 한국기계연구원 Semiconductor chip stack package and manufacturing method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980020726A (en) * 1996-09-11 1998-06-25 김광호 Chip scale ball grid array package and its manufacturing method
JP2001358258A (en) 2000-06-12 2001-12-26 Hitachi Cable Ltd Bga type semiconductor device
KR20040076165A (en) * 2003-02-24 2004-08-31 삼성전기주식회사 A package substrate for electrolytic leadless plating, and its manufacturing method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980020726A (en) * 1996-09-11 1998-06-25 김광호 Chip scale ball grid array package and its manufacturing method
JP2001358258A (en) 2000-06-12 2001-12-26 Hitachi Cable Ltd Bga type semiconductor device
KR20040076165A (en) * 2003-02-24 2004-08-31 삼성전기주식회사 A package substrate for electrolytic leadless plating, and its manufacturing method
KR100584966B1 (en) 2003-02-24 2006-05-29 삼성전기주식회사 A package substrate, and its manufacturing method

Also Published As

Publication number Publication date
KR20090050149A (en) 2009-05-20

Similar Documents

Publication Publication Date Title
JP3208401B2 (en) Circuit pattern tape and semiconductor package using the same
JP6797234B2 (en) Semiconductor package structure and its manufacturing method
US20080174005A1 (en) Electronic device and method for manufacturing electronic device
JP2001210744A (en) Circuit board
KR100643928B1 (en) Printed circuit board with dual type inner structure
JP2009194079A (en) Wiring substrate for use in semiconductor apparatus, method for fabricating the same, and semiconductor apparatus using the same
JP2007019394A (en) Method for manufacturing semiconductor package and semiconductor package formed by its manufacturing method
JP4970388B2 (en) Semiconductor device and manufacturing method of semiconductor device
TW200935573A (en) Insulative wiring board, semiconductor package using the same, and method for producing the insulative wiring board
JP4614818B2 (en) Semiconductor device and manufacturing method thereof
KR100922714B1 (en) Board On Chip semiconductor package substrate formed with solder resist dam and manufacturing method thereof
JP2006351950A (en) Semiconductor device and method for manufacturing the same
JP2006073586A (en) Semiconductor device manufacturing method
JP4203538B2 (en) Wiring board manufacturing method and wiring board
JP4825529B2 (en) Semiconductor device
JP2007019275A (en) Substrate, semiconductor device, and manufacturing method thereof
JP4549695B2 (en) Wiring board manufacturing method
US20070096285A1 (en) Semiconductor die package including construction for preventing delamination and/or cracking of the semiconductor die
JP2006294825A (en) Semiconductor integrated circuit device
KR101187913B1 (en) Leadframe for semiconductor package and the fabrication method thereof
JPH118335A (en) Circuit board, manufacture thereof, and manufacturing semiconductor package using the same
JPH08316360A (en) Ic mounting structure
KR101257457B1 (en) Method for manufacturing printed circuit board having embedded integrated circuit chip
JP3760913B2 (en) Semiconductor package substrate
JP2007227561A (en) Semiconductor device, and method of manufacturing same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121010

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131015

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141015

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151015

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161013

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170921

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180918

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190919

Year of fee payment: 11