KR101257457B1 - Method for manufacturing printed circuit board having embedded integrated circuit chip - Google Patents

Method for manufacturing printed circuit board having embedded integrated circuit chip Download PDF

Info

Publication number
KR101257457B1
KR101257457B1 KR1020080038951A KR20080038951A KR101257457B1 KR 101257457 B1 KR101257457 B1 KR 101257457B1 KR 1020080038951 A KR1020080038951 A KR 1020080038951A KR 20080038951 A KR20080038951 A KR 20080038951A KR 101257457 B1 KR101257457 B1 KR 101257457B1
Authority
KR
South Korea
Prior art keywords
integrated circuit
core substrate
circuit chip
adhesive film
substrate
Prior art date
Application number
KR1020080038951A
Other languages
Korean (ko)
Other versions
KR20090113073A (en
Inventor
김대곤
Original Assignee
삼성테크윈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성테크윈 주식회사 filed Critical 삼성테크윈 주식회사
Priority to KR1020080038951A priority Critical patent/KR101257457B1/en
Publication of KR20090113073A publication Critical patent/KR20090113073A/en
Application granted granted Critical
Publication of KR101257457B1 publication Critical patent/KR101257457B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

본 발명의 목적은 내장되는 집적회로 칩의 손상을 방지하는 인쇄회로기판의 제조 방법을 제공하는 것이다. 이러한 목적을 달성하기 위하여, 본 발명은, (a) 코아 기판의 상부에 회로를 형성하는 단계; (b) 집적회로 칩을 상기 코아 기판의 상부에 거꾸로 접착하는 단계; (c) 상기 집적회로 칩을 밀봉하는 접착막을 상기 코아 기판의 상부에 형성하는 단계; (d) 상기 접착막 위에 외층 기판을 접착하는 단계; (e) 상기 외층 기판과 접착막에 비어 홀을 형성하는 단계; 및 (f) 상기 비어 홀에 도전막을 형성하여 상기 코아 기판에 형성된 회로와 상기 외층 기판에 형성되는 회로를 전기적으로 연결하는 단계를 포함하는 인쇄회로기판의 제조 방법을 제공한다.It is an object of the present invention to provide a method of manufacturing a printed circuit board which prevents damage to an integrated circuit chip embedded therein. In order to achieve this object, the present invention comprises the steps of: (a) forming a circuit on top of the core substrate; (b) attaching an integrated circuit chip upside down on the core substrate; (c) forming an adhesive film on the core substrate to seal the integrated circuit chip; (d) adhering an outer layer substrate on the adhesive film; (e) forming via holes in the outer layer substrate and the adhesive film; And (f) forming a conductive film in the via hole to electrically connect a circuit formed on the core substrate and a circuit formed on the outer layer substrate.

Description

집적회로 칩이 내장된 인쇄회로기판의 제조 방법{Method for manufacturing printed circuit board having embedded integrated circuit chip}Method for manufacturing printed circuit board having embedded integrated circuit chip

본 발명은 인쇄회로기판에 관한 것으로서, 특히 집적회로 칩이 내장된 인쇄회로기판에 관한 것이다.The present invention relates to a printed circuit board, and more particularly, to a printed circuit board in which an integrated circuit chip is embedded.

집적회로 칩을 패키징(packaging)하는 반도체 패키지 기술은 점차 다기능화 및 소형화되고 있으며, 그 중의 한 가지 기술로써 집적회로 칩을 내장하는 인쇄회로기판의 개발되고 있다. 인쇄회로기판은 고기능화, 신호 처리의 고속화도 실현 가능하다. 특히, 성능 향상에 대한 고객의 요구에 의해 평면적으로 배치되는 2차원 실장 기술은 부품간의 배선 길이를 단축해 실장 부품의 실장 면적을 높인 시스템의 고밀도와 고속 실장 기술, 즉 3차원 적층 실장 기술 개발이 진행되고 있다. 3차원적 내장 칩 실장으로부터 얻을 수 있는 장점으로는 최단의 배선길이에 의한 신호 처리의 고속화는 물론 기판 단위 면적당 실장 부품의 효율이 향상되며, 이로 인한 소형화로 시스템의 미세화, 저전력화를 도모할 수 있으며, 차세대 마이크로 시스템을 구현하기 위해 꼭 필요한 기술이라 할 수 있다.BACKGROUND OF THE INVENTION Semiconductor package technology for packaging integrated circuit chips has become increasingly versatile and miniaturized, and one of them is the development of printed circuit boards incorporating integrated circuit chips. The printed circuit board can realize high functionality and high speed signal processing. In particular, the two-dimensional mounting technology, which is arranged in a flat manner according to the customer's demand for performance improvement, is to develop high-density and high-speed mounting technology, that is, three-dimensional lamination mounting technology of a system in which the wiring length between components is shortened to increase the mounting area of the mounting components. It's going on. Benefits from three-dimensional embedded chip mounting include high-speed signal processing with the shortest wiring length, as well as efficiency of mounting components per unit area of the board, resulting in miniaturization and low power consumption. It is an essential technology for implementing the next generation micro system.

현재, 집적회로 칩을 내장하는 인쇄회로기판을 제조하기 위하여 내층 코 아(Core) 기판에 집적회로 칩을 장착하고, 와이어(wire)를 본딩(bonding)한 후 외층 기판을 적층한다. 그 후, 상기 집적회로 칩과 상기 외층 기판의 회로를 전기적으로 연결하기 위하여 레이저 드릴을 사용하여 집적회로 칩에 형성된 콘택 패드들의 바로 위에 비어 홀(via hole)을 형성한다.Currently, in order to manufacture a printed circuit board incorporating an integrated circuit chip, an integrated circuit chip is mounted on an inner core core, a wire is bonded, and an outer layer substrate is laminated. A via hole is then formed directly over the contact pads formed in the integrated circuit chip using a laser drill to electrically connect the integrated circuit chip and the circuit of the outer layer substrate.

이와 같이 종래의 집적회로 칩 내장형 인쇄회로기판의 제조방법에 따르면, 집적회로 칩과 외층 기판의 회로를 전기적으로 연결하기 위하여 레이저 가공을 진행함으로써, 레이저 가공시 발생하는 열에 의해 집적회로 칩이 쉽게 손상되는 문제점이 있다. 뿐만 아니라 외층 기판의 접착시 열 압착 방식으로 적층하게 되는데 이 때 높은 열과 압력으로 인하여 집적회로 칩이 크랙(crack)되거나 신뢰성이 저하될 수가 있다.As described above, according to the conventional method of manufacturing an integrated circuit chip embedded printed circuit board, laser processing is performed to electrically connect the integrated circuit chip and the circuit board of the outer layer board, whereby the integrated circuit chip is easily damaged by heat generated during laser processing. There is a problem. In addition, when bonding the outer substrate is laminated by a thermal compression method, the heat and pressure may crack the integrated circuit chip (chip) or reliability may be reduced.

본 발명의 목적은 내장되는 집적회로 칩의 손상을 방지하는 인쇄회로기판의 제조 방법을 제공하는 것이다. It is an object of the present invention to provide a method of manufacturing a printed circuit board which prevents damage to an integrated circuit chip embedded therein.

상기 기술적 과제를 이루기 위하여 본 발명은, (a) 코아 기판의 상부에 회로를 형성하는 단계; (b) 집적회로 칩을 상기 코아 기판의 상부에 거꾸로 접착하는 단계; (c) 상기 집적회로 칩을 밀봉하는 접착막을 상기 코아 기판의 상부에 형성하는 단계; (d) 상기 접착막 위에 외층 기판을 접착하는 단계; (e) 상기 외층 기판과 접착막에 비어 홀을 형성하는 단계; 및 (f) 상기 비어 홀에 도전막을 형성하여 상기 코아 기판에 형성된 회로와 상기 외층 기판에 형성되는 회로를 전기적으로 연결하는 단계를 포함하는 인쇄회로기판의 제조 방법을 제공한다.In order to achieve the above technical problem, the present invention, (a) forming a circuit on the core substrate; (b) attaching an integrated circuit chip upside down on the core substrate; (c) forming an adhesive film on the core substrate to seal the integrated circuit chip; (d) adhering an outer layer substrate on the adhesive film; (e) forming via holes in the outer layer substrate and the adhesive film; And (f) forming a conductive film in the via hole to electrically connect a circuit formed on the core substrate and a circuit formed on the outer layer substrate.

바람직하기는, 상기 (b) 단계는, 상기 회로에 구비된 복수개의 특정 단자들 위에 접착 필름을 장착하는 단계; 상기 집적회로 칩을 상기 접착 필름 위에 장착하는 단계; 및 상기 접착 필름을 녹여서 상기 집적회로 칩을 상기 코아 기판에 접착하는 단계를 포함하며, 상기 (c) 단계는, 상기 집적회로 칩 주위에 상기 접착막을 상기 집적회로 칩보다 높게 형성하는 단계; 및 상기 집적회로 칩을 다른 접착막으로 밀봉하는 단계를 포함한다.Preferably, the step (b) comprises the steps of: mounting an adhesive film on a plurality of specific terminals provided in the circuit; Mounting the integrated circuit chip on the adhesive film; And melting the adhesive film to bond the integrated circuit chip to the core substrate, wherein the step (c) comprises: forming the adhesive film higher than the integrated circuit chip around the integrated circuit chip; And sealing the integrated circuit chip with another adhesive film.

본 발명에 따르면, 집적회로 칩의 콘택 패드들이 코아 기판의 단자들에 직접 접합됨으로써, 콘택 패드들에 와이어(wire)를 본딩(wire bonding)하는 공정이 필요치 않게 되며, 그로 인하여 인쇄회로기판의 제조 비용이 절감된다.According to the present invention, the contact pads of the integrated circuit chip are directly bonded to the terminals of the core substrate, thereby eliminating the need for a wire bonding process on the contact pads, thereby manufacturing a printed circuit board. The cost is reduced.

또, 집적회로 칩이 코아 기판에 거꾸로 장착됨으로써, 외층 기판의 회로와 집적회로 칩의 콘택 패드들을 직접 연결하는 블라인드 비어홀을 형성할 필요가 없다. 따라서, 상기 블라인드 비어홀을 형성하기 위한 레이저 가공이 불필요하게 되어 이로 인한 집적회로 칩의 손상이 방지된다. In addition, since the integrated circuit chip is mounted upside down on the core substrate, there is no need to form a blind via hole directly connecting the circuit of the outer layer substrate and the contact pads of the integrated circuit chip. Therefore, laser processing for forming the blind via hole becomes unnecessary, thereby preventing damage to the integrated circuit chip.

또한, 코아 기판 위에 접착된 집적회로 칩을 밀봉하는 접착막을 형성하고 상기 접착막 위에 외층 기판을 접착함으로써, 외층 기판 접착시 집적회로 칩은 손상을 받지 않는다. Further, by forming an adhesive film for sealing the integrated circuit chip bonded on the core substrate and adhering the outer layer substrate on the adhesive film, the integrated circuit chip is not damaged when the outer layer substrate is bonded.

이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. Like reference symbols in the drawings denote like elements.

도 1은 본 발명에 따른 인쇄회로기판(101)의 단면도이다. 도 1을 참조하면, 인쇄회로기판(101)은 코아 기판(111)과 외층 기판(121)을 구비한다. 코아 기판(111)과 외층 기판(121)에는 모두 회로(113,114,123)가 구성되며, 회로(113,114,123)는 외층 기판(121)과 제1 접착막(171)에 형성된 비어 홀(131)을 통해서 상호 전기적으로 연결된다. 회로(113,114,123)에는 복수개의 전자 소자들(미도시)이 장착될 수 있다. 1 is a cross-sectional view of a printed circuit board 101 according to the present invention. Referring to FIG. 1, the printed circuit board 101 includes a core substrate 111 and an outer layer substrate 121. The core substrate 111 and the outer layer substrate 121 are both composed of circuits 113, 114, and 123, and the circuits 113, 114, and 123 are electrically connected to each other through the via holes 131 formed in the outer layer substrate 121 and the first adhesive layer 171. Is connected. A plurality of electronic elements (not shown) may be mounted in the circuits 113, 114, and 123.

코아 기판(111)의 상부에는 제1 집적회로 칩(141)이 거꾸로 접착되어 있다. 제1 집적회로 칩(141)은 복수개의 콘택 패드(contact pad)들(143)을 구비하며, 복수개의 콘택 패드들(143)은 코아 기판(111)의 회로(113,114)에 구비된 단자들(114)에 접합되어 상호 전기적으로 연결된다. 따라서, 제1 집적회로 칩(141)은 코아 기판(111)의 회로와 비어 홀(131)을 통해서 외층 기판(121)의 회로(123)에 전기적으로 연결된다. The first integrated circuit chip 141 is bonded upside down on the core substrate 111. The first integrated circuit chip 141 may include a plurality of contact pads 143, and the plurality of contact pads 143 may include terminals provided in the circuits 113 and 114 of the core substrate 111. 114) and are electrically connected to each other. Accordingly, the first integrated circuit chip 141 is electrically connected to the circuit 123 of the outer layer substrate 121 through the circuit of the core substrate 111 and the via hole 131.

이와 같이, 제1 집적회로 칩(141)의 콘택 패드들(143)이 코아 기판(111)의 단자들(114)에 직접 접합됨으로써, 콘택 패드들(143)에 와이어(wire)를 본딩(wire bonding)하는 공정이 필요치 않게 된다. 따라서, 인쇄회로기판(101)의 제조 비용이 절감된다.As such, the contact pads 143 of the first integrated circuit chip 141 are directly bonded to the terminals 114 of the core substrate 111, thereby bonding wires to the contact pads 143. no bonding process is required. Therefore, the manufacturing cost of the printed circuit board 101 is reduced.

제1 집적회로 칩(141)의 표면에는 복수개의 전자 소자들(미도시)이 형성되며, 제1 집적회로 칩(141)은 상기 전자 소자들이 형성된 표면이 코아 기판(111)을 향하도록 접착된다. 즉, 제1 집적회로 칩(141)은 코아 기판(111)에 거꾸로 장착된다. A plurality of electronic elements (not shown) are formed on the surface of the first integrated circuit chip 141, and the first integrated circuit chip 141 is bonded so that the surface on which the electronic elements are formed faces the core substrate 111. . That is, the first integrated circuit chip 141 is mounted upside down on the core substrate 111.

코아 기판(111)의 회로(113,114)를 외층 기판(121)의 회로(123)에 전기적으로 연결하기 위하여 비어 홀(131)을 형성한다. 비어 홀(131)에는 도전막(133)이 형성되어 코아 기판(111)의 회로(113,114)와 외층 기판(121)의 회로(123)를 전기적으로 연결시켜준다.A via hole 131 is formed to electrically connect the circuits 113 and 114 of the core substrate 111 to the circuit 123 of the outer layer substrate 121. A conductive film 133 is formed in the via hole 131 to electrically connect the circuits 113 and 114 of the core substrate 111 and the circuit 123 of the outer layer substrate 121.

이와 같이, 제1 집적회로 칩(141)이 코아 기판(111)에 거꾸로 장착됨으로써, 외층 기판(121)의 회로(123)와 제1 집적회로 칩(141)의 콘택 패드들(143)을 직접 연결하는 블라인드 비어홀(미도시)을 형성할 필요가 없다. 상기 블라인드 비어홀을 형성하기 위해서는 레이저 가공을 해야 하는데 이 때 열이 발생하여 제1 집적회로 칩(141)이 손상될 수가 있다. 본 발명은 이러한 블라인드 비어홀을 형성할 필요가 없으므로 그에 따른 레이저 가공이 필요치 않으며, 따라서, 상기 레이저 가공으로 인하여 제1 집적회로 칩(141)이 손상되는 것을 방지할 수 있다. As such, the first integrated circuit chip 141 is mounted upside down on the core substrate 111, thereby directly contacting the circuit 123 of the outer layer substrate 121 and the contact pads 143 of the first integrated circuit chip 141. It is not necessary to form a blind via hole (not shown) to connect. Laser blind processing is required to form the blind via hole, and heat may be generated to damage the first integrated circuit chip 141. Since the present invention does not need to form such blind via holes, laser processing is not required accordingly, and thus, the first integrated circuit chip 141 may be prevented from being damaged by the laser processing.

도 2는 본 발명의 다른 실시예에 따른 인쇄회로기판(201)의 단면도이다. 도 2를 참조하면, 인쇄회로기판(201)은 코아 기판(111)의 상부와 하부에 복수개의 구성 요소들을 구비한다. 코아 기판(111)의 상부에 형성된 구성 요소들은 도 1에 도시된 구성 요소들과 동일하며, 코아 기판(111)의 하부에 형성된 구성 요소들은 코아 기판(111)의 상부에 형성된 구성 요소들과 동일하다. 2 is a cross-sectional view of a printed circuit board 201 according to another embodiment of the present invention. Referring to FIG. 2, the printed circuit board 201 includes a plurality of components on the top and bottom of the core substrate 111. Components formed on the core substrate 111 are the same as those shown in FIG. 1, and components formed on the core substrate 111 are the same as the components formed on the core substrate 111. Do.

즉, 코아 기판(111)의 하부에는 접착막(271), 제2 집적회로 칩(241), 제2 집적회로 칩(241)에 형성된 콘택 패드들(243), 코아 기판(111)에 형성된 회로(213,214), 외층 기판(221), 외층 기판(221)과 접착막(271)에 형성된 비어 홀(231), 외층 기판(221)에 형성된 회로(223)를 구비하며, 이들은 코아 기판(111)의 상부에 형성된 구성 요소들과 동일한 구성 및 기능을 가지므로 이들에 대한 중복 설명을 생략하기로 한다. That is, the contact pads 243 formed on the adhesive film 271, the second integrated circuit chip 241, the second integrated circuit chip 241, and the circuit formed on the core substrate 111 are disposed below the core substrate 111. (213,214), an outer substrate 221, a via hole 231 formed in the outer substrate 221 and the adhesive film 271, and a circuit 223 formed in the outer substrate 221, which are the core substrate 111 Since the same configuration and function as the components formed on the upper portion of the duplicated description will be omitted.

이와 같이, 인쇄회로기판(201)은 코아 기판(111)의 상부와 하부에 구성 요소들을 구비함으로써, 많은 수의 전자 소자들이 장착될 수 있다. As such, the printed circuit board 201 may include components at the top and bottom of the core substrate 111, whereby a large number of electronic devices may be mounted.

이하, 도 3 내지 도 11을 참조하여 도 1에 도시된 인쇄회로기판(101)의 제조 방법을 설명하기로 한다.Hereinafter, a method of manufacturing the printed circuit board 101 shown in FIG. 1 will be described with reference to FIGS. 3 to 11.

도 3은 가공되지 않은 코아 기판의 단면도이다. 가공되지 않은 코아 기판은 얇은 두께로 강성을 유지하며 전기가 통하지 않는 절연 부재인 코아 기판(111)과 코아 기판(111)의 상부에 형성된 도전층(113a)을 구비한다. 도전층(131a)은 금속 박막, 예컨대 구리박막으로 형성되는 것이 바람직하다. 상기 가공되지 않은 코아 기판은 도전층(113a)이 형성되지 않은 기판만으로 구성될 수도 있으며, 이 때는 도전층(113a)을 새로이 형성하는 과정을 필요로 한다. 3 is a cross-sectional view of an unprocessed core substrate. The unprocessed core substrate maintains rigidity with a thin thickness and includes a core substrate 111, which is an electrically insulative insulating member, and a conductive layer 113a formed on the core substrate 111. The conductive layer 131a is preferably formed of a metal thin film, for example, a copper thin film. The unprocessed core substrate may be formed of only a substrate on which the conductive layer 113a is not formed. In this case, a process of newly forming the conductive layer 113a is required.

도 4는 코아 기판(111) 위에 회로(113,114)가 형성된 단면도이다. 도 4를 참조하면, 코아 기판(111)의 상부에 형성된 도전층(도 3의 113a)을 패터닝(patterning)하여 (113,114)를 형성한다. 회로(113,114)를 형성하는 방법으로써, 먼저, 도전층(도 3의113a) 위에 포토레지스트(photo-resist)막(미도시)을 형성하고, 회로 패턴이 형성된 마스크(미도시)를 상기 포토레지스트막 위에 올려놓은 다음 노광을 실시하고, 마스크를 제거한 다음 노광에 의해 현상된 포토레지스트막을 에칭(etching)하며, 이 후에 상기 에칭에 의해 노출된 도전층을 에칭함으로써, 코아 기판(111) 위에 회로(113,114)가 형성된다. 4 is a cross-sectional view in which circuits 113 and 114 are formed on a core substrate 111. Referring to FIG. 4, the conductive layer (113a of FIG. 3) formed on the core substrate 111 is patterned to form 113 and 114. As a method of forming the circuits 113 and 114, first, a photo-resist film (not shown) is formed on a conductive layer (113a in FIG. 3), and a mask (not shown) having a circuit pattern is formed on the photoresist. It is placed on the film and subjected to exposure, the mask is removed and the photoresist film developed by the exposure is etched, and then the conductive layer exposed by the etching is etched, thereby forming a circuit (on the core substrate 111). 113,114 are formed.

도 5는 코아 기판(111) 위에 접착 필름(151a)이 장착된 단면도이다. 도 5를 참조하면, 회로(113,114)가 형성된 코아 기판(111)의 특정 위치, 회로(113,114)에 구비된 단자들(114) 위에 접착 필름(151a)을 장착한다. 접착 필름(151a)은 경화 상태이므로 도 5와 같이 수평 상태로 유지될 수가 있다. 접착 필름(151a)은 전기가 통하는 전도성을 가지며, 제1 집적회로 칩(도 6의 141)으로부터 발생하는 열을 코아 기판(111)으로 방출하는 재질을 사용하는 것이 바람직하다. 5 is a cross-sectional view in which the adhesive film 151a is mounted on the core substrate 111. Referring to FIG. 5, the adhesive film 151a is mounted on a specific position of the core substrate 111 on which the circuits 113 and 114 are formed, and the terminals 114 provided in the circuits 113 and 114. Since the adhesive film 151a is in a hardened state, it may be maintained in a horizontal state as shown in FIG. 5. The adhesive film 151a has electrical conductivity and preferably uses a material that emits heat generated from the first integrated circuit chip 141 of FIG. 6 to the core substrate 111.

도 6은 코아 기판(111) 위에 제1 집적회로 칩(141)이 접착된 단면도이다. 도 6을 참조하면, 접착 필름(도 5의 151a) 위에 제1 집적회로 칩(141)이 장착된다. 집적회로 칩(141)의 표면에는 복수개의 전자 소자들(미도시) 및 상기 복수개의 전자 소자들을 외부 장치(미도시)와 전기적으로 연결시켜주기 위한 복수개의 콘택 패드들(143)이 형성되어 있다. 제1 집적회로 칩(141)은 코아 기판(111) 위에 거꾸로 장착된다. 즉, 콘택 패드들(143)이 단자들(114) 위에 접촉되도록 제1 집적회로 칩(141)은 코아 기판(111) 위에 거꾸로 장착된다. 콘택 패드들(143)과 단자들(114) 사이에는 접착 필름(도 5의 151a)이 놓여져 있으며, 열압착 공정을 통해서 접착 필름(도 5의 151a)이 특정 상태로 녹으면서 접착막(151)이 되어 콘택 패드들(143)을 단자들(114)에 접착시킨다. 상기 열압착 공정 동안 제1 집적회로 칩(141)과 코아 기판(111)이 가열된 상태에서 제1 집적회로 칩(141)과 코아 기판(111) 사이에 압력을 가함으로써, 콘택 패드들(143)과 단자들(114)이 접착된다. 이 과정에서 접착 필름(도 5의 151a)이 용해되어 접착막(151)을 형성하면서 제1 집적회로 칩(141)의 전면이 코아 기판(111)에 접착된다.6 is a cross-sectional view in which the first integrated circuit chip 141 is adhered to the core substrate 111. Referring to FIG. 6, the first integrated circuit chip 141 is mounted on the adhesive film 151a of FIG. 5. A plurality of electronic elements (not shown) and a plurality of contact pads 143 for electrically connecting the plurality of electronic elements with an external device (not shown) are formed on a surface of the integrated circuit chip 141. . The first integrated circuit chip 141 is mounted upside down on the core substrate 111. That is, the first integrated circuit chip 141 is mounted upside down on the core substrate 111 such that the contact pads 143 contact the terminals 114. An adhesive film (151a of FIG. 5) is disposed between the contact pads 143 and the terminals 114, and the adhesive film 151 is melted in a specific state through a thermocompression bonding process. The contact pads 143 are then bonded to the terminals 114. The contact pads 143 are applied by applying a pressure between the first integrated circuit chip 141 and the core substrate 111 while the first integrated circuit chip 141 and the core substrate 111 are heated during the thermocompression bonding process. ) And the terminals 114 are bonded. In this process, the adhesive film (151a of FIG. 5) is dissolved to form the adhesive film 151, and the front surface of the first integrated circuit chip 141 is adhered to the core substrate 111.

도 7은 코아 기판(111) 위에 제1 접착막(171)이 형성된 단면도이다. 도 7을 참조하면, 제1 집적회로 칩(141)이 장착된 주변 즉, 코아 기판(111)의 표면에서 제1 집적회로 칩(141)이 장착된 부분을 제외한 모든 표면에 제1 집적회로 칩(141)보다 높은 제1 접착막(171)을 형성한다. 제1 접착막(171)은 접착력을 갖는다. 제1 접착막(171)을 형성하기 위해서는 외부에서 접착 필름을 패터닝하고, 상기 패터닝된 접착 필름을 코아 기판(111)에 장착하여 형성하는 것이 바람직하지만, 코아 기판(111)에 포토레지스트막(미도시)을 형성하고 마스킹 공정과 에칭 공정을 진행하여 형성할 수도 있다. 7 is a cross-sectional view in which the first adhesive film 171 is formed on the core substrate 111. Referring to FIG. 7, the first integrated circuit chip may be disposed on all surfaces of the core integrated circuit board 141, that is, the surface of the core substrate 111 except for the portion where the first integrated circuit chip 141 is mounted. The first adhesive film 171 higher than 141 is formed. The first adhesive film 171 has an adhesive force. In order to form the first adhesive film 171, it is preferable to form an adhesive film from the outside and attach the patterned adhesive film to the core substrate 111. However, a photoresist film (not shown) is formed on the core substrate 111. C) may be formed and formed by performing a masking process and an etching process.

도 8은 제2 접착막(161)에 의해 제1 집적회로 칩(141)이 밀봉된 단면도이다. 도 8을 참조하면, 제1 집적회로 칩(141)이 장착된 부분에 접착 물질을 제1 접착막(171)과 같은 높이로 채워 넣어서 제2 접착막(161)을 형성한다. 제1 집적회로 칩(141)이 제2 접착막(161)에 밀봉됨으로써 외부에 노출되지 않는다. 상기 접착 물질을 채워넣기 위하여 주사 바늘과 같은 장치를 이용할 수가 있다.8 is a cross-sectional view in which the first integrated circuit chip 141 is sealed by the second adhesive film 161. Referring to FIG. 8, a second adhesive layer 161 is formed by filling an adhesive material at the same height as the first adhesive layer 171 in a portion where the first integrated circuit chip 141 is mounted. The first integrated circuit chip 141 is sealed to the second adhesive layer 161 so that the first integrated circuit chip 141 is not exposed to the outside. Devices such as injection needles can be used to fill the adhesive material.

도 9는 제1, 2 접착막들(171,161) 위에 외층 기판(121)이 장착된 단면도이다. 도 9를 참조하면, 코아 기판(111)의 상부 즉, 제1, 2 접착막들(171,161) 위에 외층 기판(121)이 장착된다. 이 과정에서 제1, 2 접착막들(171,161)과 외층 기판(121) 사이에 공기가 들어갈 수 있는데, 상기 공기로 인해 기포가 생겨서 인쇄회로기판(도 1의 101, 도 2의 201)의 오동작할 수가 있다. 따라서, 제1, 2 접착막들(171,161)과 외층 기판(121) 사이에 공기가 들어가지 않게 하기 위하여 진공 상태에서 외층 기판(121)을 제1, 2 접착막들(171,161) 위에 장착하는 것이 바람직하다. 9 is a cross-sectional view of the outer substrate 121 mounted on the first and second adhesive films 171 and 161. 9, the outer layer substrate 121 is mounted on the core substrate 111, that is, on the first and second adhesive layers 171 and 161. In this process, air may enter between the first and second adhesive layers 171 and 161 and the outer layer substrate 121, and bubbles may be generated due to the air, thereby causing malfunction of the printed circuit board (101 in FIG. 1 and 201 in FIG. 2). You can do it. Therefore, in order to prevent air from entering between the first and second adhesive films 171 and 161 and the outer layer substrate 121, mounting the outer substrate 121 on the first and second adhesive films 171 and 161 in a vacuum state. desirable.

이와 같이, 제1, 2 접착막들(171,161) 위에 외층 기판(121)을 접착함으로써, 외층 기판(121) 접착시 제1 집적회로 칩(141)은 손상을 받지 않는다. As such, by bonding the outer layer substrate 121 on the first and second adhesive layers 171 and 161, the first integrated circuit chip 141 is not damaged when the outer layer substrate 121 is bonded.

도 10은 외층 기판(121)과 제1, 2 접착막들(171,161)에 비어 홀(131)이 형성된 단면도이다. 도 10을 참조하면, 외층 기판(121)에 형성된 회로(도 1의 123)와 코아 기판(111)에 형성된 회로(113,114)를 전기적으로 연결하기 위하여 비어 홀(131)을 형성한다. 비어 홀(131)을 형성하기 위하여 레이저 드릴(미도시)을 사용할 수 있다. 즉, 코아 기판(111)을 상기 레이저 드릴 밑에 정렬한 다음 상기 레이저 드릴로부터 레이저를 조사하여 외층 기판(121)과 제1 접착막(171)을 뚫어서 비어 홀(131)을 형성한다. 이 때 코아 기판(111)에 형성된 단자들(114)이 노출되도록 비어 홀(131)을 형성한다. 10 is a cross-sectional view in which the via hole 131 is formed in the outer layer substrate 121 and the first and second adhesive layers 171 and 161. Referring to FIG. 10, a via hole 131 is formed to electrically connect a circuit (123 of FIG. 1) formed in the outer layer substrate 121 and circuits 113 and 114 formed in the core substrate 111. A laser drill (not shown) may be used to form the via hole 131. That is, the core substrate 111 is aligned with the laser drill, and then the laser beam is irradiated from the laser drill to drill the outer layer substrate 121 and the first adhesive layer 171 to form the via hole 131. In this case, the via hole 131 is formed to expose the terminals 114 formed on the core substrate 111.

도 11은 비어 홀(131)에 도전막(133)이 형성된 단면도이다. 도 11을 참조하면, 비어 홀(131)의 내부에 도전막(133)을 특정 두께로 형성하며, 도전막(133)을 형성하기 위하여 먼저 무전해 도금법으로 얇은 두께의 도전막을 형성하고, 이어서 전해 도금법으로 두꺼운 도전막을 형성한다. 11 is a cross-sectional view of the conductive film 133 formed in the via hole 131. Referring to FIG. 11, a conductive film 133 is formed to a specific thickness inside the via hole 131, and in order to form the conductive film 133, a conductive film having a thin thickness is first formed by an electroless plating method, followed by electrolysis. A thick conductive film is formed by the plating method.

비어 홀(131)에 도전막(133)이 형성된 상태에서 외층 기판(121)에 회로(도 1의 123)를 형성함으로써 도 1과 같은 인쇄회로기판(101)이 제조된다. 외층 기판(121)에 회로(도 1의 123)를 형성하기 위해서는 도 3 및 도 4에 도시된 공정을 실행할 수 있다. The printed circuit board 101 shown in FIG. 1 is manufactured by forming a circuit (123 in FIG. 1) on the outer substrate 121 in a state where the conductive film 133 is formed in the via hole 131. In order to form the circuit 123 of FIG. 1 on the outer substrate 121, the processes illustrated in FIGS. 3 and 4 may be performed.

도 2에 도시된 인쇄회로기판(201)을 제조하기 위해서는 코아 기판(111)의 하부에 도 3 내지 도 11의 공정을 진행한다. In order to manufacture the printed circuit board 201 illustrated in FIG. 2, the processes of FIGS. 3 to 11 are performed below the core substrate 111.

본 발명은 도면에 도시된 실시예들을 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이들로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.Although the present invention has been described with reference to the embodiments shown in the drawings, this is merely exemplary, and it will be understood by those skilled in the art that various modifications and equivalent other embodiments are possible. Accordingly, the true scope of the present invention should be determined by the technical idea of the appended claims.

도 1은 본 발명에 따른 인쇄회로기판의 단면도이다.1 is a cross-sectional view of a printed circuit board according to the present invention.

도 2는 본 발명의 다른 실시예에 따른 인쇄회로기판의 단면도이다.2 is a cross-sectional view of a printed circuit board according to another exemplary embodiment of the present invention.

도 3은 가공되지 않은 코아 기판의 단면도이다.3 is a cross-sectional view of an unprocessed core substrate.

도 4는 코아 기판 위에 회로가 형성된 단면도이다.4 is a cross-sectional view of a circuit formed on a core substrate.

도 5는 코아 기판 위에 접착 필름이 장착된 단면도이다.5 is a cross-sectional view in which an adhesive film is mounted on a core substrate.

도 6은 코아 기판 위에 집적회로 칩이 접착된 단면도이다.6 is a cross-sectional view of an integrated circuit chip bonded to a core substrate.

도 7은 코아 기판 위에 접착막이 형성된 단면도이다.7 is a cross-sectional view in which an adhesive film is formed on a core substrate.

도 8은 접착막에 의해 집적회로 칩이 밀봉된 단면도이다.8 is a cross-sectional view in which an integrated circuit chip is sealed by an adhesive film.

도 9는 접착막들 위에 외층 기판이 장착된 단면도이다.9 is a cross-sectional view of the outer substrate mounted on the adhesive films.

도 10은 외층 기판과 접착막에 비어 홀이 형성된 단면도이다.10 is a cross-sectional view in which a via hole is formed in an outer layer substrate and an adhesive film.

도 11은 비어 홀에 도전막이 형성된 단면도이다.11 is a cross-sectional view in which a conductive film is formed in a via hole.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

101,201; 인쇄회로기판들, 111; 코아 기판101,201; Printed circuit boards, 111; Core substrate

113a; 도전층113a; Conductive layer

113,114; 코아 기판의 상부에 형성된 회로113,114; Circuit formed on top of core substrate

213,214; 코아 기판의 하부에 형성된 회로213,214; Circuit formed under the core board

121,221; 외층 기판들, 123,223; 외층 기판에 형성된 회로들121,221; Outer layer substrates, 123,223; Circuits formed on the outer board

131,231; 비어 홀들, 133,233; 비어 홀들에 형성된 도전막들131, 231; Via holes, 133,233; Conductive films formed in the via holes

141,241; 집적회로 칩들, 143,243; 콘택 패드들141,241; Integrated circuit chips, 143,243; Contact pads

151a; 접착 필름151a; Adhesive film

151,161,171; 코아 기판의 상부에 형성된 접착막들151,161,171; Adhesive films formed on the core substrate

251,261,271; 코아 기판의 하부에 형성된 접착막들251,261,271; Adhesive films formed under the core substrate

Claims (7)

(a) 코아 기판의 상부에 회로를 형성하는 단계;(a) forming a circuit on top of the core substrate; (b) 제1 집적회로 칩을 상기 코아 기판의 상부에 거꾸로 접착하는 단계;(b) attaching a first integrated circuit chip upside down on the core substrate; (c-1) 상기 제1 집적회로 칩 주위에 제1 접착막을 상기 제1 집적회로 칩보다 높게 형성하는 단계;(c-1) forming a first adhesive film around the first integrated circuit chip higher than the first integrated circuit chip; (c-2) 상기 제1 집적회로 칩을 제2 접착막으로 밀봉하는 단계;(c-2) sealing the first integrated circuit chip with a second adhesive film; (d) 상기 제1 접착막 및 상기 제2 접착막 위에 외층 기판을 접착하는 단계;(d) adhering an outer layer substrate on the first adhesive film and the second adhesive film; (e) 상기 외층 기판과 상기 제1 접착막에 비어 홀을 형성하는 단계; 및(e) forming a via hole in the outer layer substrate and the first adhesive film; And (f) 상기 비어 홀에 도전막을 형성하여 상기 코아 기판에 형성된 회로와 상기 외층 기판에 형성되는 회로를 전기적으로 연결하는 단계;를 포함하며, (f) forming a conductive film in the via hole to electrically connect the circuit formed on the core substrate and the circuit formed on the outer layer substrate; 상기 제1 접착막은 외부에서 패터닝한 상태에서 상기 코아 기판 위에 접착하는 인쇄회로기판의 제조 방법.The first adhesive film is bonded to the core substrate in a patterned state from the outside manufacturing method of a printed circuit board. 제1항에 있어서, 상기 (b) 단계는The method of claim 1, wherein step (b) (b-1) 상기 회로에 구비된 복수개의 특정 단자들 위에 접착 필름을 장착하는 단계;(b-1) mounting an adhesive film on a plurality of specific terminals provided in the circuit; (b-2) 상기 제1 집적회로 칩을 상기 접착 필름 위에 장착하는 단계; 및(b-2) mounting the first integrated circuit chip on the adhesive film; And (b-3) 상기 접착 필름을 녹여서 상기 제1 집적회로 칩을 상기 코아 기판에 접착하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조 방법.(b-3) manufacturing the printed circuit board by melting the adhesive film and adhering the first integrated circuit chip to the core substrate. 삭제delete 삭제delete 청구항 5은(는) 설정등록료 납부시 포기되었습니다.Claim 5 was abandoned upon payment of a set-up fee. 제1항에 있어서, 진공 상태에서 상기 외층 기판을 상기 제1 접착막 및 상기 제2 접착막 위에 접착하는 것을 특징으로 하는 인쇄회로기판의 제조 방법.The method of claim 1, wherein the outer layer substrate is bonded to the first adhesive layer and the second adhesive layer in a vacuum state. 청구항 6은(는) 설정등록료 납부시 포기되었습니다.Claim 6 has been abandoned due to the setting registration fee. 제1항에 있어서, 레이저 드릴을 이용하여 상기 비어 홀을 형성하는 것을 특징으로 하는 인쇄회로기판의 제조 방법.The method of claim 1, wherein the via hole is formed by using a laser drill. 제1항에 있어서, 상기 (f) 단계 후에 The method of claim 1, wherein after step (f) (g) 상기 코아 기판의 하부에 회로를 형성하는 단계;(g) forming a circuit under the core substrate; (h) 제2 집적회로 칩을 상기 코아 기판의 하부에 접착하며, 이 때, 상기 제2 집적회로 칩의 전면이 상기 코아 기판의 하부를 향하도록 하는 단계;(h) adhering a second integrated circuit chip to the bottom of the core substrate, with the front surface of the second integrated circuit chip facing the bottom of the core substrate; (i) 상기 제2 집적회로 칩을 밀봉하는 다른 접착막을 상기 코아 기판의 하부에 형성하는 단계;(i) forming another adhesive film under the core substrate to seal the second integrated circuit chip; (j) 상기 다른 접착막 위에 다른 외층 기판을 접착하는 단계;(j) attaching another outer layer substrate on the other adhesive film; (k) 상기 다른 외층 기판과 다른 접착막에 다른 비어 홀을 형성하는 단계; 및(k) forming another via hole in the adhesive layer different from the other outer layer substrate; And (l) 상기 다른 비어 홀에 도전막을 형성하여 상기 코아 기판의 하부에 형성된 회로와 상기 다른 외층 기판에 형성되는 회로를 전기적으로 연결하는 단계를 더 포함하는 것을 특징으로 하는 인쇄회로기판의 제조 방법.(l) forming a conductive film in the other via hole to electrically connect a circuit formed under the core substrate to a circuit formed on the other outer layer substrate.
KR1020080038951A 2008-04-25 2008-04-25 Method for manufacturing printed circuit board having embedded integrated circuit chip KR101257457B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080038951A KR101257457B1 (en) 2008-04-25 2008-04-25 Method for manufacturing printed circuit board having embedded integrated circuit chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080038951A KR101257457B1 (en) 2008-04-25 2008-04-25 Method for manufacturing printed circuit board having embedded integrated circuit chip

Publications (2)

Publication Number Publication Date
KR20090113073A KR20090113073A (en) 2009-10-29
KR101257457B1 true KR101257457B1 (en) 2013-04-23

Family

ID=41554199

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080038951A KR101257457B1 (en) 2008-04-25 2008-04-25 Method for manufacturing printed circuit board having embedded integrated circuit chip

Country Status (1)

Country Link
KR (1) KR101257457B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101875946B1 (en) * 2011-11-29 2018-08-02 엘지이노텍 주식회사 Chip embedded printed circuit board and manufacturing method therefor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11134467A (en) * 1997-10-29 1999-05-21 Omron Corp Film for holding electronic parts and its manufacture
JP2005026573A (en) * 2003-07-04 2005-01-27 Murata Mfg Co Ltd Manufacturing method of module with built-in component
JP2006120829A (en) 2004-10-21 2006-05-11 Matsushita Electric Ind Co Ltd Electronic component accommodating substrate, its manufacturing method and electronic component accommodating module employing it
JP2007266379A (en) * 2006-03-29 2007-10-11 Toshiba Corp Component built-in printed-wiring board, manufacturing method thereof, and electronic equipment

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11134467A (en) * 1997-10-29 1999-05-21 Omron Corp Film for holding electronic parts and its manufacture
JP2005026573A (en) * 2003-07-04 2005-01-27 Murata Mfg Co Ltd Manufacturing method of module with built-in component
JP2006120829A (en) 2004-10-21 2006-05-11 Matsushita Electric Ind Co Ltd Electronic component accommodating substrate, its manufacturing method and electronic component accommodating module employing it
JP2007266379A (en) * 2006-03-29 2007-10-11 Toshiba Corp Component built-in printed-wiring board, manufacturing method thereof, and electronic equipment

Also Published As

Publication number Publication date
KR20090113073A (en) 2009-10-29

Similar Documents

Publication Publication Date Title
CN104576421B (en) Semiconductor devices and the method being used for producing the semiconductor devices
JP4752825B2 (en) Manufacturing method of semiconductor device
US10043726B2 (en) Embedded component substrate with a metal core layer having an open cavity and pad electrodes at the bottom of the cavity
TWI602270B (en) Chip-embedded printed circuit board and semiconductor package using the pcb, and manufacturing method of the pcb
KR102072846B1 (en) Embedded package and method for manufacturing the same
JP5106460B2 (en) Semiconductor device, manufacturing method thereof, and electronic device
US20100044845A1 (en) Circuit substrate, an electronic device arrangement and a manufacturing process for the circuit substrate
TWI413223B (en) Package substrate having semiconductor component embedded therein and fabrication method thereof
KR20070045929A (en) Electronic-part built-in substrate and manufacturing method therefor
TWI512926B (en) Package on package structure and method for manufacturing same
JP4800606B2 (en) Method for manufacturing element-embedded substrate
JP2007158331A (en) Packaging method of semiconductor device
JP2007535156A (en) Heat conduction from embedded components.
JP2008218979A (en) Electronic packaging and manufacturing method thereof
JP2010287870A (en) Printed circuit board, semiconductor device including the same, and method of manufacturing the same
TWI642145B (en) Semiconductor package substrate and manufacturing method thereof
WO2019007082A1 (en) Chip encapsulation method
KR101257457B1 (en) Method for manufacturing printed circuit board having embedded integrated circuit chip
KR100963201B1 (en) Substrate embedded chip and method of manufactruing the same
KR20100002870A (en) Method for fabricating semiconductor package
JP2006310821A (en) Semiconductor module and manufacturing method thereof
JP2006294825A (en) Semiconductor integrated circuit device
JP2010238994A (en) Semiconductor module and method of manufacturing the same
JPH1131713A (en) Bga semiconductor device using film carrier tape
KR101195463B1 (en) Semiconductor package and method for forming the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160401

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190325

Year of fee payment: 7