KR101875946B1 - Chip embedded printed circuit board and manufacturing method therefor - Google Patents

Chip embedded printed circuit board and manufacturing method therefor Download PDF

Info

Publication number
KR101875946B1
KR101875946B1 KR1020110125691A KR20110125691A KR101875946B1 KR 101875946 B1 KR101875946 B1 KR 101875946B1 KR 1020110125691 A KR1020110125691 A KR 1020110125691A KR 20110125691 A KR20110125691 A KR 20110125691A KR 101875946 B1 KR101875946 B1 KR 101875946B1
Authority
KR
South Korea
Prior art keywords
layer
cavity
die
printed circuit
chip
Prior art date
Application number
KR1020110125691A
Other languages
Korean (ko)
Other versions
KR20130059630A (en
Inventor
강태혁
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110125691A priority Critical patent/KR101875946B1/en
Publication of KR20130059630A publication Critical patent/KR20130059630A/en
Application granted granted Critical
Publication of KR101875946B1 publication Critical patent/KR101875946B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/005—Punching of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0145—Polyester, e.g. polyethylene terephthalate [PET], polyethylene naphthalate [PEN]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide

Abstract

본 발명은 칩 내장형 인쇄회로기판 및 그 제조 방법을 제공한다. 상기 칩 내장형 인쇄회로기판은 베이스층; 캐비티에 대응하는 홀이 형성된 후 상기 베이스층의 일면 상에 라미네이트된 캐비티층; 상기 캐비티층의 캐비티 내에서 상기 베이스층 상에 실장되는 다이; 상기 캐비티층의 캐비티 내에 상기 다이가 차지하고 남은 공간을 충진하는 충전제; 및 상기 캐비티층 상에 적층되는 프리프레그층을 포함한다. 그에 따라, 펀칭 방식을 이용하여 전자소자 또는 칩이 위치되는 캐비티를 가공할 수 있어 가공 비용이 저렴하고, 기존 칩 내장형 인쇄회로기판에 비하여 신축성이 뛰어난 장점이 있다.The present invention provides a chip-embedded printed circuit board and a method of manufacturing the same. Wherein the chip-embedded printed circuit board comprises: a base layer; A cavity layer laminated on one surface of the base layer after a hole corresponding to the cavity is formed; A die mounted on the base layer in a cavity of the cavity layer; A filler filling the cavity remaining in the cavity of the cavity layer; And a prepreg layer stacked on the cavity layer. Accordingly, it is possible to process the cavity in which the electronic device or the chip is located by using the punching method, which is advantageous in that the processing cost is low and the elasticity is superior to that of the existing chip-embedded printed circuit board.

Description

칩 내장형 인쇄회로기판 및 그 제조 방법{CHIP EMBEDDED PRINTED CIRCUIT BOARD AND MANUFACTURING METHOD THEREFOR}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a printed circuit board having a built-in chip,

본 발명은 칩 내장형 인쇄회로기판 및 그 제조 방법에 관한 것이다.The present invention relates to a chip-embedded printed circuit board and a manufacturing method thereof.

전자 기기의 소형화에 따라, 전자 부품이 보다 고기능화되고 보다 더 소형화되고 있다. 특히, 휴대폰이나 휴대컴퓨터 등과 같은 휴대 단말 기기의 두께를 줄이기 위해, 이에 탑재되는 부품의 두께 감소가 크게 요구되고 있다. 부품의 소형화를 위해서 부품 패키지(package)의 두께를 감소시키는 요구가 증대되고 있고, 하나의 부품 패키지에 다기능을 위한 다수의 집적회로 칩을 실장하여 고기능을 구현하고자 하는 요구가 증대되고 있다. 이를 위해서, 상하 인쇄회로기판 사이에 칩을 내장하는 칩 내장형 인쇄회로기판과 같은 부품 패키지 기술의 개발이 이루어지고 있다. 칩 내장형 인쇄회로기판 기술은 기판 사이에 칩을 내장시킴으로써, 전체 패키지 부품의 소형화가 가능하고, 부품의 실장 밀도 증대를 통해 고주파 특성을 개선하는 효과를 기대할 수 있어 전기적인 특성 향상을 도모할 수 있다.With the miniaturization of electronic devices, electronic components are becoming more sophisticated and smaller. Particularly, in order to reduce the thickness of a portable terminal device such as a mobile phone or a portable computer, a reduction in the thickness of the parts mounted thereon is highly desired. In order to miniaturize parts, there is a growing demand for reducing the thickness of a component package, and there is an increasing demand to implement a high performance by mounting a large number of integrated circuit chips for a multifunctionality in one component package. To this end, development of a component package technology such as a chip-embedded printed circuit board in which a chip is embedded between upper and lower printed circuit boards has been developed. The chip embedded printed circuit board technology can reduce the size of the whole package parts by incorporating a chip between the boards and improve the high frequency characteristics by increasing the mounting density of the components, thereby improving the electrical characteristics .

칩 내장형 인쇄회로기판은 기판들 사이 내부에 능동 소자인 집적회로 칩을 내장하고, 칩이 내장된 상태에서 기판을 프레스(press)하여 칩을 실장한 후, 인쇄회로기판(PCB) 과정을 수행하여 제조되고 있다. 칩 실장 후 칩과 외부의 회로패턴과의 전기적 연결을 위한 드릴링(drilling), 외부로 노출되는 기판 표면에의 동도금(Cuplating) 과정 및 이미지(image) 전사 과정을 통한 회로패턴 형성 과정이 수행되고 있다.A chip-embedded printed circuit board has an integrated circuit chip, which is an active element, built in between the boards. The chip is mounted by pressing the board in a state where the chip is embedded, and then a printed circuit board . Drilling for electrical connection between a chip and an external circuit pattern after chip mounting, cupling process on the surface of the substrate exposed to the outside, and circuit pattern formation process through an image transfer process are performed .

도 1은 종래 칩 내장형 인쇄회로기판을 나타낸 도면이다.1 is a view showing a conventional chip-embedded printed circuit board.

도 1를 참조하면, 종래에는 전자소자칩(20)이 인쇄회로기판에 내장되는데, 전자소자칩(20)이 매립되는 코어층(10)은 에폭시(Epoxy) 수지로 이루어져 있다. 이러한 코어층(10)은 드릴(Drill), 라우터(Router), 또는 레이저(Laser)를 이용하여 캐비티가 가공된다. 이와 같이 에폭시 수지로 형성된 코어층(10)은 양호한 신축성을 가지므로, 코어층(10)에 대해 적층되는 전자소자 또는 IC 칩을 얼라인(Align)하기 용이하다. Referring to FIG. 1, a conventional electronic device chip 20 is embedded in a printed circuit board. The core layer 10 in which the electronic device chip 20 is embedded is made of an epoxy resin. The core layer 10 is fabricated using a drill, a router, or a laser. Since the core layer 10 formed of the epoxy resin has good stretchability, it is easy to align the electronic device or the IC chip stacked on the core layer 10.

그러나, 이러한 코어층(10)은 라우터 또는 레이저를 이용하여 캐비티를 가공하므로, 그 가공 비용이 비싸다는 문제점이 있다. 또한, 코어층(10)에서 미세 패턴(fine Pattern)을 구현하기 어렵다는 문제점이 있다. However, such a core layer 10 has a problem that the processing cost is high because the cavity is processed using a router or a laser. Further, there is a problem that it is difficult to realize a fine pattern in the core layer 10.

본 발명은 전술한 문제를 해결하기 위해 안출된 것으로, 본 발명의 목적은, 기존 칩 내장형 인쇄회로기판보다 그 제조 비용이 저렴한 칩 내장형 인쇄회로기판 및 그 제조 방법을 제공하는 데 있다.It is an object of the present invention to provide a chip-embedded printed circuit board and a method of manufacturing the chip-embedded printed circuit board which are less costly than existing chip-embedded printed circuit boards.

전술한 문제를 해결하기 위한 본 발명의 일 실시예에 따른 칩 내장형 인쇄회로기판은 베이스층; 캐비티에 대응하는 홀이 형성된 후 상기 베이스층의 일면 상에 라미네이트된 캐비티층; 상기 캐비티층의 캐비티 내에서 상기 베이스층 상에 실장되는 다이; 상기 캐비티층의 캐비티 내에 상기 다이가 차지하고 남은 공간을 충진하는 충전제; 및 상기 캐비티층 상에 적층되는 프리프레그층을 포함한다. According to an aspect of the present invention, there is provided a chip-embedded printed circuit board including: a base layer; A cavity layer laminated on one surface of the base layer after a hole corresponding to the cavity is formed; A die mounted on the base layer in a cavity of the cavity layer; A filler filling the cavity remaining in the cavity of the cavity layer; And a prepreg layer stacked on the cavity layer.

상기 칩 내장형 인쇄회로기판은 상기 프리프레그층 상에 및 상기 베이스층의 다른 면 상에 각각 적층된 다른 프리프레그층들을 더 포함한다. The chip-embedded printed circuit board further comprises other prepreg layers stacked on the prepreg layer and on the other side of the base layer, respectively.

상기 프리프레그층 및 상기 다른 프리프레그층은 각각 열경화성 수지로 이루어진 수지층 및 수지층 상에 형성된 금속층을 포함한다. The prepreg layer and the other prepreg layer each include a resin layer made of a thermosetting resin and a metal layer formed on the resin layer.

상기 베이스층은 폴리이미드계인 절연층을 포함한다. The base layer includes a polyimide-based insulating layer.

상기 베이스층은 상기 절연층의 일 면 상에 형성된 금속층; 및 상기 절연층의 일면 과 상기 금속층 사이에 형성되어, 상기 금속층의 상기 절연층으로의 접착력을 향상시키는 도금층을 더 포함한다.Wherein the base layer comprises: a metal layer formed on one side of the insulating layer; And a plating layer formed between one side of the insulating layer and the metal layer to improve adhesion of the metal layer to the insulating layer.

상기 금속층은 회로패턴을 포함한다.The metal layer includes a circuit pattern.

상기 칩 내장형 인쇄회로기판은 상기 다이와 상기 금속층의 회로패턴을 전기적으로 연결하기 위해 베이스층에 형성되어 구리로 충진된 복수개의 관통홀을 더 포함한다.The chip-embedded printed circuit board further includes a plurality of through-holes formed in the base layer and filled with copper for electrically connecting the circuit pattern of the metal layer with the die.

상기 캐비티층은 폴리이미드 또는 폴리에틸렌 나프탈레이트(Polyethylene naphthalate)로 된 절연층; 및 상기 절연층 상에 형성된, 상기 베이스층과의 접착을 위한 접착층을 포함한다.Wherein the cavity layer comprises an insulating layer made of polyimide or polyethylene naphthalate; And an adhesive layer formed on the insulating layer for adhesion with the base layer.

상기 캐비티층의 홀은 상기 절연층 및 상기 접착층을 펀칭함으로써 형성된다. The hole of the cavity layer is formed by punching the insulating layer and the adhesive layer.

본 발명의 일 실시예에 따른 칩 내장형 인쇄회로기판 제조 방법은 베이스층을 형성하고; 상기 베이스층의 일면에 캐비티에 대응하는 홀이 형성된 캐비티층을 라미네이트하고; 상기 캐비티층의 캐비티 내에서 상기 베이스층 상에 다이를 실장하고; 상기 캐비티층의 캐비티 내에 상기 다이가 차지하고 남은 공간을 충전제로 충진하고; 상기 캐비티층 상에 프리프레그층을 적층하는 것을 포함한다.A method of manufacturing a chip-embedded printed circuit board according to an embodiment of the present invention includes: forming a base layer; Laminating a cavity layer having holes corresponding to cavities formed on one side of the base layer; Mounting a die on the base layer in a cavity of the cavity layer; Filling the remaining space occupied by the die in the cavity of the cavity layer with a filler; And laminating a prepreg layer on the cavity layer.

상기 베이스층은 폴리이미드계인 절연층을 포함한다. The base layer includes a polyimide-based insulating layer.

상기 베이스층은 상기 절연층의 일 면 상에 형성된 금속층; 및 상기 절연층의 일면 과 상기 금속층 사이에 형성되어, 상기 금속층의 상기 절연층으로의 접착력을 향상시키는 도금층을 더 포함한다.Wherein the base layer comprises: a metal layer formed on one side of the insulating layer; And a plating layer formed between one side of the insulating layer and the metal layer to improve adhesion of the metal layer to the insulating layer.

상기 칩 내장형 인쇄회로기판 제조 방법은 상기 금속층에 회로패턴을 형성하는 것을 더 포함한다.The chip-embedded printed circuit board manufacturing method further includes forming a circuit pattern on the metal layer.

상기 칩 내장형 인쇄회로기판 제조 방법은 상기 다이와 상기 금속층의 회로패턴을 전기적으로 연결하기 위해 베이스층에 복수개의 관통홀을 형성하고, 상기 관통홀을 구리로 충진하는 것을 더 포함한다.The method for fabricating a chip-embedded printed circuit board further includes forming a plurality of through holes in the base layer to electrically connect the die and the circuit pattern of the metal layer, and filling the through holes with copper.

상기 칩 내장형 인쇄회로기판 제조 방법은 상기 프리프레그층 상에 및 상기 베이스층의 다른면 상에 다른 프리프레그층들을 각각 더 적층한다.The method for fabricating a chip-embedded printed circuit board further stacks another prepreg layer on the prepreg layer and on another surface of the base layer.

상기 프리프레그층 및 상기 다른 프리프레그층은 각각 열경화성 수지로 이루어진 수지층 및 수지층 상에 형성된 금속층을 포함한다.The prepreg layer and the other prepreg layer each include a resin layer made of a thermosetting resin and a metal layer formed on the resin layer.

상기 캐비티층은 폴리이미드 또는 폴리에틸렌 나프탈레이트(Polyethylene naphthalate)로 된 절연층; 상기 절연층 상에 형성된, 상기 베이스층과의 접착을 위한 접착층을 포함한다.Wherein the cavity layer comprises an insulating layer made of polyimide or polyethylene naphthalate; And an adhesive layer formed on the insulating layer for adhesion with the base layer.

상기 캐비티층의 홀은 상기 절연층 및 상기 접착층을 펀칭함으로써 형성된다.The hole of the cavity layer is formed by punching the insulating layer and the adhesive layer.

본 발명에 따른 칩 내장형 인쇄회로기판은, 펀칭 방식을 이용하여 전자소자 또는 칩이 위치되는 캐비티를 가공할 수 있어 가공 비용이 저렴하고, 폴리이미드계 재료를 이용하여 칩이 실장되는 캐비티층을 형성하므로, 기존 칩 내장형 인쇄회로기판에 비하여 신축성이 뛰어난 장점이 있다.The chip-embedded printed circuit board according to the present invention can process a cavity in which an electronic element or a chip is located by using a punching method, and thus a processing cost is low, and a cavity layer in which a chip is mounted is formed using a polyimide- Therefore, it has an advantage of being superior in stretchability compared to a conventional chip-embedded printed circuit board.

도 1은 종래 칩 내장형 인쇄회로기판을 나타낸 도면이다.
도 2a 및 도 2b는 본 발명의 바람직한 실시예에 따른 칩 내장형 인쇄회로기판을 형성하는 공정을 나타낸 도면이다.
도 3은 본 발명의 일 실시예에에 따라 형성된 인쇄회로기판의 단면도를 나타낸다.1 is a view showing a conventional chip-embedded printed circuit board.
2A and 2B are views illustrating a process of forming a chip-embedded printed circuit board according to a preferred embodiment of the present invention.
Figure 3 shows a cross-sectional view of a printed circuit board formed in accordance with an embodiment of the present invention.

이하에서는 첨부한 도면을 참조하여 바람직한 일 실시형태에 따른 필름 타입의 칩 패키지 및 그 제조 방법에 대해서 상세히 설명한다. 다만, 실시형태를 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략한다.Hereinafter, a film-type chip package and a method of manufacturing the same according to a preferred embodiment will be described in detail with reference to the accompanying drawings. In the following description, well-known functions or constructions are not described in detail to avoid unnecessarily obscuring the subject matter of the present invention.

또한, 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니다.In addition, the size of each component in the drawings may be exaggerated for the sake of explanation and does not mean a size actually applied.

도 2a 및 도 2b는 본 발명의 바람직한 실시예에 따른 칩 내장형 인쇄회로기판을 형성하는 공정을 나타낸 도면이다. 2A and 2B are views illustrating a process of forming a chip-embedded printed circuit board according to a preferred embodiment of the present invention.

도 2a를 참조하면, 먼저, 필름 타입의 재료(Film type Material)을 이용하여 베이스층(110)을 형성한다(S1). 필름 타입 재료는 절연층(112)의 일 면 상에 금속층(116)이 코팅된 것이다. 이러한, 필름 타입 재료는 TCP(Tape Carrier Package), COF(Chip On Film) 등에 사용되는 재료로서, 예컨대, 연성 동박 적층 필름(FCCL, Flexible Copper Clad Laminate, 이하, FCCL라 한다)이 될 수 있다. Referring to FIG. 2A, a base layer 110 is formed using a film type material (S1). The film type material is a metal layer 116 coated on one side of the insulating layer 112. Such a film type material may be a material used for TCP (Tape Carrier Package), COF (Chip On Film), and the like, and may be, for example, a flexible copper clad laminate (FCCL).

FCCL 필름은 폴리이미드계 필름 표면에 구리층이 적층된 것으로서, 휴대폰 및 LCD/PDP, 디지털카메라, 노트북 등에 사용되는 연성 회로 기판(FPCB, Flexible Printed Circuit Board)을 생산하는데 사용될 수 있다. 이러한 FCCL 필름을 제조하는데 폴리이미드계 필름, 즉 절연 필름 표면에 구리층을 부착시키는 방법은, 폴리이미드계 필름의 표면에 구리층을 접착제로 부착시키는 방식과, 구리 피막이 형성된 폴리이미드 필름의 표면에 구리를 전해 도금하여 구리층을 폴리이미드 필름에 적층시키는 방식이 있다. 이러한 FCCL 필름은 많은 회사에서 제조되어 관련 시장에서 구입가능하다. The FCCL film can be used to produce a flexible printed circuit board (FPCB) used for a cellular phone, an LCD / PDP, a digital camera, a notebook computer or the like, which is a laminate of a copper layer on the surface of a polyimide film. A method of attaching a copper layer to the surface of a polyimide film, that is, an insulating film, to produce such an FCCL film includes a method in which a copper layer is adhered to the surface of a polyimide film with an adhesive and a method in which a copper layer is applied to the surface of a polyimide film There is a method in which copper is electrolytically plated to deposit a copper layer on a polyimide film. These FCCL films are manufactured in many companies and are available in related markets.

본 발명은, 절연층(112) 상에 예컨대, 구리로 된 금속층(116)을 도포하기 위해 스퍼터링 방식이 이용되었다. 필름 타입 재료를 제조하기 위해, 절연층(112)의 금속층(116)이 도포되는 일 면 상에 니켈(Ni), 크롬(Cr) 또는 니켈과 크롬의 합금을 이용하여 도금층(114)을 형성한다. 왜냐하면, 절연층(112) 상에 바로 금속층(116)이 형성되기 어렵기 때문이다. 절연층(112) 상에 도금층(114)을 형성한 후 도금층(114) 상에 금속층(116)을 형성하여 필름 타입 재료를 제조할 수 있다. 즉, 도금층은 절연층과 상기 금속층 사이에 형성되어, 상기 금속층의 상기 절연층으로의 접착력을 향상시킨다.In the present invention, a sputtering method is used for applying a metal layer 116 made of copper, for example, on the insulating layer 112. A plating layer 114 is formed using nickel (Ni), chromium (Cr), or an alloy of nickel and chromium on one surface of the insulating layer 112 to which the metal layer 116 is applied . This is because the metal layer 116 is hard to form directly on the insulating layer 112. A film type material can be manufactured by forming a plating layer 114 on the insulating layer 112 and then forming a metal layer 116 on the plating layer 114. That is, the plating layer is formed between the insulating layer and the metal layer to improve the adhesion of the metal layer to the insulating layer.

이어서, 필름 타입 재료로 이루어진 베이스층(110) 상에 캐비티(Cavity)를 위한 캐비티층(120)을 형성한다(S2). 캐비티층(120)은 폴리이미드로 된 절연층(122), 및 절연층(122) 상에 형성되는, 베이스층(110)과의 접착을 위한 접착층(124)을 포함한다. 절연층(122)은 폴리이미드 또는 폴리에틸렌 나프탈레이트(Polyethylene naphthalate)로 이루어질 수 있다.Next, a cavity layer 120 for a cavity is formed on the base layer 110 made of a film type material (S2). The cavity layer 120 includes an insulating layer 122 of polyimide and an adhesive layer 124 for adhesion to the base layer 110 formed on the insulating layer 122. The insulating layer 122 may be made of polyimide or polyethylene naphthalate.

캐비티층(120)은 홀이 형성되고(S21), 베이스층(110) 상에 라이네이트된다(S22). 캐비티층(120)의 홀은 절연층(122)과 절연층(122) 상에 형성된 접착층(124)를 형성한 후 절연층(122)과 접착층(124)을 펀칭함으로써 형성될 수 있다. 이러한 홀이 형성된 캐비티층(120)이 베이스층(110)에 라미네이트되면, 캐비티층(120)의 홀에 의해 캐비티가 형성된다. The cavity layer 120 is formed with holes (S21) and is lined on the base layer 110 (S22). The holes of the cavity layer 120 may be formed by forming an insulating layer 122 and an adhesive layer 124 formed on the insulating layer 122 and then punching the insulating layer 122 and the adhesive layer 124. When the cavity layer 120 having such a hole is laminated to the base layer 110, a cavity is formed by the hole of the cavity layer 120.

반면, 기존 칩 내장형 인쇄회로기판에서는 복수개의 층들이 적응된 구조에서 드릴(Drill) 공정, 라우터(Router), 레이저(Laser)를 이용하여 다이(130)를 실장하기 위한 캐비티를 형성하였다. 이에 따라, 기존 칩 내장형 인쇄회로기판의 제조시 캐비티의 형성이 복잡하고, 캐비티를 형성하기 위한 라우터, 레이저 등에 의해 그 제조 비용이 증가하며, 복수개의 층들이 적층된 구조에서 캐비티를 형성하기 때문에 미세 패턴을 가공하는데 어려움이 있었다. On the other hand, in the conventional chip-embedded printed circuit board, a cavity for mounting the die 130 is formed by using a drill process, a router, and a laser in a structure in which a plurality of layers are adapted. Accordingly, the formation of cavities is complicated in the manufacture of a conventional chip-embedded printed circuit board, the manufacturing cost thereof is increased by a router or a laser for forming a cavity, and a cavity is formed in a structure in which a plurality of layers are stacked. It was difficult to process the pattern.

본 발명에서는 홀, 즉, 관통홀을 캐비티층에 형성한 후 베이스층(120)에 라미네이트하므로, 캐비티 형성 공정이 매우 용이하고, 칩 내장형 인쇄회로기판의 가공성이 향상된다. In the present invention, since the hole, that is, the through hole is formed in the cavity layer and then laminated to the base layer 120, the cavity forming process is very easy and the processability of the chip-embedded printed circuit board is improved.

이어서, 베이스층(110) 상의 캐비티 내에 다이(Die)(130)이 실장된다(S3). 다이(130)는 전자소자, IC 등을 포함한다. 이어서, 캐비티 내에 다이(130)가 차지하고 남은 빈 공간에 충전제(filler)를 충진한다(S4). 충전제는 에폭시 타입의 플러그 잉크가 될 수 있다. 캐비티 내의 빈 공간을 충전제(132)로 채우는 이유는 이후 캐비티층(120) 상에 프리프레그(prepreg)층을 라미네이팅하도록 압착할 때, 프리프레그층의 일부 즉, 수지가 캐비티 내의 빈 공간으로 압박되어 삽입되는 것을 방지한다. 베이스층(110) 상에 캐비티층(120)이 형성되고, 캐비티 내에 다이가 실장된 부재는 도면부호 150으로 지시되어 있다. Next, a die 130 is mounted in the cavity on the base layer 110 (S3). The die 130 includes electronic devices, ICs, and the like. Subsequently, filler is filled in the empty space remaining in the cavity occupied by the die 130 (S4). The filler may be an epoxy type of plug ink. The reason for filling the empty space in the cavity with the filler 132 is that when pressing the laminate to laminate the prepreg layer on the cavity layer 120, a part of the prepreg layer, that is, the resin is pressed into the cavity in the cavity Thereby preventing insertion. A cavity layer 120 is formed on the base layer 110, and a die-mounted member is indicated at 150 in the cavity.

그런 다음, 캐비티층(120) 상에 프리프레그층을 라이네이트한다(S5). 프리프레그층은 예컨대, 에폭시 수지 등의 열경화성 수지로 이루어진 수지층(142) 및 수지층(142) 상에 형성된 금속층(144)을 포함한다. Then, a prepreg layer is lined on the cavity layer 120 (S5). The prepreg layer includes, for example, a resin layer 142 made of a thermosetting resin such as an epoxy resin and a metal layer 144 formed on the resin layer 142.

이 경우, 캐비티층(120) 상에 프리프레그층을 적층한 후 압착할 때, 코어층(160)를 사이에 두고 2개의 부재(150)를 위치시킨 후 각 부재(150)의 캐비티층(120) 상에 프리프레그층을 적층한 후 압착한다. 그 이유는 하나의 부재(150)에 대해 프리프레그층을 적층한 후 압착하면, 다이(130)가 원하지 않는 방향으로 이동할 수 있기 때문이다. 그러나, 코어층(160)를 사이에 두고 2개의 부재(150)를 위치시키고 각 부재(150)의 캐비티층(120) 상에 프리프레그층을 적층한 후 압착하면, 2개 부재들(150)은 서로 대향하여 압박되며, 그에 따라 다이(130)의 위치가 원하지 않는 방향으로 쏠리는 것을 방지할 수 있다. In this case, when the prepreg layer is laminated on the cavity layer 120 and then pressed, the two members 150 are positioned with the core layer 160 therebetween, and then the cavity layer 120 A prepreg layer is laminated and then pressed. This is because when the prepreg layer is laminated on one member 150 and then pressed, the die 130 can move in an undesired direction. However, when the two members 150 are positioned with the core layer 160 therebetween, the prepreg layer is laminated on the cavity layer 120 of each member 150, Are pressed against each other, thereby preventing the position of the die 130 from deviating in an undesired direction.

도 2b를 참조하면, 캐비티층(120) 상에 프리프레그층(140)을 라미네이트한 후, 베이스층(110)에 복수개의 관통홀(170)을 형성한다(S6). 복수개의 관통홀(170)은 베이스층(110)에 대해 레이저 드릴 공정을 수행함으로써 형성된다. 레이저 드릴 공정에 의해 레이저를 이용하여 베이스층(110)의 선택된 부분이 제거되어 관통홀들(170)이 형성된다. 이어서, 관통홀들(170)을 금속으로 채운다(S7). 이 경우, 금속은 구리(copper)인 것이 바람직하다. Referring to FIG. 2B, after the prepreg layer 140 is laminated on the cavity layer 120, a plurality of through holes 170 are formed in the base layer 110 (S6). A plurality of through holes 170 are formed by performing a laser drilling process on the base layer 110. A selected portion of the base layer 110 is removed using a laser by a laser drilling process to form the through holes 170. Then, the through holes 170 are filled with metal (S7). In this case, the metal is preferably copper.

그런 다음, 베이스층(110)의 금속층(116) 및 프리프레그층의 금속층(144)에 회로 패턴을 형성한다(S8). 구체적으로, 베이스층(110)의 금속층(116) 및 프리프레그층의 금속층(144)을 여러 약품 처리를 통해 그 표면을 활성화시킨 후, 포토 레지스트를 도포하고 노광 및 현상 공정을 수행한다. 현상공정이 완료된 후, 에칭 공정을 통해 필요한 회로를 형성하고 포토레지스트를 박리함으로써 회로 패턴을 형성한다. 구리로 충진된 관통홀들(170)은 베이스층(110)의 금속층(116)에 형성된 회로패턴과 베이스층(110) 상에 실장된 다이를 전기적으로 연결한다.Then, a circuit pattern is formed on the metal layer 116 of the base layer 110 and the metal layer 144 of the prepreg layer (S8). Specifically, the surface of the metal layer 116 of the base layer 110 and the metal layer 144 of the prepreg layer are activated by various chemical treatments, and then the photoresist is coated, and exposure and development are performed. After the development process is completed, a necessary circuit is formed through an etching process and the photoresist is peeled to form a circuit pattern. The copper filled through holes 170 electrically connect a circuit pattern formed on the metal layer 116 of the base layer 110 and a die mounted on the base layer 110.

이어서, 회로 패턴이 형성된 베이스층(110)의 금속층(116) 및 프리프레그층의 금속층(144) 상에 각각 다른 프리프레그층을 적층한다. 프리프레그층(180)은 예컨대, 에폭시 수지 등의 열경화성 수지로 이루어진 수지층(182) 및 수지층(182) 상에 형성된 금속층(184)을 포함한다. 이후 공정은 일반적인 인쇄회로기판의 형성 공정과 유사하여 그 상세한 설명을 생략한다. Subsequently, another prepreg layer is laminated on the metal layer 116 of the base layer 110 on which the circuit pattern is formed and the metal layer 144 of the prepreg layer, respectively. The prepreg layer 180 includes, for example, a resin layer 182 made of a thermosetting resin such as an epoxy resin and a metal layer 184 formed on the resin layer 182. The subsequent steps are similar to the steps of forming a general printed circuit board, and detailed description thereof will be omitted.

도 3은 본 발명의 일 실시예에에 따라 형성된 인쇄회로기판의 단면도를 나타낸다.Figure 3 shows a cross-sectional view of a printed circuit board formed in accordance with an embodiment of the present invention.

도 3을 참조하면, 본 발명의 일 실시예에 따른 인쇄회로기판은 베이스층(110) 및 캐비티층(120)을 포함한다. 베이스층(110)은 필름 타입의 재료(Film type Material)로 형성될 수 있다. 필름 타입 재료는 절연층(112) 및 금속층(116)을 포함한다. 절연층(112)은 폴리이미드 또는 폴리에틸렌 나프탈레이트(Polyethylene naphthalate)로 이루어질 수 있다. 절연층(112)의 일 면 상에 금속층(116)이 코팅되어 있다. 절연층(112) 상에 바로 금속층(116)이 형성되는 것은 매우 어렵다. 따라서, 절연층(112)의 금속층(116)이 도포되는 면 상에 니켈(Ni), 크롬(Cr) 또는 니켈과 크롬의 합금을 이용하여 도금층(114)을 형성하고 도금층(114) 상에 금속층(116)을 형성한다. Referring to FIG. 3, a printed circuit board according to an embodiment of the present invention includes a base layer 110 and a cavity layer 120. The base layer 110 may be formed of a film type material. The film-type material includes an insulating layer 112 and a metal layer 116. The insulating layer 112 may be formed of polyimide or polyethylene naphthalate. A metal layer 116 is coated on one surface of the insulating layer 112. It is very difficult for the metal layer 116 to be formed directly on the insulating layer 112. Therefore, a plating layer 114 is formed on the surface of the insulating layer 112 to which the metal layer 116 is applied by using an alloy of nickel (Ni), chromium (Cr), or nickel and chromium, (116).

그리고, 베이스층(110) 상에 캐비티가 형성된 캐비티층(120)이 형성되어 있다. 캐비티층(120)은 폴리이미드로 된 절연층(122) 및 베이스층(110)과의 접착을 위한 접착층(114)을 포함한다.A cavity layer 120 having a cavity formed thereon is formed on the base layer 110. The cavity layer 120 includes an insulating layer 122 made of polyimide and an adhesive layer 114 for adhesion to the base layer 110.

이어서, 필름 타입 재료로 이루어진 베이스층(110) 상에 캐비티(Cavity)를 위한 캐비티층(120)을 형성한다(S2). 캐비티층(120)은 폴리이미드로 된 절연층(122), 및 절연층(122) 상에 형성되는, 베이스층(110)과의 접착을 위한 접착층(124)을 포함한다. 절연층(122)은 폴리이미드 또는 폴리에틸렌 나프탈레이트(Polyethylene naphthalate)로 이루어질 수 있다.Next, a cavity layer 120 for a cavity is formed on the base layer 110 made of a film type material (S2). The cavity layer 120 includes an insulating layer 122 of polyimide and an adhesive layer 124 for adhesion to the base layer 110 formed on the insulating layer 122. The insulating layer 122 may be made of polyimide or polyethylene naphthalate.

캐비티층(120)은 홀이 형성되고, 베이스층(110) 상에 라이네이트된다. 캐비티층(120)의 홀은 절연층(122)과 절연층(122) 상에 형성된 접착층(124)를 형성한 후 절연층(122)과 접착층(124)을 펀칭함으로써 형성될 수 있다. 이러한 홀이 형성된 캐비티층(120)이 베이스층(110)에 라미네이트되면, 캐비티층(120)의 홀에 의해 캐비티가 형성된다. 본 발명에서는 홀을 캐비티층에 형성한 후 베이스층(120)에 라미네이트하므로, 캐비티 형성 공정이 매우 용이하고, 칩 내장형 인쇄회로기판의 가공성이 향상된다. The cavity layer 120 is formed with holes and is lined on the base layer 110. The holes of the cavity layer 120 may be formed by forming an insulating layer 122 and an adhesive layer 124 formed on the insulating layer 122 and then punching the insulating layer 122 and the adhesive layer 124. When the cavity layer 120 having such a hole is laminated to the base layer 110, a cavity is formed by the hole of the cavity layer 120. In the present invention, since the holes are formed in the cavity layer and then laminated to the base layer 120, the cavity forming process is very easy and the processability of the chip-embedded printed circuit board is improved.

다이(130)는 베이스층(110) 상에서 캐비티층(120)의 캐비티 내에 실장되어 있다. 그리고, 캐비티 내에 다이(130)가 차지하고 남은 빈 공간은 충전제(filler)(132)로 채워져 있다.충전제는 에폭시 타입의 플러그 잉크가 될 수 있다. 또한, 캐비티층(120) 상에 프리프레그층(140)이 라이네이트되어 있다. 프리프레그층은 예컨대, 에폭시 수지 등의 열경화성 수지로 이루어진 수지층(142) 및 수지층(142) 상에 형성된 금속층(144)을 포함한다. The die 130 is mounted in the cavity of the cavity layer 120 on the base layer 110. The empty space remaining in the cavity of the die 130 is filled with a filler 132. The filler may be an epoxy type plug ink. Also, a prepreg layer 140 is lined on the cavity layer 120. The prepreg layer includes, for example, a resin layer 142 made of a thermosetting resin such as an epoxy resin and a metal layer 144 formed on the resin layer 142.

베이스층(110)에 복수개의 관통홀(170)이 형성되어 있는데, 베이스층(110)에 대해 레이저 드릴 공정을 수행함으로써 형성된다. 다시 말해, 레이저 드릴 공정에 의해 레이저를 이용하여 베이스층(110)의 선택된 부분이 제거되어 관통홀들(170)이 형성된다. 관통홀들(170)은 예컨대, 구리(copper)로 채워져 있다. 이 관통홀은 베이스층(110)의 금속층(116)에 형성된 회로 패턴과 다이(130)를 전기 접속한다. 또한, 프리프레그층의 금속층(144)에도 회로 패턴이 형성될 수 있다. 회로 패턴이 형성된 베이스층(110)의 금속층(116) 및 프리프레그층의 금속층(144) 상에 각각 프리프레그층(180)이 적층되어 있다. 프리프레그층(180)은 예컨대, 에폭시 수지 등의 열경화성 수지로 이루어진 수지층(182) 및 수지층(182) 상에 형성된 금속층(184)을 포함한다.A plurality of through holes 170 are formed in the base layer 110, which is formed by performing a laser drilling process on the base layer 110. In other words, a selected portion of the base layer 110 is removed using a laser by a laser drilling process to form the through holes 170. The through holes 170 are filled with copper, for example. This through hole electrically connects the circuit pattern formed on the metal layer 116 of the base layer 110 to the die 130. A circuit pattern may also be formed on the metal layer 144 of the prepreg layer. A prepreg layer 180 is stacked on the metal layer 116 of the base layer 110 on which the circuit pattern is formed and the metal layer 144 of the prepreg layer. The prepreg layer 180 includes, for example, a resin layer 182 made of a thermosetting resin such as an epoxy resin and a metal layer 184 formed on the resin layer 182.

또한, 프리플레그(180)의 금속층(184)에도 회로 패턴이 형성될 수 있으며, 그 회로패턴 상에 전자 소자 또는 IC(190)가 실장되어 있다. A circuit pattern may also be formed on the metal layer 184 of the prepreg 180, and an electronic element or IC 190 is mounted on the circuit pattern.

기존 칩 내장형 인쇄회로기판에서는 복수개의 층들이 적응된 구조에서 드릴(Drill) 공정, 라우터(Router), 레이저(Laser)를 이용하여 다이(130)를 실장하기 위한 캐비티를 형성하였다. 이에 따라, 기존 칩 내장형 인쇄회로기판의 제조시 캐비티의 형성이 복잡하고, 캐비티를 형성하기 위한 라우터, 레이저 등에 의해 그 제조 비용이 증가하며, 복수개의 층들이 적층된 구조에서 캐비티를 형성하기 때문에 미세 패턴을 가공하는데 어려움이 있었다. In a conventional chip-embedded printed circuit board, a cavity for mounting the die 130 is formed by using a drill process, a router, and a laser in a structure in which a plurality of layers are adapted. Accordingly, the formation of cavities is complicated in the manufacture of a conventional chip-embedded printed circuit board, the manufacturing cost thereof is increased by a router or a laser for forming a cavity, and a cavity is formed in a structure in which a plurality of layers are stacked. It was difficult to process the pattern.

이와 같이, 본 발명은 폴리이미드로 된 절연층(122), 및 절연층(122) 상에 형성되는, 베이스층(110)과의 접착을 위한 접착층(124)을 포함하는 캐비티층(120)에 홀이 형성하고, 베이스층(110) 상에 라이네이트함으로써 캐비티를 형성한다. 그에 따라 본 발명에서는 캐비티 형성 공정이 매우 용이하고, 칩 내장형 인쇄회로기판의 가공성이 향상된다. Thus, the present invention is applicable to a cavity layer 120 comprising an insulating layer 122 of polyimide and an adhesive layer 124 for adhesion to the base layer 110, which is formed on the insulating layer 122 Holes are formed, and a cavity is formed by lining on the base layer 110. Accordingly, in the present invention, the cavity forming process is very easy and the processability of the chip-embedded printed circuit board is improved.

전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 전술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.In the foregoing detailed description of the present invention, specific examples have been described. However, various modifications are possible within the scope of the present invention. The technical spirit of the present invention should not be limited to the above-described embodiments of the present invention, but should be determined by the claims and equivalents thereof.

110: 베이스층 120: 캐비티층
130: 다이 140, 180: 프리프레그층
160: 코어층110: base layer 120: cavity layer
130: die 140, 180: prepreg layer
160: core layer

Claims (18)

베이스층;
상기 베이스층 위에 배치되고, 상면 및 하면을 관통하는 캐비티가 형성된 캐비티층;
상기 베이스층 위에 실장되고, 상기 캐비티층의 상기 캐비티 내에 배치되는 다이;
상기 베이스층 위에 상기 다이를 둘러싸며 배치되고, 상기 다이가 차지하고 남은 상기 캐비티의 일부 공간을 충진하는 충전제; 및
상기 캐비티층 상에 적층되는 제 1 프리프레그층을 포함하고,
상기 캐비티층은,
상기 베이스층 위에 배치되고, 상기 캐비티의 제 1 파트를 포함하는 접착층과,
상기 접착층 위에 배치되고, 상기 캐비티의 제 2 파트를 포함하는 제 1 절연층을 포함하고,
상기 다이의 상면은,
상기 접착층의 상면보다 높고, 상기 제 1 절연층의 상면보다 낮으며,
상기 충전제의 상면은,
상기 다이의 상면과 동일 평면 상에 위치하고,
상기 제 1 프리프레그층은,
상기 제 1 절연층의 상면, 상기 충전제의 상면 및 상기 다이의 상면 위에 배치되는 제 1수지층과,
상기 제1수지층 위에 배치되는 제 1 금속층을 포함하는 칩 내장형 인쇄회로기판.A base layer;
A cavity layer disposed on the base layer and having a cavity penetrating the upper and lower surfaces thereof;
A die mounted on the base layer and disposed in the cavity of the cavity layer;
A filler disposed surrounding the die on the base layer and filling a portion of the cavity remaining occupied by the die; And
And a first prepreg layer stacked on the cavity layer,
The cavity layer
An adhesive layer disposed on the base layer and including a first part of the cavity;
A first insulating layer disposed over the adhesive layer and including a second portion of the cavity,
The upper surface of the die,
The second insulating layer is higher than the upper surface of the adhesive layer and lower than the upper surface of the first insulating layer,
The upper surface of the filler
A die disposed on the same plane as the upper surface of the die,
Wherein the first prepreg layer comprises
A first resin layer disposed on an upper surface of the first insulating layer, an upper surface of the filler, and an upper surface of the die,
And a first metal layer disposed on the first resin layer. 제1항에 있어서,
상기 제 1 프리프레그층의 상면 및 상기 베이스층의 하면 상에 배치되는 제 2 프리프레그층을 더 포함하는 칩 내장형 인쇄회로기판.The method according to claim 1,
And a second prepreg layer disposed on an upper surface of the first prepreg layer and a lower surface of the base layer. 삭제delete 삭제delete 제1항에 있어서, 상기 베이스층은
상기 접착층 아래에 배치되는 제 2 절연층과,
상기 제 2 절연층 아래에 배치되는 제 1 금속층과,
상기 제 2 절연층과 상기 제 1 금속층 사이에 배치되는 도금층을 포함하는 칩 내장형 인쇄회로기판.2. The device of claim 1,
A second insulating layer disposed below the adhesive layer,
A first metal layer disposed under the second insulating layer,
And a plating layer disposed between the second insulating layer and the first metal layer. 삭제delete 삭제delete 삭제delete 삭제delete 베이스층을 준비하고,
상기 베이스층 위에 캐비티의 제 1 파트를 형성하는 홀이 형성된 접착층과, 상기 접착층 위에 캐비티의 제 2 파트를 형성하는 홀이 형성된 제 1 절연층을 포함하는 캐비티층을 라미네이트하고;
상기 베이스층 위에 상기 캐비티의 상기 제 1 및 2 파트 내의 적어도 일부에 배치되는 다이를 실장하고,
상기 캐비티의 상기 제 1 및 2 파트 중 상기 다이가 차지하고 남은 공간을 충전제로 충진하고;
상기 캐비티층 상에 제 1 프리프레그층을 적층하는 것을 포함하고,
상기 다이의 상면은,
상기 접착층의 상면보다 높고, 상기 제 1 절연층의 상면보다 낮으며,
상기 충전제의 상면은,
상기 다이의 상면과 동일 평면 상에 위치하고,
상기 제 1 프리프레그층은,
상기 제 1 절연층의 상면, 상기 충전제의 상면 및 상기 다이의 상면 위에 배치되는 제 1수지층과,
상기 제1수지층 위에 배치되는 제 1 금속층을 포함하는 칩 내장형 인쇄회로기판 제조 방법.A base layer is prepared,
Laminating a cavity layer on the base layer, the cavity layer including an adhesive layer on which a hole for forming a first part of the cavity is formed and a first insulating layer on which the hole forming the second part of the cavity is formed;
A die disposed on at least a portion of the first and second parts of the cavity on the base layer,
Filling the remaining space occupied by the die among the first and second parts of the cavity with a filler;
And laminating a first prepreg layer on the cavity layer,
The upper surface of the die,
The second insulating layer is higher than the upper surface of the adhesive layer and lower than the upper surface of the first insulating layer,
The upper surface of the filler
A die disposed on the same plane as the upper surface of the die,
Wherein the first prepreg layer comprises
A first resin layer disposed on an upper surface of the first insulating layer, an upper surface of the filler, and an upper surface of the die,
And a first metal layer disposed on the first resin layer. 삭제delete 제10항에 있어서, 상기 베이스층은
상기 접착층 아래에 배치되는 제 2 절연층과,
상기 제 2 절연층 아래에 배치되는 제 1 금속층과,
상기 제 2 절연층과 상기 제 1 금속층 사이에 배치되는 도금층을 포함하는 칩 내장형 인쇄회로기판 제조 방법.11. The method of claim 10, wherein the base layer
A second insulating layer disposed below the adhesive layer,
A first metal layer disposed under the second insulating layer,
And a plating layer disposed between the second insulating layer and the first metal layer. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR1020110125691A 2011-11-29 2011-11-29 Chip embedded printed circuit board and manufacturing method therefor KR101875946B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110125691A KR101875946B1 (en) 2011-11-29 2011-11-29 Chip embedded printed circuit board and manufacturing method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110125691A KR101875946B1 (en) 2011-11-29 2011-11-29 Chip embedded printed circuit board and manufacturing method therefor

Publications (2)

Publication Number Publication Date
KR20130059630A KR20130059630A (en) 2013-06-07
KR101875946B1 true KR101875946B1 (en) 2018-08-02

Family

ID=48858415

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110125691A KR101875946B1 (en) 2011-11-29 2011-11-29 Chip embedded printed circuit board and manufacturing method therefor

Country Status (1)

Country Link
KR (1) KR101875946B1 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002246501A (en) * 2001-02-16 2002-08-30 Ibiden Co Ltd Multilayer printed wiring board incorporating semiconductor element and its producing method
JP2004355519A (en) * 2003-05-30 2004-12-16 Oji Paper Co Ltd Ic label
JP2007227586A (en) * 2006-02-23 2007-09-06 Cmk Corp Substrate incorporating semiconductor element, and method of manufacturing same
JP2007318047A (en) * 2006-05-29 2007-12-06 Ibiden Co Ltd Multilayer wiring board and manufacturing method therefor
KR100820633B1 (en) * 2007-02-15 2008-04-11 삼성전기주식회사 Printed circuit board having embedded electronic component and manufacturing method thereof
JP2009105302A (en) * 2007-10-25 2009-05-14 Panasonic Corp Printed wiring board with built-in component, and method of manufacturing the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102612265B (en) * 2007-11-01 2016-05-11 大日本印刷株式会社 The manufacture method of built-in element circuit board, built-in element circuit board
EP2241436A4 (en) * 2008-02-04 2012-06-06 Jx Nippon Mining & Metals Corp Adhesive-free flexible laminate
KR101257457B1 (en) * 2008-04-25 2013-04-23 삼성테크윈 주식회사 Method for manufacturing printed circuit board having embedded integrated circuit chip

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002246501A (en) * 2001-02-16 2002-08-30 Ibiden Co Ltd Multilayer printed wiring board incorporating semiconductor element and its producing method
JP2004355519A (en) * 2003-05-30 2004-12-16 Oji Paper Co Ltd Ic label
JP2007227586A (en) * 2006-02-23 2007-09-06 Cmk Corp Substrate incorporating semiconductor element, and method of manufacturing same
JP2007318047A (en) * 2006-05-29 2007-12-06 Ibiden Co Ltd Multilayer wiring board and manufacturing method therefor
KR100820633B1 (en) * 2007-02-15 2008-04-11 삼성전기주식회사 Printed circuit board having embedded electronic component and manufacturing method thereof
JP2009105302A (en) * 2007-10-25 2009-05-14 Panasonic Corp Printed wiring board with built-in component, and method of manufacturing the same

Also Published As

Publication number Publication date
KR20130059630A (en) 2013-06-07

Similar Documents

Publication Publication Date Title
KR100661297B1 (en) Rigid-flexible printed circuit board for package on package, and manufacturing method
JP5201270B2 (en) Circuit board and manufacturing method thereof
JP4874305B2 (en) Circuit board with built-in electric / electronic components and manufacturing method thereof
US20120017435A1 (en) Method of manufacturing PCB having electronic components embedded therein
JP2007142403A (en) Printed board and manufacturing method of same
US9320137B2 (en) Printed circuit board and method for manufacturing the same
JP2008060573A (en) Manufacturing method of electronic element built-in printed circuit board
JP2004335550A (en) Connection structure of multilayer printed wiring board
JP6745770B2 (en) Circuit board
KR100651535B1 (en) Rigid-flexible printed circuit board and method for manufacturing the same
JP2008270532A (en) Substrate with built-in inductor and manufacturing method thereof
TWI296492B (en) Un-symmetric circuit board and method for fabricating the same
JP2012134490A (en) Manufacturing method for electronic component incorporated rigid flexible printed circuit board
JP2010016339A (en) Module using multilayer flexible printed circuit board and method of manufacturing the same
JP2013526774A (en) Double-sided flexible printed circuit board and manufacturing method thereof
KR101131289B1 (en) Rigid-Flexible substrate comprising embedded electronic component within and Fabricating Method the same
KR101701380B1 (en) Device embedded flexible printed circuit board and manufacturing method thereof
JP4276740B2 (en) Multilayer wiring board
CN112423472B (en) Rigid-flexible circuit board and manufacturing method thereof
US7992290B2 (en) Method of making a flexible printed circuit board
KR100726239B1 (en) Manufacturing method of electronic chip embedded type multi layer printed circuit board
KR100467844B1 (en) Rigid flexible printed circuit board for mobile phone, and manufacturing method thereof
KR101875946B1 (en) Chip embedded printed circuit board and manufacturing method therefor
KR20030011433A (en) Manufacturing method for hidden laser via hole of multi-layered printed circuit board
CN212381466U (en) Single-sided double-layer FPC for wireless charging

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant