KR100922305B1 - 다결정 박막트랜지스터를 포함하는 액정표시장치용어레이기판과 그 제조방법 - Google Patents

다결정 박막트랜지스터를 포함하는 액정표시장치용어레이기판과 그 제조방법 Download PDF

Info

Publication number
KR100922305B1
KR100922305B1 KR1020030028519A KR20030028519A KR100922305B1 KR 100922305 B1 KR100922305 B1 KR 100922305B1 KR 1020030028519 A KR1020030028519 A KR 1020030028519A KR 20030028519 A KR20030028519 A KR 20030028519A KR 100922305 B1 KR100922305 B1 KR 100922305B1
Authority
KR
South Korea
Prior art keywords
layer
region
source
delete delete
electrode
Prior art date
Application number
KR1020030028519A
Other languages
English (en)
Other versions
KR20040094951A (ko
Inventor
김수만
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020030028519A priority Critical patent/KR100922305B1/ko
Publication of KR20040094951A publication Critical patent/KR20040094951A/ko
Application granted granted Critical
Publication of KR100922305B1 publication Critical patent/KR100922305B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 다결정 박막트랜지스터를 포함하는 액정표시장치용 어레이기판의 제조방법에 관한 것이다.
본 발명은 다결정실리콘 박막트랜지스터(poly silicon TFT)를 스위칭 소자로 사용하는 어레이기판의 구성에 있어서, 다결정실리콘으로 형성된 액티브층과 알루미늄 계열로 패턴된 소스 및 드레인 전극 사이에서, 상기 소스 및 드레인 전극의 알루미늄 성분이 상기 액티브층으로 이동하는 현상에 의해, 상기 액티브층이 단락되는 불량을 방지하기 위한 것이다.
이를 위해, 액티브층과 상기 소스 및 드레인 전극 사이에 금속층으로 버퍼층을 얇게 구성하여, 상기 소스 및 드레인 전극의 알루미늄 성분이 상기 액티브층으로 이동하는 것을 방지하고자 한다.
이와 같은 구성은, 상기 액티브층이 단락되는 것을 막아 액정패널에 나타나는 점결함을 방지할 수 있으므로 고화질을 구현하는 액정표시장치를 제작할 수 있다.

Description

다결정 박막트랜지스터를 포함하는 액정표시장치용 어레이기판과 그 제조방법{An array substrate for LCD with poly silicon thin film transistor and methode for fabricating of the same}
도 1은 일반적인 액정패널의 구성을 개략적으로 도시한 도면이고,
도 2는 도 1의 A를 확대한 평면도이고,
도 3은 도 2의 Ⅱ-Ⅱ`를 따라 절단 도시한 단면도이고,
도 4는 도 2의 K를 확대한 도면이고,
도 5는 도 3의 Ⅱ-Ⅱ`를 따라 절단하여, 이를 본 발명에 따른 구성으로 도시한 확대 단면도이고,
도 6a 내지 도 6e는 다결정 박막트랜지스터를 포함하는 액정표시장치용 어레이기판의 제조공정을 본 발명의 공정순서에 따라 도시한 공정 단면도이다.
<도면의 주요부분에 대한 부호의 간단한 설명>
100 : 기판 102 : 버퍼층
104 : 다결정 실리콘층 106 : 게이트 절연막
108 : 게이트 전극 110 : 층간 절연막
118 : 소스 전극 120 : 드레인 전극
122 : 보호막 126 : 화소 전극
본 발명은 다결정 박막트랜지스터를 포함하는 액정표시장치용 어레이기판의 구성과 그 제조방법에 관한 것이다.
일반적으로, 박막트랜지스터는 액정표시장치 또는 유기전계 발광소자의 스위칭 또는 구동소자로 사용되며, 게이트 전극과 액티브층과 소스 전극과 드레인 전극으로 구성된다.
전술한 박막트랜지스터의 구성에서 상기 액티브층은 비정질 실리콘(amorphous silicon) 또는 다결정 실리콘(poly silicon)을 사용하며, 특히 다결정실리콘은 비정질 실리콘에 비하여 결정구조가 규칙적이고 결정립의 크기가 크기 때문에, 박막트랜지스터를 형성하면 100배 이상의 높은 전계 이동도를 가진다.
이러한 다결정 박막트랜지스터의 액티브층은 비정질 실리콘을 엑시머 레이저 방법 또는 고상결정화 방법, 금속을 증착하고 열처리하는 방법 등을 통하여 결정화할 수 있다.
도 1은 일반적인 액정패널의 구성을 개략적으로 도시한 평면도이다.
도시한 바와 같이, 액정패널(10)은 표시영역(D)과 비표시영역(ND)으로 구분되며, 통상은 표시영역(D)의 주변을 비표시영역(ND)이 감싸는 형상으로 구성된다.
상기 표시영역(D)에는, 확대한 바와 같이 가로방향으로 연장되고 서로 소정간격 평행하게 이격된 다수의 게이트 배선(11)과, 상기 다수의 게이트 배선(11)과 수직하게 교차하여 화소영역(P)을 정의하며, 서로 소정간격 평행하게 이격된 다수의 데이터 배선(31)으로 구성된다.
상기 두 배선(11,31)의 교차지점에는 두 배선(11,31)과 연결되어 신호를 인가 받는 스위칭 소자(T)와 이에 직렬로 연결된 액정캐패시터(LC)가 구성된다.
전술한 구성에서, 상기 스위칭 소자(T)는 다결정 실리콘을 액티브층로 사용한 다결정 박막트랜지스터가 구성된다.
상기 표시영역의 일 측에 대응하는 비표시영역(ND)에는 상기 게이트 배선(11)에 주사신호를 인가하는 게이트 구동 회로(GD)가 구성되고, 상기 게이트 구동 회로(GD)와 평행하지 않은 비표시 영역(ND)에는 상기 데이터 배선(11)에 화상신호를 인가하는 데이터 구동회로(DD)가 구성된다.
이하, 도 2를 참조하여, 전술한 다결정 박막트랜지스터를 포함하는 한 화소의 구성을 설명한다.
도시한 바와 같이, 기판(10) 상에 일 방향으로 연장된 게이트 배선(11)이 구성되고, 게이트 배선(11)과는 수직하게 교차하여 화소영역(P)을 정의하는 데이터 배선(31)이 구성된다.
상기 화소 영역(P)에는 투명한 화소 전극(36)이 구성된다.
상기 게이트 배선(11)과 데이터 배선(31)의 교차지점에는 액티브층(14)과, 게이트 전극(18)과, 소스 전극(28)과 드레인 전극(30)으로 구성된 다결정 박막트랜지스터(T)가 구성된다.
이때, 상기 게이트 전극(18)은 게이트 배선(11)과 연결되도록 구성되고, 상기 소스 전극(28)은 상기 데이터 배선(31)과 연결되도록 구성된다.
또한, 상기 드레인 전극(30)은 상기 화소 전극(36)과 연결되도록 구성한다.
전술한 구성에서, 상기 액티브층(14)은 다결정 실리콘(poly silicon)층으로 형성된다. 이러한 구조에서, 상기 액티브층(14)과 직접 접촉하는 소스 및 드레인 전극(28,30)이 알루미늄(Al)계열로 형성되었다면, 상기 액티브층(14)은 상기 소스 및 드레인 전극(28,30)과 접촉하는 일부가 끊어지는 현상이 발생하게 된다.
전술한 현상에 대해 이하, 도 3과 도 4를 참조하여 설명한다.
도 3은 도 2의 Ⅱ-Ⅱ`를 따라 절단하여 도시한 단면도이고, 도 4는 도 3의 K를 확대한 도면이다.
종래의 박막트랜지스터 어레이기판의 구성은 도시한 바와 같이, 기판(10) 상에 박막트랜지스터 영역(T)과 화소 영역(P)을 정의한다.
다음으로, 상기 기판(10)상에 실리콘 절연막(예를 들면 SiO2)으로 버퍼층(12)이 형성되고, 버퍼층(12)의 상부에 소정 형상으로 패턴된 다결정 실리콘층(14)이 형성된다.
상기 다결정 실리콘층(14)은 제 1 액티브 영역(A)과 제 2 액티브 영역(B)으 로 구분된다.
상기 제 1 액티브 영역(A)에 대응하는 게이트 절연막(16)의 상부에 게이트 전극(18)이 구성되고, 제 1 액티브 영역(A)은 액티브채널(active channel)로서 기능을 하게 된다.
상기 게이트 전극(18)의 상부에는 층간 절연막(inter layer)(22)이 구성되고, 층간 절연막(22)의 상부에는 상기 제 2 액티브 영역(B)과 접촉하는 소스 전극(28)과 드레인 전극(30)을 형성한다.
이때, 저항을 낮추기 위해 상기 소스 및 드레인 전극(28,30)은 알루미늄 합금(예를 들면 AlNd(알루미늄 네오디뮴))으로 단독층으로 형성될 수도 있고, 알루미늄 합금을 포함하는 이중 금속층으로 형성될 수 있다.
상기 소스 및 드레인 전극(28,30)이 형성된 기판(10)의 전면에는 상기 드레인 전극(30)의 일부를 노출하는 보호막(32)이 구성되고, 보호막(32)의 상부에는 상기 노출된 드레인 전극(30)과 접촉하는 투명한 화소전극(36)이 구성된다.
전술한 구성에서, 문제가 될 수 있는 것은 상기 소스 및 드레인 전극(28,30)이 알루미늄 계열로 형성되었을 경우, 소스 및 드레인 전극(28,30)의 알루미늄 성분이 이와 접촉하는 다결정 실리콘층(제 2 액티브영역(B))으로 이동하는 현상이 발생하게 된다는 것이다.
이와 같은 경우에는 상기 다결정 실리콘층(14)은 알루미늄 성분이 혼재된 부분(H)과 그렇지 않은 부분(I)의 사이(J)에서 단락불량이 발생하게 된다.
이는, 상기 알루미늄 성분이 혼재된 부분(H)과 그렇지 않은 부분(I) 사이에 서 발생하는 스트레스(stress)에 의한 것이다.
상기 알루미늄 성분은 상기 소스 및 드레인 전극(28,30)에 신호가 인가되는 동안 더욱더 진행되고 이로 인해 다결정 실리콘층의 단락부분은 더욱더 확대되어 결국에는 액티브층으로 신호가 흐르지 않게 되는 결과가 된다.
이러한 불량은 박막트랜지스터의 동작을 불가능하게 하기 때문에 액정패널의 전체로 보면 점결함(휘점과 같은 결함)으로 나타나게 되고, 액정표시패널의 화질을 저하하는 문제가 된다.
본 발명은 전술한 문제를 해결하기 위한 목적으로 제안된 것으로, 다결정 박막트랜지스터의 소스 및 드레인 전극을 알루미늄 계열로 사용할 경우에는, 소스 및 드레인 전극의 하부에 금속막을 얇게 형성하여 이를 버퍼층으로 사용한다.
물론, 상기 버퍼층은 도전성 금속을 사용해야 하며, 바람직하게는 상기 알루미늄 계열과 동일한 식각액으로 패턴이 가능한 물질을 사용하면 좋다.
상기 버퍼층은 소스 및 드레인 전극의 알루미늄 성분이 다결정 실리콘층으로 이동하는 것을 방지할 수 있으므로, 종래와 같이 다결정 실리콘층이 단락되는 불량을 방지할 수 있다.
전술한 바와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치용 어레이기판은 기판 상에 순수 다결정 실리콘의 제 1 영역과 상기 제 1 영역 양측으로 불순물이 도핑된 다결정 실리콘의 제 2 영역으로 구성된 반도체층과; 상기 반도체층의 상부에 구성된 게이트 절연막과; 상기 제 1 영역 대응하여 상기 게이트 절연막의 상부에 구성된 게이트 전극과; 상기 게이트 전극 위로 상기 게이트 전극 양측의 상기 제 2 영역을 각각 노출시키며 형성된 층간절연막과; 상기 층간절연막 위로 상기 제 2 영역과 각각 접촉하며 몰리브덴, 텅스텐 및 몰리텅스텐 중 어느 하나로 10Å 내지 100Å의 두께를 갖는 하부층과, 알루미늄 또는 알루미늄 합금의 상부층의 이중층 구조로서 서로 이격하며 형성된 소스 및 드레인 전극과; 상기 소스 및 드레인 전극이 구성된 기판 상에 위치하고, 상기 드레인 전극 을 노출하는 보호막과; 상기 드레인 전극과 접촉하는 화소전극을 포함한다.
상기 소스 및 드레인 전극과 접촉하는 상기 제 2 영역의 표면에는 n+ 또는 p+ 불순물 이온이 도핑된다.
삭제
본 발명의 특징에 따른 액정표시장치용 어레이기판 제조방법은 기판 상에 중앙부의 제 1 영역과, 상기 제 1 영역 양측으로 제 2 영역이 정의(定義)된 다결정 실리콘의 반도체층을 형성하는 단계와; 상기 다결정 실리콘의 반도체층의 상부에 게이트 절연막을 형성하는 단계와; 상기 다결정 실리콘층의 상기 제 1 영역에 대응하는 상기 게이트 절연막의 상부에 게이트 전극을 형성하는 단계와; 상기 게이트 전극을 블록킹 마스크로 하여 상기 제 2 영역의 표면에 n+ 또는 p+불순물을 도핑하는 단계와; 상기 게이트 전극의 상부로 상기 게이트 전극 양측에 위치하는 불순물이 도핑된 상기 제 2 영역을 노출하는 층간 절연막을 형성하는 단계와; 상기 층간절연막 위로 상기 제 2 영역과 각각 접촉하며 몰리브덴, 텅스텐 및 몰리텅스텐 중 어느 하나로 10Å 내지 100Å의 두께를 갖는 하부층과, 알루미늄 또는 알루미늄 합금의 상부층의 이중층 구조로서 서로 이격하며 형성된 소스 및 드레인 전극을 형성하는 단계와; 상기 소스 전극과 드레인 전극이 형성된 기판의 상부에 상기 드레인 전극을 노출하는 보호막을 형성하는 단계와; 상기 보호막 위로 상기 드레인 전극과 접촉하는 화소 전극을 형성하는 단계를 포함한다.
삭제
삭제
삭제
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 설명한다.
-- 실시예 --
이하, 도 5는 도 2의 Ⅱ-Ⅱ`를 따라 절단하여, 이를 본 발명의 구성에 따라 도시한 단면도이다.
종래의 박막트랜지스터 어레이기판의 구성은 도시한 바와 같이, 기판(100) 상에 박막트랜지스터 영역(T)과 화소 영역(P)을 정의한다.
다음으로, 상기 기판(100) 상에 실리콘 절연막(예를 들면 SiO2)으로 버퍼층(102)을 구성하고, 버퍼층(102)의 상부에 소정 형상으로 패턴된 다결정 실리콘층(104)을 구성한다.
상기 다결정 실리콘층(104)은 제 1 액티브 영역(A)과, 제 1 액티브 영역(A) 양측의 제 2 액티브 영역(B)으로 구분한다.
상기 제 1 액티브 영역(A)의 상부에는 게이트 절연막(106)을 사이에 두고 게이트 전극(108)을 구성한다.
상기 게이트 전극(108)이 구성된 기판의 전면에는 상기 제 2 액티브 영역(B)을 노출하는 층간 절연막(inter layer)(110)을 형성한다. 이때, 상기 제 2 액티브 영역(B)은 n+ 또는 p+ 불순물을 도핑하여 오믹 콘택영역(ohmic contact area)을 만든다.
상기 층간 절연막(1108)의 상부에는 노출된 상기 오믹 콘택영역(B)과 각각 접촉하면서 서로 소정간격 이격된 소스 전극과 드레인 전극(118,120)을 형성한다.
이때, 상기 소스 및 드레인 전극(118,120)은 도전성 버퍼층(F)과 알루미늄 합금(예를 들면 AlNd(알루미늄 네오디뮴))층(G)의 이중층으로 형성한다.
상기 소스 및 드레인 전극(118,120)이 형성된 기판(100)의 전면에는 상기 드레인 전극(120)의 일부를 노출하는 보호막(122)이 위치하고, 보호막(122)의 상부에는 상기 노출된 드레인 전극(120)과 접촉하는 투명한 화소전극이(136) 구성된다.
전술한 구성에서, 상기 소스 및 드레인 전극(118,120)의 금속 버퍼층(F)은 크롬(Cr)과 몰리브덴(Mo)과 몰리텅스텐(MoW) 등을 들 수 있으며, 바람직하게는 10Å~100Å의 범위의 두께로 증착한다.
이때, 상기 버퍼층(F)의 두께가 두껍게 되면 식각용액에 의해 금속 버퍼층(F)이 알루미늄계열의 금속층(G)하부로 과도하게 식각되는 현상이 발생하게 되어 오버행 구조를 이루게 된다. 오버행(over hang)구조는 일반적으로 상부의 증착불량을 유발하게 되며 이로 인해 약액이 침범하여 구성층을 더욱 부식시거나, 증착상태가 불량한 절연막을 사이에 두고 상/하층의 도전막이 서로 쇼트(short)되는 불량이 발생하기도 한다.
이러한 오버행 구조를 피하기 위해서는, 상기 금속 버퍼층(F)을 앞서 설명한 두께범위로 구성해야만 한다.
이와 같이 하는 이유는, 상기 금속 버퍼층(F)의 두께가 얇게 되면 그만큼 식각용액이 들어간 간격이 매우 좁아서, 일차로 버퍼층과 작용한 에천트가 포화상태가 되어도 순환되지 않고 그 자리에 머물게 되기 때문에, 더 이상 버퍼층 안쪽으로의 반응이 일어나지 않게 되기 때문이다.
전술한 바와 같이, 알루미늄계열로 형성된 소스 및 드레인 전극(118,120)과 다결정 실리콘층 사이에 버퍼 금속층이 형성되면, 알루미늄 성분이 상기 다결정 실리콘층으로 이동하는 현상을 방지할 수 있다.
전술한 바와 같은 구성으로 본 발명에 따른 액정표시장치용 어레이기판을 제작할 수 있으며 이하, 도면을 참조하여 본 발명에 따른 액정표시장치용 어레이기판의 제조공정을 설명한다.
도 6a 내지 도 6e는 도 2의 Ⅱ-Ⅱ`를 따라 절단하여, 본 발명의 공정순서에 따라 도시한 공정 단면도이다.(평면적인 구성은 도 1의 구성과 동일하므로 이를 참조하여 설명한다.)
도 6a에 도시한 바와 같이, 기판(100)에 박막트랜지스터 영역(T)과 화소영역(P)을 정의한다.
다음으로, 상기 박막트랜지스터 및 화소영역(T,P)이 정의된 기판(100)의 전면에 버퍼층(102)을 형성하고, 버퍼층(102)의 상부에 다결정 실리콘층(104)을 형성한다.
상기 버퍼층(102)은 일반적으로 산화 실리콘(SiO2)또는 질화 실리콘(SiNX막)을 증착하여 형성한다.
상기 다결정 실리콘층(104)은, 비정질 선행막(미도시)을 기판(100)의 전면에 형성하고, 이를 결정화 한 후 패턴하여 형성한다.
이때, 상기 비정질 선행막(미도시)을 결정화하는 방법은 도가니를 이용하거 나 레이저(laser)를 이용하며 공정에 따라, 비정질 선행막을 완전히 녹인 후 이를 다시 결정화 하는 방법을 사용하거나, 비정질 선행막을 바로 결정화하는 방법 등을 사용할 수 있다.
상기 다결정 실리콘층(104)은 제 1 액티브 영역(A)과, 제 2 액티브 영역 양측의 제 2 액티브 영역(B)으로 나누어진다.
도 6b에 도시한 바와 같이, 상기 다결정 실리콘층(104)이 형성된 기판(100)의 전면에 질화 실리콘(SiNx)과 산화 실리콘(SiO2)을 포함하는 무기절연물질 그룹 중 선택된 하나를 증착하여 게이트 절연막(106)을 형성한다.
상기 게이트 절연막(106)이 형성된 기판의 전면에 알루미늄(Al), 알루미늄합금(AlNd), 몰리브덴(Mo), 크롬(Cr)등을 포함하는 도전성 금속그룹 중 선택된 하나를 증착하고 패턴하여, 상기 제 1 액티브 영역(A)에 대응하는 게이트 절연막의 상부에 게이트 전극(108)을 형성한다. 이때, 게이트 전극(108)과 연결되는 게이트 배선(미도시)을 형성한다.
연속하여, 상기 게이트 전극(108)을 상기 제 1 액티브 영역(A)에 대한 도핑 방지막으로 하여, 상기 제 2 액티브 영역(B)에 n+ 또는 p+불순물 도핑을 진행한다.
이와 같이 하면, 상기 제 2 액티브 영역(B)은 이후 형성되는 소스 및 드레인 전극과의 접촉저항을 낮추는 오믹 콘택(ohmic contact)의 기능을 하게 된다.
도 6c에 도시한 바와 같이, 상기 게이트 전극(108)이 형성된 기판(100)의 전면에 앞서 언급한 무기절연물질 그룹 중 선택된 하나를 증착하거나, 두 물질을 연 속하여 증착하여 층간 절연막(110)을 형성한다.
다음으로, 상기 층간 절연막(110)과 하부의 게이트 절연막(102)을 식각하여, 상기 제 1 액티브 영역(A) 양측의 제 2 액티브 영역(B)을 각각 노출하는 제 1 콘택홀(112)과 제 2 콘택홀(114)을 형성한다.
도 6d에 도시한 바와 같이, 상기 층간 절연막(110)이 형성된 기판(100)의 전면에 텅스텐(W), 몰리브덴(Mo), 크롬(Cr), 몰리텅스텐(MoW) 등을 포함하는 도전성 금속그룹 중 선택된 하나를 증착하고, 연속하여 알루미늄합금을 증착한 후 패턴하여, 상기 노출된 오믹 콘택영역(B)과 각각 접촉하고 서로 이격된 소스 전극(116)과 드레인 전극(118)을 형성한다.
동시에, 상기 소스 전극(116)과 연결되는 데이터 배선(미도시)을 형성하다.
이때, 상기 소스 및 드레인 전극(116,118)은 패턴된 버퍼 금속층(F)와 알루미늄 합금층(G)의 이중금속층으로 구성된다.
따라서, 상기 버퍼 금속층(F)에 의해 상기 알루미늄 합금층(G)이 하부의 오믹 콘택층(다결정 실리콘층)(B)과 직접 접촉되는 것을 방지할 수 있다.
다음으로, 상기 버퍼층 금속층(F)을 포함한 소스 및 드레인 전극(116,118)이 형성된 기판(100)의 전면에 벤조사이클로부텐(BCB)과 아크릴(acryl)계 수지(resin)를 포함하는 투명한 유기절연물질 그룹 중 선택된 하나를 도포하여 보호막(122)을 형성한다.
다음으로, 상기 보호막(122)을 패턴하여, 상기 드레인 전극(118)의 일부를 노출하는 제 3 콘택홀(124)을 형성한다.
도 6e에 도시한 바와 같이, 상기 보호막이 형성된 기판의 전면에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 금속그룹 중 선택된 하나를 증착하고 패턴하여, 상기 드레인 전극(120)과 접촉하면서 화소영역(P)에 위치하는 화소전극(126)을 형성한다.
전술한 바와 같은 공정을 통해, 본 발명에 따른 다결정 박막트랜지스터를 포함하는 액정표시장치용 어레이기판을 제작할 수 있다.
따라서, 알루미늄 금속층과 다결정 실리콘층이 직접 접촉하는 구조에서, 상기 알루미늄 금속층과 다결정 실리콘층 사이에 버퍼 금속층을 더욱 구성하게 되면 상기 다결정 실리콘층이 단락되는 불량을 방지할 수 있다.
따라서, 상기 다결정 실리콘층이 단락되어 나타나는 문제를 해결할 수 있는 효과가 있다.
일례로, 액정표시패널의 경우, 상기 다결정 실리콘층의 단락불량을 방지함으로이로 인해 나타날 수 있는 점결함을 방지할 수 있으므로 고화질을 구현할 수 있는 효과가 있다.

Claims (16)

  1. 기판 상에 순수 다결정 실리콘의 제 1 영역과 상기 제 1 영역 양측으로 불순물이 도핑된 다결정 실리콘의 제 2 영역으로 구성된 반도체층과;
    상기 반도체층의 상부에 구성된 게이트 절연막과;
    상기 제 1 영역 대응하여 상기 게이트 절연막의 상부에 구성된 게이트 전극과;
    상기 게이트 전극 위로 상기 게이트 전극 양측의 상기 제 2 영역을 각각 노출시키며 형성된 층간절연막과;
    상기 층간절연막 위로 상기 제 2 영역과 각각 접촉하며 몰리브덴, 텅스텐 및 몰리텅스텐 중 어느 하나로 10Å 내지 100Å의 두께를 갖는 하부층과, 알루미늄 또는 알루미늄 합금의 상부층의 이중층 구조로서 서로 이격하며 형성된 소스 및 드레인 전극과;
    상기 소스 및 드레인 전극이 구성된 기판 상에 위치하고, 상기 드레인 전극 을 노출하는 보호막과;
    상기 드레인 전극과 접촉하는 화소전극
    을 포함하는 액정표시장치용 어레이기판.
  2. 제 1 항에 있어서,
    상기 소스 및 드레인 전극과 접촉하는 상기 제 2 영역의 표면에는 n+ 또는 p+ 불순물 이온이 도핑된 액정표시장치용 어레이기판.
  3. 삭제
  4. 삭제
  5. 기판 상에 중앙부의 제 1 영역과, 상기 제 1 영역 양측으로 제 2 영역이 정의(定義)된 다결정 실리콘의 반도체층을 형성하는 단계와;
    상기 다결정 실리콘의 반도체층의 상부에 게이트 절연막을 형성하는 단계와;
    상기 다결정 실리콘층의 상기 제 1 영역에 대응하는 상기 게이트 절연막의 상부에 게이트 전극을 형성하는 단계와;
    상기 게이트 전극을 블록킹 마스크로 하여 상기 제 2 영역의 표면에 n+ 또는 p+불순물을 도핑하는 단계와;
    상기 게이트 전극의 상부로 상기 게이트 전극 양측에 위치하는 불순물이 도핑된 상기 제 2 영역을 노출하는 층간 절연막을 형성하는 단계와;
    상기 층간절연막 위로 상기 제 2 영역과 각각 접촉하며 몰리브덴, 텅스텐 및 몰리텅스텐 중 어느 하나로 10Å 내지 100Å의 두께를 갖는 하부층과, 알루미늄 또는 알루미늄 합금의 상부층의 이중층 구조로서 서로 이격하며 형성된 소스 및 드레인 전극을 형성하는 단계와;
    상기 소스 전극과 드레인 전극이 형성된 기판의 상부에 상기 드레인 전극을 노출하는 보호막을 형성하는 단계와;
    상기 보호막 위로 상기 드레인 전극과 접촉하는 화소 전극을 형성하는 단계
    를 포함하는 액정표시장치용 어레이기판 제조방법.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
KR1020030028519A 2003-05-06 2003-05-06 다결정 박막트랜지스터를 포함하는 액정표시장치용어레이기판과 그 제조방법 KR100922305B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030028519A KR100922305B1 (ko) 2003-05-06 2003-05-06 다결정 박막트랜지스터를 포함하는 액정표시장치용어레이기판과 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030028519A KR100922305B1 (ko) 2003-05-06 2003-05-06 다결정 박막트랜지스터를 포함하는 액정표시장치용어레이기판과 그 제조방법

Publications (2)

Publication Number Publication Date
KR20040094951A KR20040094951A (ko) 2004-11-12
KR100922305B1 true KR100922305B1 (ko) 2009-10-21

Family

ID=37374200

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030028519A KR100922305B1 (ko) 2003-05-06 2003-05-06 다결정 박막트랜지스터를 포함하는 액정표시장치용어레이기판과 그 제조방법

Country Status (1)

Country Link
KR (1) KR100922305B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101021479B1 (ko) * 2008-12-16 2011-03-16 성균관대학교산학협력단 박막 트랜지스터, 그의 형성방법 및 박막 트랜지스터를 구비하는 평판 표시장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000347221A (ja) * 1999-05-27 2000-12-15 Sharp Corp 液晶ディスプレイ画素アレイのための、銅金属配線を用いた多結晶シリコンｔｆｔを形成する方法。
JP2001021920A (ja) * 1999-07-07 2001-01-26 Furontekku:Kk 薄膜トランジスタ基板および液晶表示装置
KR20010076730A (ko) * 2000-01-27 2001-08-16 윤종용 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000347221A (ja) * 1999-05-27 2000-12-15 Sharp Corp 液晶ディスプレイ画素アレイのための、銅金属配線を用いた多結晶シリコンｔｆｔを形成する方法。
JP2001021920A (ja) * 1999-07-07 2001-01-26 Furontekku:Kk 薄膜トランジスタ基板および液晶表示装置
KR20010076730A (ko) * 2000-01-27 2001-08-16 윤종용 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법

Also Published As

Publication number Publication date
KR20040094951A (ko) 2004-11-12

Similar Documents

Publication Publication Date Title
US11003012B2 (en) Liquid crystal display device and manufacturing method thereof
KR101250319B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판과 그 제조방법
US9496292B2 (en) Display device and manufacturing method for same
US8049830B2 (en) Liquid crystal display device and fabrication method thereof
KR20120136695A (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR20020028430A (ko) 액정표시장치용 어레이기판과 그 제조방법
US7414691B2 (en) Liquid crystal display device with prevention of defective disconnection of drain/pixel electrodes by forming two conductive layers on top of entire pixel electrode and then removing a portion of both therefrom
KR20160128518A (ko) 표시장치 및 그 제조방법
KR100508000B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
US11695020B2 (en) Active matrix substrate and method for manufacturing same
TWI384626B (zh) 用於顯示裝置之陣列基板及其製造方法
KR100653264B1 (ko) 다결정 실리콘 박막트랜지스터를 포함하는 액정표시장치용어레이기판과 그 제조방법
KR102090518B1 (ko) 산화물 반도체 박막 트랜지스터와 디스플레이 장치 및 그들의 제조방법
KR100922305B1 (ko) 다결정 박막트랜지스터를 포함하는 액정표시장치용어레이기판과 그 제조방법
KR20140013522A (ko) 박막트랜지스터, 액정표시소자 및 그 제조방법
KR101012495B1 (ko) 액정표시장치용 어레이 기판 제조 방법
KR101021693B1 (ko) 액정표시패널 및 그 제조방법
KR102164848B1 (ko) 횡전계방식 액정표시장치용 어레이기판의 제조방법
US8355089B2 (en) Liquid crystal display device and fabrication method thereof
US7701524B2 (en) LCD device comprising the drain electrode connected to an upper and a side portion of the pixel electrode and fabrication method thereof
KR101144707B1 (ko) 횡전계형 액정표시장치용 어레이 기판 및 그 제조 방법
KR101107683B1 (ko) 폴리실리콘 박막트랜지스터 어레이 기판의 제조방법
KR20110096337A (ko) 어레이 기판 및 이의 제조 방법
KR20070072106A (ko) 액정표시장치 및 그 제조방법
KR20060029365A (ko) 다결정용 마스크, 이를 이용한 박막 트랜지스터 표시판 및그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140918

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180917

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190917

Year of fee payment: 11