KR100922233B1 - 무전해 니켈-팔라듐 합금도금을 포함하는 반도체 집적회로칩의 구리패드 구조 - Google Patents
무전해 니켈-팔라듐 합금도금을 포함하는 반도체 집적회로칩의 구리패드 구조 Download PDFInfo
- Publication number
- KR100922233B1 KR100922233B1 KR1020070109660A KR20070109660A KR100922233B1 KR 100922233 B1 KR100922233 B1 KR 100922233B1 KR 1020070109660 A KR1020070109660 A KR 1020070109660A KR 20070109660 A KR20070109660 A KR 20070109660A KR 100922233 B1 KR100922233 B1 KR 100922233B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- nickel
- copper pad
- palladium alloy
- forming
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemically Coating (AREA)
Abstract
Description
조성 | 농도 |
PdCl22H2O | 2g/l |
HCl(35%) | 4 |
NH4OH(25%) | 160 |
NH4Cl | 27g/l |
NaH2PO2 | 12g/l |
NiSO46H2O | 10~12g/l |
Ethylendiamine(98%) | 26 |
Temperature | 50 ~ 60 |
pH | 8~9 |
조성 | 농도(g/l) |
KAuCl4 | 3 |
K3[Fe(CN)6] | 24 |
NaCO3 | 32 |
K,Na tartrate | 4 |
Hydrazine hydrochloride | 6 |
Temperature | 60 ~ 70 |
Claims (12)
- 실리콘 기판의 상부면에 형성되는 구리패드;상기 구리패드를 제외하고 상기 실리콘 기판의 상부면에 형성되는 패시베이션층;상기 구리 패드 위에 형성되는 니켈-팔라듐 합금층;상기 니켈-팔라듐 합금층의 원활한 형성을 위해 하부층으로서 Ni-P; 및상기 니켈-팔라듐 합금층 위에 형성되는 금 도금층을 포함하되,상기 패시베이션층은 실리콘 질화막, 실리콘 산화막 및 실리콘 산화질막 중 어느 하나 이상으로 이루어지고,상기 니켈-팔라듐 합금층은 0.5 내지 5㎛의 두께를 가지고, 니켈을 전체 합금층에서 5 내지 19wt% 포함하는 것을 특징으로 하는 반도체 집적회로 칩의 구리패드 구조.
- 삭제
- 삭제
- 제1항에 있어서,상기 금 도금층은 0.1 내지 0.5㎛의 두께를 가지는 것을 특징으로 하는 반도체 집적회로 칩의 구리패드 구조.
- (1) 실리콘 기판의 상부면에 구리패드를 형성하는 단계;(2) 상기 구리패드상에 귀금속 촉매 입자를 흡착하여 활성화하는 활성화(activation) 단계;(3) 상기 구리패드를 제외하고 실리콘 기판의 상부면 전체에 부분적으로 패시베이션층을 형성하는 형성하는 단계;(4) 활성화된 상기 구리패드상에 무전해 도금방법에 의해 니켈-팔라듐 합금층을 형성하는 단계; 및(5) 니켈-팔라듐 합금층의 상부에 솔더 젖음층 형성을 위한 금 도금층을 형성하는 단계를 포함하되,상기 (4)단계의 니켈-팔라듐 합금층은 0.5 내지 5㎛ 두께로 이루어지고, 니켈을 전체 합금층에서 5 내지 19wt% 포함하는 것을 특징으로 하는 반도체 집적회로 칩의 구리 패드 구조 형성 방법.
- 삭제
- 제5항에 있어서,상기 (2)단계의 귀금속 촉매 입자는 팔라듐 금속염인 것을 특징으로 하는 방법.
- 제5항에 있어서,상기 (2)단계의 활성화단계는 20 내지 30℃에서 10초 내지 1분 동안 수행하는 것을 특징으로 하는 방법.
- 제5항에 있어서,상기 (4)단계의 무전해도금방법은 황산니켈이 10 내지 12g/ℓ, 차아인산나트륨(H2PO2-)이 8 내지 16g/ℓ, 염화팔라듐이 2 내지 3g/ℓ 및 염화암모늄 25 내지 29g/ℓ가 포함된 무전해도금액을 사용하는 것을 특징으로 하는 방법.
- 삭제
- 삭제
- 제5항에 있어서,상기 (5)단계의 금 도금층은 0.1 내지 0.5㎛의 두께로 이루어진 것을 특징으로 하는 반도체 집적회로 칩의 구리 패드 구조 형성 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070109660A KR100922233B1 (ko) | 2007-10-30 | 2007-10-30 | 무전해 니켈-팔라듐 합금도금을 포함하는 반도체 집적회로칩의 구리패드 구조 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070109660A KR100922233B1 (ko) | 2007-10-30 | 2007-10-30 | 무전해 니켈-팔라듐 합금도금을 포함하는 반도체 집적회로칩의 구리패드 구조 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20090043869A KR20090043869A (ko) | 2009-05-07 |
KR100922233B1 true KR100922233B1 (ko) | 2009-10-20 |
Family
ID=40854524
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070109660A KR100922233B1 (ko) | 2007-10-30 | 2007-10-30 | 무전해 니켈-팔라듐 합금도금을 포함하는 반도체 집적회로칩의 구리패드 구조 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100922233B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117385346B (zh) * | 2023-12-12 | 2024-02-23 | 江苏中科智芯集成科技有限公司 | 一种晶圆中的铜基化学镀镍钯金的方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000022027A (ja) * | 1998-06-29 | 2000-01-21 | Sony Corp | 半導体装置、その製造方法およびパッケージ用基板 |
KR20010039911A (ko) * | 1999-09-22 | 2001-05-15 | 니시무로 타이죠 | 반도체 장치 및 그 제조 방법 |
-
2007
- 2007-10-30 KR KR1020070109660A patent/KR100922233B1/ko active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000022027A (ja) * | 1998-06-29 | 2000-01-21 | Sony Corp | 半導体装置、その製造方法およびパッケージ用基板 |
KR20010039911A (ko) * | 1999-09-22 | 2001-05-15 | 니시무로 타이죠 | 반도체 장치 및 그 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
KR20090043869A (ko) | 2009-05-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100375460B1 (ko) | 전기 접속용 도전 패드를 형성하기 위한 방법 및 형성된 도전 패드 | |
US5583073A (en) | Method for producing electroless barrier layer and solder bump on chip | |
US7800240B2 (en) | Under bump metallurgy structure and wafer structure using the same and method of manufacturing wafer structure | |
US20150380376A1 (en) | Surface finish for wirebonding | |
US20040224491A1 (en) | Selective ball-limiting metallurgy etching processes for fabrication of electroplated tin bumps | |
US20150118791A1 (en) | Method for treating a bond pad of a package substrate | |
CN1282645A (zh) | 用于减少焊料中金属间化合物形成的镍合金薄膜 | |
US8338954B2 (en) | Semiconductor apparatus and fabrication method thereof | |
US20020058150A1 (en) | Method for processing a semiconductor substrate having a copper surface disposed thereon and structure formed | |
US6372624B1 (en) | Method for fabricating solder bumps by wave soldering | |
CN111607811A (zh) | 铜铜键合材料的制备方法及其应用 | |
CN1770440B (zh) | 半导体引线框及电镀方法,有半导体引线框的半导体封装 | |
JP2017128791A (ja) | 無電解Niめっき皮膜を有する構造物、その製造方法および半導体ウェハ | |
JPH10287994A (ja) | ボンディング部のメッキ構造 | |
KR102004555B1 (ko) | 마이크로일렉트로닉스 디바이스들을 위한 와이어 본딩 가능한 표면 | |
KR100922233B1 (ko) | 무전해 니켈-팔라듐 합금도금을 포함하는 반도체 집적회로칩의 구리패드 구조 | |
US7855137B2 (en) | Method of making a sidewall-protected metallic pillar on a semiconductor substrate | |
CN101159253A (zh) | 凸块下金属层结构、晶圆结构与该晶圆结构的形成方法 | |
TWI790062B (zh) | 具備Ni電鍍皮膜之鍍敷結構體及含有該鍍敷結構體之引線框 | |
JP2000012605A (ja) | 半導体チップの電極部の形成方法 | |
TWI679302B (zh) | 半導體基板及其製造方法 | |
JP7261545B2 (ja) | 配線基板、半導体パッケージ及び配線基板の製造方法 | |
JP3465014B2 (ja) | パッケージ介挿基板及びその製造方法 | |
CN103178003A (zh) | 一种基于镍钯金镀层的金线键合互连方法 | |
JP6494899B1 (ja) | 半導体基板、及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
N231 | Notification of change of applicant | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121008 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20131010 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20141008 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20151006 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20170908 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20190906 Year of fee payment: 11 |