KR100922233B1 - 무전해 니켈-팔라듐 합금도금을 포함하는 반도체 집적회로칩의 구리패드 구조 - Google Patents

무전해 니켈-팔라듐 합금도금을 포함하는 반도체 집적회로칩의 구리패드 구조 Download PDF

Info

Publication number
KR100922233B1
KR100922233B1 KR1020070109660A KR20070109660A KR100922233B1 KR 100922233 B1 KR100922233 B1 KR 100922233B1 KR 1020070109660 A KR1020070109660 A KR 1020070109660A KR 20070109660 A KR20070109660 A KR 20070109660A KR 100922233 B1 KR100922233 B1 KR 100922233B1
Authority
KR
South Korea
Prior art keywords
layer
nickel
copper pad
palladium alloy
forming
Prior art date
Application number
KR1020070109660A
Other languages
English (en)
Other versions
KR20090043869A (ko
Inventor
이홍기
구석본
전성욱
Original Assignee
한국생산기술연구원
와이엠티 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국생산기술연구원, 와이엠티 주식회사 filed Critical 한국생산기술연구원
Priority to KR1020070109660A priority Critical patent/KR100922233B1/ko
Publication of KR20090043869A publication Critical patent/KR20090043869A/ko
Application granted granted Critical
Publication of KR100922233B1 publication Critical patent/KR100922233B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemically Coating (AREA)

Abstract

본 발명은 반도체 집적회로 칩의 구리 패드 구조 및 이를 형성하는 방법에 관한 것이다. 상기 구리 패드 구조는 구리패드, 니켈-팔라듐 합금층, 및 금 도금층을 포함하며, 이러한 구조 및 이의 제조방법은 종래의 방법에 비하여 공정의 단순화로 높은 생산성 및 저렴한 설비비 등의 장점을 가지며, 종래 UBM 층이 가지는 단점을 해결할 수 있다.
UBM(Under Bump Metallurgy), 니켈-팔라듐 합금층, 무전해 도금, 금도금층

Description

무전해 니켈-팔라듐 합금도금을 포함하는 반도체 집적회로 칩의 구리패드 구조{Copper pad structure of semiconductor IC chip comprising Elcetroless Nickel-Palladium alloy deposition}
본 발명은 무전해 니켈-팔라듐 합금도금을 포함하는 반도체 집적회로 칩의 구리패드 구조 및 이를 형성하는 방법에 관한 것이다.
반도체 집적회로 칩과 기판간의 상호 접속을 위한 방법으로 플립칩(Flip chip)법이 있으며 플립칩 본딩 공정에서 접속 매개체로서 반도체 칩 또는 칩 패드 상에 솔더 범프(Solder Bump)가 필요하다. 플립칩 본딩 기술은 솔더 범프 아래 UBM층인 금속층을 형성하고 있다. 이러한 UBM층은 솔더가 잘 접착할 수 있도록 솔더 젖음층(Wetting layer)을 제공하며, 솔더 성분이 반도체 칩 내부로 확산하는 것을 방지하는 역할을 해야 한다. 또한, 솔더가 리플로우 동안 패드와 잘 접착할 수 있도록 패드와 접착성을 제공해야 하며, 외부로부터 패드를 보호해야 한다.
현재 범프 공정에서 사용되고 있는 무연솔더는 대부분 주석을 다량 함유하고 있다. 주석은 구리와 반응속도가 빠르므로, 플립칩을 리플로우하는 과정이나 칩의 사용 중에 발생하는 열에 의해 솔더의 주석과 UBM의 구리가 반응하여 그 계면에는 금속간 화합물이 생성되고 구리는 소진된다. 금속간 화합물이 이상 성장하거나 UBM층 내의 구리가 완전히 소모되면, 솔더와 패드간의 접합강도가 급격히 감소한다. 이러한 문제는 젖음층(Wetting layer)을 5㎛ 이상의 두꺼운 니켈층으로 확산방지층을 형성함으로써 해결하고자 하였다.
이러한 문제를 해결하기 위해 무전해 도금법을 이용 Ni-P를 형성한 후 젖음층으로 팔라듐 및 금층을 형성함으로 금속간 화합물의 성장속도를 늦추고 패키지의 신뢰성을 향상시킬 수 있었다. 그러나, Ni-P층의 높은 응력과 솔더의 주석함량이 증가할수록 금속 간 화합물의 두께가 증가하여 패키지의 신뢰성이 저하되는 문제가 있었다.
이에 본 발명은 상기한 바와 같은 종래의 문제점을 해결하기 위해 솔더 범프 하부의 UBM 구조층을 무전해 도금법에 의하여 팔라듐-니켈 합금층을 형성함으로써 공정의 단순화 및 UBM층과 솔더 사이의 반응으로 성장하는 금속간 화합물의 성장을 억제하여 신뢰성을 향상시키기 위함이다.
따라서 본 발명은 구리 패드상의 니켈-팔라듐 합금층과 산화방지 금속층이 순차적으로 적층된 구조를 포함하는 반도체 집적회로 칩의 구리패드 구조를 제공하기 위함이다.
본 발명의 다른 목적은 상기 반도체 집적회로 칩의 구리패드 구조를 형성하는 방법을 제공하기 위함이다.
상기 목적을 달성하기 위하여, 본 발명은 하기 구성을 포함하는 반도체 집적회로 칩의 구리 패드 구조를 제공한다.
본 발명에 따른 구리 패드 구조는, 실리콘 기판의 상부면에 형성되는 구리 패드; 상기 구리 패드 위에 형성되는 니켈-팔라듐 합금층; 및 상기 니켈-팔라듐 합금층 위에 형성되는 금 도금층을 포함한다.
본 발명에 따른 구리 패드 구조는 상기 구리 패드를 제외하고 상기 실리콘 기판의 상부면에 형성되는 패시베이션층(Passivation layer)을 더 포함할 수 있다. 이 경우, 상기 니켈-팔라듐 합금층 및 금 도금층의 가장자리들은 상기 구리패드와 상기 패시베이션층 사이에 위치하거나, 상기 패시베이션층 위에 위치하도록 연장할 수 있다.
본 발명에 따른 구리 패드 구조에서, 상기 니켈-팔라듐 합금층은 0.5 내지 5㎛의 두께를, 상기 금 도금층은 0.1 내지 0.5㎛의 두께를 가지는 것이 바람직하다.
또한, 본 발명은 상기 구조를 가지는 반도체 집적회로 칩의 구리 패드 구조 형성 방법을 제공한다.
본 발명에 따른 구리 패드 구조의 형성 방법은, 실리콘 기판의 상부면에 부분적으로 구리 패드를 형성하는 단계; 상기 구리패드상에 귀금속 촉매 입자를 흡착하여 활성화하는 활성화(activation) 단계; 상기 활성화된 구리패드상에 무전해 도금방법으로 니켈-팔라듐 합금층을 형성하는 단계; 및 상기 니켈-팔라듐 합금층의 상부에 솔더 젖음층 형성을 위한 금 도금층을 형성 하는 단계를 포함한다.
본 발명에 따른 구리 패드 구조의 다른 형성 방법은, 실리콘 기판의 상부면에 부분적으로 구리 패드를 형성하는 단계; 상기 구리패드를 제외하고 실리콘 기판 의 상부면 전체에 패시베이션층을 형성하는 단계; 상기 활성화된 구리패드상에 무전해 도금방법으로 니켈-팔라듐 합금층을 형성하는 단계; 및 상기 니켈-팔라듐 합금층의 상부에 솔더 젖음층 형성을 위한 금 도금층을 형성하는 단계를 포함한다.
본 발명에서는 편의상 상기 구리패드 상에 형성된 니켈-팔라듐 합금층, 및 금 도금층을 포함하여 UBM(Under Bump Metallurgy)층으로 약칭하여 사용할 수 있다.
이하 본 발명의 무전해 니켈-팔라듐 합금 도금을 이용한 반도체 소자의 범프 형성용 UBM의 형성 방법을 첨부한 도면에 의하여 상세히 설명하기로 한다.
도 1은 본 발명의 무전해 니켈-팔라듐 합금 도금을 이용한 반도체 소자의 범프 형성용 UBM의 형성하는 공정의 개략도를 나타내며, 이를 중심으로 설명한다.
먼저, 실리콘 기판의 상부면에 구리패드를 형성한다. 구리패드는 통상적인 웨이퍼 제조 공정에서 할 수 있다.
다음으로, 본 발명은 구리패드상에 귀금속 촉매 입자를 흡착하여 활성화하는 활성화(activation) 단계를 필요로 한다. 상기 귀금속 촉매 입자는 팔라듐염(Pd)을 말한다. 상기 활성화 공정은 20 내지 30℃에서 10초 내지 1분, 바람직하게는 20초 내지 30초 동안 수행한다. 본 발명의 원활한 활성화 공정을 위하여 피도금체인 구리 패드상의 산화피막을 제거하기 위한 산세(Pickling) 공정을 활성화 단계 이전에 선택적으로 할 수 있다. 상기 산세 공정은 구리 패드 표면에 산세용액, 예를 들어 염산 10%로 구성된 산성 수용액을 침지함으로써 수행할 수 있다. 상기 산세 공정 이후 산세용액 및 구리 표면의 잔류물을 제거하기 위하여 세척하는 수세공정을 행할 수 있다. 이러한 수세공정은 세정 효과를 높이기 위해 40 내지 50℃의 비이온수 또는 초순수를 분사하는 방식을 사용하는 것이 바람직하다. 또한, 상기 활성화 공정 이전, 및 산세공정 후 수세 공정 이전에 구리패드를 제외하고 실리콘 기판의 상부면 전체에 패시베이션층을 형성할 수 있다. 패시베이션층은 실리콘 질화막, 실리콘 산화막, 실리콘 산화질막 등이 가능하다. 상기 패시베이션층은 외부와의 전기적 접속을 위하여 구리패드를 외부로 노출시킨다.
상기 활성화 공정 이후에 활성화 처리된 구리패드 표면을 세척하는 수세공정을 거친 후, 금속합금층을 석출시키기 위한 무전해 도금공정을 수행한다. 상기 무전해 도금공정에 사용되는 무전해 도금액은 주성분으로 황산니켈이 8 내지 14g/ℓ, 염화팔라듐이 1 내지 4g/ℓ를 함유할 수 있으며, 바람직하게는 황산니켈이 10 내지 12g/ℓ, 염화팔라듐이 2 내지 3g/ℓ가 함유하는 용액을 사용하는 것이 좋다. 구체적인 예로서, 무전해 도금액은 하기 표 1과 같은 조성을 가질 수 있다.
조성 농도
PdCl22H2O 2g/l
HCl(35%) 4
NH4OH(25%) 160
NH4Cl 27g/l
NaH2PO2 12g/l
NiSO46H2O 10~12g/l
Ethylendiamine(98%) 26
Temperature 50 ~ 60
pH 8~9
상기 무전해 도금공정에 의하여 활성화 공정으로 흡착된 귀금속 촉매에 니켈 및 팔라듐을 석출시켜 밀착력이 우수한 0.5 내지 5㎛ 두께의 니켈-팔라듐 합금층이 형성된다. 또한 니켈-팔라듐 합금층의 원활한 형성을 위해 하부층(Under layer)으로 Ni-P층을 형성할 수 있다. 상기 Ni-P층이 형성되는 경우 전체적으로 형성된 층의 구조는 Ni-Pd/Ni-P을 형성한다. 상기 무전해 도금공정에 의하여 형성된 니켈-팔라듐 합금층에서 니켈의 함량은 전체 함량에서 5 내지 19wt%이다.
상기 솔더 접합층으로 니켈-팔라듐 합금층을 형성 후, 상기 수세공정과 동일한 방법으로 표면을 세정한 후 솔더 젖음성(Wettability)을 좋게 하기 위해 금 도금층을 형성한다. 도금층 형성을 위한 도금액은 주성분으로 금이 2 내지 4g/ℓ, 바람직하게는 2.5 내지 3.5g/ℓ를 함유하는 것이 좋다. 구체적인 예로서, 상기 도금액은 하기 표 2와 같은 조성을 가질 수 있다.
조성 농도(g/l)
KAuCl4 3
K3[Fe(CN)6] 24
NaCO3 32
K,Na tartrate 4
Hydrazine hydrochloride 6
Temperature 60 ~ 70
상기 도금층 형성 공정은 니켈-팔라듐 합금층을 도금액에 침적하는 방법에 의하여 수행할 수 있으며, 이로부터 100 내지 500nm 두께의 도금층이 형성된다. 이후 상기 수세공정 및 건조공정과 동일한 공정을 수행하고, 이로부터 범프 형성용 UBM 금속층을 얻을 수 있다.
도 2는 본 발명의 방법에 따라 형성된 반도체 집적회로 칩의 구리패드 구조 및 솔더 범프 구조의 일 형태를 나타낸 것이다.
본 발명에 의하여 형성된 반도체 집적회로 칩의 구리패드 구조에 관한 구체적인 실시예를 하기에 상세히 설명한다. 하기 실시예는 단지 본 발명을 보다 구체적으로 설명하기 위한 것으로서 본 발명을 이에 제한하고자 함이 아니다.
본 발명의 반도체 집적회로 칩의 구리패드 구조 및 이를 형성하는 방법은 종래의 구리패드 구조를 형성하는 방법에 비해 공정을 단순화하여 높은 생산성과 저렴한 원료 및 설비비 등의 장점을 가지고 있으며, 특히 Ni-P층의 높은 응력에 의한 패드 손상과 솔더와 UBM층의 층간생성물의 생성 속도를 Ni층 내에 Pd을 함께 성장시킴으로써 상기 단점을 극복할 수 있다.
실시예 1 :
본 발명에 따른 공정순서에 따라 구리(Cu) 패드상에 두께 0.5 내지 5㎛인 무전해 니켈-팔라듐 합금층을 형성하였다. 표 1과 같은 조성의 도금액에 2 내지 60분 침적하였다. 이에 따라 형성된 무전해 니켈-팔라듐 합금층을 주사현미경으로 관찰한 후, 이를 도 3에 나타내었다
실시예 2 :
실시예 1에 따라 형성된 니켈-팔라듐 층에 표 2와 같은 침지 금도금액에 침적하여 금도층을 형성하여 주사현미경으로 관찰한 후, 이를 도 4에 나타내었다. 상기 제조된 UBM층에 대한 성분 프로파일(profile)을 도 5에 나타내었다.
도 1은 본 발명에 따른 반도체 칩 전극상에 UBM층 형성을 위한 공정흐름도이다.
도 2는 본 발명에 따라 형성된 UBM구조를 나타낸 단면도이다.
도 3은 본 발명의 방법에 의하여 형성된 니켈-팔라듐합금 도금층의 단면을 전자현미경으로 관찰한 그림이다.
도 4는 본 발명의 방법에 의하여 형성된 금 및 니켈-팔라듐 합금 도금층의 단면을 전자현미경으로 관찰한 그림이다.
도 5는 본 발명의 방법에 의하여 형성된 UBM층의 성분을 분석하여 나타낸 그림이다.

Claims (12)

  1. 실리콘 기판의 상부면에 형성되는 구리패드;
    상기 구리패드를 제외하고 상기 실리콘 기판의 상부면에 형성되는 패시베이션층;
    상기 구리 패드 위에 형성되는 니켈-팔라듐 합금층;
    상기 니켈-팔라듐 합금층의 원활한 형성을 위해 하부층으로서 Ni-P; 및
    상기 니켈-팔라듐 합금층 위에 형성되는 금 도금층을 포함하되,
    상기 패시베이션층은 실리콘 질화막, 실리콘 산화막 및 실리콘 산화질막 중 어느 하나 이상으로 이루어지고,
    상기 니켈-팔라듐 합금층은 0.5 내지 5㎛의 두께를 가지고, 니켈을 전체 합금층에서 5 내지 19wt% 포함하는 것을 특징으로 하는 반도체 집적회로 칩의 구리패드 구조.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서,
    상기 금 도금층은 0.1 내지 0.5㎛의 두께를 가지는 것을 특징으로 하는 반도체 집적회로 칩의 구리패드 구조.
  5. (1) 실리콘 기판의 상부면에 구리패드를 형성하는 단계;
    (2) 상기 구리패드상에 귀금속 촉매 입자를 흡착하여 활성화하는 활성화(activation) 단계;
    (3) 상기 구리패드를 제외하고 실리콘 기판의 상부면 전체에 부분적으로 패시베이션층을 형성하는 형성하는 단계;
    (4) 활성화된 상기 구리패드상에 무전해 도금방법에 의해 니켈-팔라듐 합금층을 형성하는 단계; 및
    (5) 니켈-팔라듐 합금층의 상부에 솔더 젖음층 형성을 위한 금 도금층을 형성하는 단계를 포함하되,
    상기 (4)단계의 니켈-팔라듐 합금층은 0.5 내지 5㎛ 두께로 이루어지고, 니켈을 전체 합금층에서 5 내지 19wt% 포함하는 것을 특징으로 하는 반도체 집적회로 칩의 구리 패드 구조 형성 방법.
  6. 삭제
  7. 제5항에 있어서,
    상기 (2)단계의 귀금속 촉매 입자는 팔라듐 금속염인 것을 특징으로 하는 방법.
  8. 제5항에 있어서,
    상기 (2)단계의 활성화단계는 20 내지 30℃에서 10초 내지 1분 동안 수행하는 것을 특징으로 하는 방법.
  9. 제5항에 있어서,
    상기 (4)단계의 무전해도금방법은 황산니켈이 10 내지 12g/ℓ, 차아인산나트륨(H2PO2-)이 8 내지 16g/ℓ, 염화팔라듐이 2 내지 3g/ℓ 및 염화암모늄 25 내지 29g/ℓ가 포함된 무전해도금액을 사용하는 것을 특징으로 하는 방법.
  10. 삭제
  11. 삭제
  12. 제5항에 있어서,
    상기 (5)단계의 금 도금층은 0.1 내지 0.5㎛의 두께로 이루어진 것을 특징으로 하는 반도체 집적회로 칩의 구리 패드 구조 형성 방법.
KR1020070109660A 2007-10-30 2007-10-30 무전해 니켈-팔라듐 합금도금을 포함하는 반도체 집적회로칩의 구리패드 구조 KR100922233B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070109660A KR100922233B1 (ko) 2007-10-30 2007-10-30 무전해 니켈-팔라듐 합금도금을 포함하는 반도체 집적회로칩의 구리패드 구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070109660A KR100922233B1 (ko) 2007-10-30 2007-10-30 무전해 니켈-팔라듐 합금도금을 포함하는 반도체 집적회로칩의 구리패드 구조

Publications (2)

Publication Number Publication Date
KR20090043869A KR20090043869A (ko) 2009-05-07
KR100922233B1 true KR100922233B1 (ko) 2009-10-20

Family

ID=40854524

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070109660A KR100922233B1 (ko) 2007-10-30 2007-10-30 무전해 니켈-팔라듐 합금도금을 포함하는 반도체 집적회로칩의 구리패드 구조

Country Status (1)

Country Link
KR (1) KR100922233B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117385346B (zh) * 2023-12-12 2024-02-23 江苏中科智芯集成科技有限公司 一种晶圆中的铜基化学镀镍钯金的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000022027A (ja) * 1998-06-29 2000-01-21 Sony Corp 半導体装置、その製造方法およびパッケージ用基板
KR20010039911A (ko) * 1999-09-22 2001-05-15 니시무로 타이죠 반도체 장치 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000022027A (ja) * 1998-06-29 2000-01-21 Sony Corp 半導体装置、その製造方法およびパッケージ用基板
KR20010039911A (ko) * 1999-09-22 2001-05-15 니시무로 타이죠 반도체 장치 및 그 제조 방법

Also Published As

Publication number Publication date
KR20090043869A (ko) 2009-05-07

Similar Documents

Publication Publication Date Title
KR100375460B1 (ko) 전기 접속용 도전 패드를 형성하기 위한 방법 및 형성된 도전 패드
US5583073A (en) Method for producing electroless barrier layer and solder bump on chip
US7800240B2 (en) Under bump metallurgy structure and wafer structure using the same and method of manufacturing wafer structure
US6750133B2 (en) Selective ball-limiting metallurgy etching processes for fabrication of electroplated tin bumps
US20150380376A1 (en) Surface finish for wirebonding
US20150118791A1 (en) Method for treating a bond pad of a package substrate
CN1282645A (zh) 用于减少焊料中金属间化合物形成的镍合金薄膜
US8338954B2 (en) Semiconductor apparatus and fabrication method thereof
US20020058150A1 (en) Method for processing a semiconductor substrate having a copper surface disposed thereon and structure formed
CN111607811A (zh) 铜铜键合材料的制备方法及其应用
JPH10287994A (ja) ボンディング部のメッキ構造
KR102004555B1 (ko) 마이크로일렉트로닉스 디바이스들을 위한 와이어 본딩 가능한 표면
KR100922233B1 (ko) 무전해 니켈-팔라듐 합금도금을 포함하는 반도체 집적회로칩의 구리패드 구조
US7855137B2 (en) Method of making a sidewall-protected metallic pillar on a semiconductor substrate
CN101159253A (zh) 凸块下金属层结构、晶圆结构与该晶圆结构的形成方法
JP2017128791A (ja) 無電解Ｎｉめっき皮膜を有する構造物、その製造方法および半導体ウェハ
TW201118966A (en) Semiconductor assembly and method for fabricating the same
JP2000012605A (ja) 半導体チップの電極部の形成方法
TWI679302B (zh) 半導體基板及其製造方法
JP7261545B2 (ja) 配線基板、半導体パッケージ及び配線基板の製造方法
JP3465014B2 (ja) パッケージ介挿基板及びその製造方法
CN103178003A (zh) 一种基于镍钯金镀层的金线键合互连方法
TWI790062B (zh) 具備Ni電鍍皮膜之鍍敷結構體及含有該鍍敷結構體之引線框
JP6494899B1 (ja) 半導体基板、及びその製造方法
Uang et al. The reliability performance of low cost bumping on aluminum and copper wafer

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121008

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131010

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141008

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151006

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170908

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190906

Year of fee payment: 11