KR100914376B1 - Method for manufacturing printed wiring board - Google Patents

Method for manufacturing printed wiring board Download PDF

Info

Publication number
KR100914376B1
KR100914376B1 KR1020037016940A KR20037016940A KR100914376B1 KR 100914376 B1 KR100914376 B1 KR 100914376B1 KR 1020037016940 A KR1020037016940 A KR 1020037016940A KR 20037016940 A KR20037016940 A KR 20037016940A KR 100914376 B1 KR100914376 B1 KR 100914376B1
Authority
KR
South Korea
Prior art keywords
jig
silicon wafer
printed wiring
wiring board
slope
Prior art date
Application number
KR1020037016940A
Other languages
Korean (ko)
Other versions
KR20040017247A (en
Inventor
우에하라마코토
Original Assignee
메지로 프리씨젼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 메지로 프리씨젼 가부시끼가이샤 filed Critical 메지로 프리씨젼 가부시끼가이샤
Publication of KR20040017247A publication Critical patent/KR20040017247A/en
Application granted granted Critical
Publication of KR100914376B1 publication Critical patent/KR100914376B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68778Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by supporting substrates others than wafers, e.g. chips
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은, 다단 적층 가능한 프린트 회로판을 제조할 수 있는 아주 얇은 프린트 배선판의 제조 방법으로서, 하기와 같은 스텝을 포함하여 이루어지는 것을 특징으로 한다:The present invention is a manufacturing method of a very thin printed wiring board which can produce a multi-stackable printed circuit board, characterized by comprising the following steps:

A. 두께가 50㎛ 내지 300㎛ 의 실리콘 웨이퍼(20)를 준비한다;A. A silicon wafer 20 having a thickness of 50 µm to 300 µm was prepared;

B. 상기 실리콘 웨이퍼(20)를 그 주연부만을 지지할 수 있는 치구(10)에 부착하고, 그 전면을 필름으로 피복하고, 상기 실리콘 웨이퍼(20)를 상기 치구(10)에게 고정한다;B. attach the silicon wafer 20 to a jig 10 capable of supporting only its periphery, cover the entire surface with a film, and fix the silicon wafer 20 to the jig 10;

C. 상기 필름을 패터닝하여 실리콘 웨이퍼(20)의 표리면을 노출시킨다;C. pattern the film to expose the front and back surfaces of the silicon wafer 20;

D. 상기 노출시켜진 실리콘 웨이퍼(20)의 소정 위치에 스루홀을 형성함과 함께, 상기 스루홀을 포함하는 상기 실리콘 웨이퍼(20)의 노출면에 금속 박막을 형성한다;D. forming a through hole at a predetermined position of the exposed silicon wafer 20 and forming a metal thin film on an exposed surface of the silicon wafer 20 including the through hole;

E. 상기 금속 박막을 패터닝하고, 뒤이어 에칭을 행하여, 소정의 도체 패턴을 얻는다.E. The metal thin film is patterned and subsequently etched to obtain a predetermined conductor pattern.

프린트 배선판Printed wiring board

Description

프린트 배선판의 제조 방법{METHOD FOR MANUFACTURING PRINTED WIRING BOARD}Manufacturing method of printed wiring board {METHOD FOR MANUFACTURING PRINTED WIRING BOARD}

본 발명은, 아주 얇은 실리콘 웨이퍼를 기재(基材)로 하는 프린트 배선판의 제조 방법에 관한 것이다.This invention relates to the manufacturing method of the printed wiring board which uses a very thin silicon wafer as a base material.

전자 부품의 고밀도 실장의 요청에 대응하여, 프린트 배선판도 다층화한 것(다층 프린트 배선판)이 사용되고 있다. 그러나, 다층 프린트 배선판은, 그 기판으로서 세라믹 기판, 적층판, 콤포지트 적층판 등을 이용하고 있고, 기판의 두께와 전기 특성상의 요구가 매치되지 않았다.In response to requests for high-density mounting of electronic components, multilayered printed wiring boards (multilayer printed wiring boards) are used. However, the multilayer printed wiring board uses a ceramic substrate, a laminated board, a composite laminated board, etc. as the board | substrate, and the board | substrate thickness and the request | requirement on the electrical property did not match.

본 발명은, 다단 적층 가능한 프린트 회로판을 제조할 수 있는 아주 얇은 프린트 배선판의 제조 방법을 제공하는 것을 목적으로 한다.An object of this invention is to provide the manufacturing method of the very thin printed wiring board which can manufacture the printed circuit board which can be laminated | stacked multistage.

즉 본 발명은, 하기와 같은 스텝을 포함하여 이루어지는 것을 특징으로 하는 프린트 배선판의 제조 방법이다.That is, this invention comprises the following steps, The manufacturing method of the printed wiring board characterized by the above-mentioned.

A. 두께가 50㎛ 내지 300㎛의 실리콘 웨이퍼를 준비한다;A. A silicon wafer having a thickness of 50 µm to 300 µm was prepared;

B. 상기 실리콘 웨이퍼를 그 주연부만을 지지할 수 있는 치구에 부착하고, 그 전면(全面)을 치구마다 필름으로 피복하고, 상기 실리콘 웨이퍼를 상기 치구에 고정한다;B. attach the silicon wafer to a jig capable of supporting only its periphery, cover the entire surface with a film for each jig, and fix the silicon wafer to the jig;

C. 상기 필름을 패터닝하여 실리콘 웨이퍼의 표리면을 노출시킨다(상기 노출시켜진 부분이 배선 패턴, 스루홀 및 범프 랜드 형성을 위한 워크 에리어가 된다);C. patterning the film to expose the front and back surfaces of the silicon wafer (the exposed portion becomes a work area for forming wiring patterns, through holes, and bump lands);

D. 상기 노출시켜진 실리콘 웨이퍼의 소정 위치에 스루홀을 형성함과 함께, 상기 스루홀을 포함하는 상기 실리콘 웨이퍼의 노출면에 금속 박막을 형성한다; 그리고D. forming a through hole at a predetermined position of the exposed silicon wafer, and forming a metal thin film on an exposed surface of the silicon wafer including the through hole; And

E. 상기 금속 박막을 패터닝하고, 뒤이어 에칭을 행하여, 소정의 도체 패턴을 얻는다.E. The metal thin film is patterned and subsequently etched to obtain a predetermined conductor pattern.

도 1은 본 발명의 프린트 배선판의 제조 방법을 주요 공정의 흐름에 따라서 도시한 블록도.BRIEF DESCRIPTION OF THE DRAWINGS The block diagram which shows the manufacturing method of the printed wiring board of this invention according to the flow of a main process.

도 2는 본 발명의 프린트 배선판의 제조 방법에 이용하는 치구를 그것에 지지한 기판 재료와 함께 도시한 평면도.Fig. 2 is a plan view showing a jig for use in the method for producing a printed wiring board of the present invention together with a substrate material supporting it.

도 3은 도 2에 도시한 기판 재료를 지지한 치구의 한 양태를 도시한 부분 확대 단면도(A-A선으로 절단).FIG. 3 is a partially enlarged cross-sectional view (cut along the line A-A) showing one embodiment of the jig supporting the substrate material shown in FIG.

도 4는 도 2에 도시한 기판 재료를 지지한 치구의 다른 양태를 도시한 부분 확대 단면도(A-A선으로 절단).4 is a partially enlarged cross-sectional view (cut along line A-A) showing another embodiment of the jig supporting the substrate material shown in FIG.

도 5는 도 2에 도시한 기판 재료를 지지한 치구의 또다른 양태를 도시한 부분 확대 단면도(A-A선으로 절단),5 is a partially enlarged cross-sectional view (cut along line A-A) showing another embodiment of the jig supporting the substrate material shown in FIG. 2;

도 6은 도 2에 도시한 기판 재료를 지지한 치구의 또한 또다른 양태를 도시 한 부분 확대 단면도(A-A선으로 절단).FIG. 6 is a partially enlarged cross-sectional view (cut along line A-A) showing yet another embodiment of the jig supporting the substrate material shown in FIG.

도 7은 도 3에 도시한 기판 재료를 지지한 치구를 필름으로 피복하고, 그리고 상기 기판 재료의 표리면을 노출시킨 상태를 도시한 부분 확대 단면도.Fig. 7 is a partially enlarged cross-sectional view showing a state in which the jig supporting the substrate material shown in Fig. 3 is covered with a film, and the front and back surfaces of the substrate material are exposed.

여기서, 각 부호는Where each symbol

10 : 치구10: jig

10a : 치구의 주체부(主體部)10a: Juche part of the jig

10b : 치구의 단부(段部)10b: end of jig

10c : 치구의 슬로프부(한쪽의 슬로프부)10c: slope part of jig (one slope part)

10d : 치구의 슬로프부(다른쪽의 슬로프부)10d: Slope part of jig (other slope part)

11 : 치구의 한쪽의 구성 부재11: one member of the jig

11a : 치구의 한쪽의 구성 부재의 단부11a: end of one component member of the jig

11b : 치구의 한쪽의 구성 부재(주체부)11b: One structural member of the jig (main part)

11c : 치구의 한쪽의 구성 부재의 슬로프부 또는 주체부의 슬로프부(한쪽의 슬로프부)11c: slope part of one structural member of jig or slope part of main part (one slope part)

11d : 치구의 한쪽의 구성 부재(주체부)의 슬로프부(다른쪽의 슬로프부)11d: Slope part (other slope part) of one structural member (main part) of the jig

12 : 치구의 다른쪽의 구성 부재12: member of the other side of the jig

12a : 치구의 다른쪽의 구성 부재의 단부12a: end of the other member of the jig

12b : 치구의 다른쪽의 구성 부재(도너츠 형상의 부재)12b: Other structural member of the jig (donut-shaped member)

12c : 치구의 다른쪽의 구성 부재의 슬로프부12c: slope portion of the other structural member of the jig

13 : 치구의 홈 13: jig home                 

14 : 개구부14 opening

15 : 피복 필름15: coating film

20 : 기판 재료20: substrate material

20a : 기판 재료의 주연부20a: periphery of substrate material

를 각각 나타낸다.Respectively.

본 발명을, 실시형태를 도시한 첨부 도면(도 1을 제외하고, 각 부재의 상호 관계 및 구조를 나타내는 것이 목적이기 때문에, 도시의 치수는 실제 치수가 아니다)을 참조하면서 상세히 설명한다.EMBODIMENT OF THE INVENTION This invention is demonstrated in detail, referring an accompanying drawing which shows embodiment (except FIG. 1, since the objective is showing the mutual relationship and structure of each member, the dimension of illustration is not actual dimension).

도 1에 도시한 것이 본 발명의 표준적 프로세스 다이어그램이다.1 is a standard process diagram of the present invention.

A. 기판의 준비A. Preparation of the Substrate

본 발명에서는, 기판 재료(20)로서 잉고트로부터 잘라낸 실리콘 웨이퍼를 사용한다. 그 두께는 50 내지 300㎛이다 (그와 관련하여 반도체용의 그것은 8인치의 것으로 735㎛이다. 칩의 상태에서는 최소 30㎛ 정도의 두께이지만, 이것은 잉고트로부터 잘라내진 웨이퍼에 별도 연삭 가공을 시행하여 줄인 것이다). 또한, 그 표면의 거칠기는, 1000Å 내지 5000Å(JIS B 0601에 규정하는 10점 평균 거칠기 : Rz) 정도로 충분하고, 반도체용의 그것과 같은 경면 마무리를 필요로 하지 않는다.In the present invention, a silicon wafer cut out from an ingot is used as the substrate material 20. Its thickness is 50 to 300 µm (related to that for semiconductors, which is 8 inches and 735 µm. In the state of the chip, the thickness is at least about 30 µm, but this is performed by separately grinding the wafer cut out from the ingots). Reduced). In addition, the surface roughness is sufficient as about 1000 kPa-5000 kPa (10 point average roughness: Rz prescribed | regulated to JIS B 0601), and does not require the same mirror finish as that for semiconductors.

B. 치구에의 부착B. Attachment to fixture

전 공정에서 준비된 기판 재료(20)는 그 두께가 얇기 때문에, 그 후의 가공에서의 핸들링성이나 가공 정밀도를 고려하여, 상기 기판을 특수한 치구(10)로 지 지한다. 구체적으로는, 도 2에 도시한 바와 같이, 상기 기판의 주연부(20a)를 상기 치구의 주체부(10a) 내주연부에게 마련된 단부(10b)(도면에 있어서, 전둘레에 형성된 양태로 도시되어 있지만, 둘레 방향에 소정 간격으로 갈고리 형상으로 띄엄띄엄 형성하여도 좋다. 그 경우에는, 지지의 안정성 확보의 관점에서 적어도 3곳에 마련한다)상에 재치한다(후술하는 바와 같이, 다음 공정에서 상기 치구와 상기 기판은 필름으로 일체화하기 때문에, 보통은 재치로 충분하다), 또한, 도 3에게 도시한 치구(10)는, 하나의 부재(10a)(이하에서는, 치구의 주체부라고 한다)로 이루어지는 것이지만, 상기 치구상에의 상기 기판의 지지를 보다 확실하게 하기 위해, 상기 부재를 2개의 부재(11와 12)로 분할하고, 양 부재의 내주연부에 각각 단부(11a, 12a)(단부의 높이는 각각 상기 기판의 두께의 1/2)를 마련하고, 양 부재로 상기 기판의 주연부(20a)를 끼워 넣는 형태(도 4 참조)로 하여도 좋고, 한쪽의 부재(11)의 내주연부에만 단부(11a)(그 높이는 상기 기판의 두께와 같다)를 마련하고, 다른쪽의 부재(12)는 그 하면이 평탄하고 상기 하면의 선단부에서 상기 단부에 재치된 상기 기판의 주연부(20a)의 윗면을 누르는 양태(도 5 참조)로 하여도 좋고, 상기 치구를, 단부를 갖는 주체부(11b)(실질적으로 도 4 및 도 5에 도시한 치구를 구성하는 2개의 부재(11, 12)가 일체로 된 형태이고, 상기 단부의 바닥부가, 상기 주체부의 두께의 중심보다 상기 기판 두께의 1/2 내려간 위치가 되도록 형성)와, 상기 단부의 속깊이를 그 폭으로 하고, 그 외주연부를 상기 치구의 단부의 최심부(最深部)에 맞닿는 실질적으로 도너츠 형상의 원판(12b)(도 5에 도시한 다른쪽의 부재(12가 그 선단부만으로 이루어진 형태)로 되는 것으로 하여도 좋다(도 6 참조). 도면 중, 부호 14는 상기 치구의 개구부이다(도 2는 상기 치구에 상기 기판이 부착된 상태로 그려져 있기 때문에, 부호 20과 14, 및 20a와 10b와 11a와 12a와 12b가, 각각 동일 개소에 붙어 있다. 또한 부호 10a와 11과 11b와 12도 그들이 지시하는 부재의 윗면과 하면이 맞닿은 상태로 위에서 보고 있기 때문에 동일 개소에 붙어 있다). 또한, 상기 치구를 구성하는 부재의 슬로프부(10c, 10d, 11c, 11d, 12c, 11d)는, 후술하는 필름에 의한 피복 공정에서 상기 치구 및 상기 기판의 원활한 피복 및 금속 박막의 형성 공정(1 및/또는 2) 및 도체 패턴의 형성 공정에서 도포되는 레지스트의 두께의 균일화를 위해 그와 같이 되어 있는 것이다(슬롯 코팅 코터를 지름 방향으로 배치·적용하는 - : 스핀 코팅 잉여 레지스트의 원활 배출 - 등). 그 각도는, 상기 치구상에 지지하여야 할 상기 기판의 지름, 따라서 상기 치구의 지름, 또한 도포하는 레지스트의 성질에 응하여 적절히 설정하면 좋다. 일반적으로는, 3 내지 10°의 범위에서 선정한다. 또한, 상기 치구의 모서리부, 예를 들면 외주면으로부터 상하면으로의 이행 부분이나, 구석부에는, 다음 공정인 필름에 의한 피복을 확실한 것으로 하기 위해, 적당한 R을 붙여 두는 것이 바람직하다.Since the board | substrate material 20 prepared in the previous process is thin, the said board | substrate is supported by the special jig 10 in consideration of the handling property and processing precision in subsequent processing. Specifically, as shown in FIG. 2, the edge portion 20a of the substrate is shown in an end portion 10b provided in the inner circumferential portion of the main portion 10a of the jig (in the drawing, but shown in the form formed around the entire circumference). It may be provided in the shape of a hook at a predetermined interval in the circumferential direction, in which case it is placed on at least three places from the viewpoint of securing the stability of the support (as described later), Since the board | substrate is integrated with a film, it is usually enough to mount it. Moreover, the jig 10 shown to FIG. 3 consists of one member 10a (henceforth a main part of a jig), In order to more securely support the substrate on the jig, the member is divided into two members 11 and 12, and the ends 11a and 12a (the heights of the ends are respectively the inner periphery of both members, respectively). Of the substrate 1/2), and the shape of the periphery 20a of the substrate may be sandwiched by both members (see Fig. 4), and the end 11a (the height of only one inner periphery of one member 11 may be The same as the thickness of the substrate), and the other member 12 has a flat lower surface thereof and presses the upper surface of the periphery 20a of the substrate placed at the end portion at the tip of the lower surface (see FIG. 5). ), And the jig is a form in which the main body portion 11b (the two members 11 and 12 constituting the jig shown in Figs. 4 and 5) is integrally formed. The bottom portion of the main body portion is formed at a position that is 1/2 of the thickness of the substrate from the center of the thickness of the main body portion, and the depth of the end portion is set to the width thereof, and the outer peripheral portion thereof is the deepest portion of the end portion of the jig. Substantially donut shaped disc 12b (the other part shown in FIG. (12 is a form consisting only of the distal end portion thereof) (see Fig. 6.) In the drawing, reference numeral 14 denotes an opening of the jig (Fig. 2 is drawn with the substrate attached to the jig). , 20 and 14, and 20a and 10b and 11a and 12a and 12b are attached to the same location, respectively. Reference numerals 10a, 11, 11b, and 12 are also attached to the same place because they are viewed from above with the upper and lower surfaces of the members indicated by them contacting each other). Incidentally, the slope portions 10c, 10d, 11c, 11d, 12c, and 11d of the members constituting the jig have a smooth coating process of the jig and the substrate and a metal thin film forming step (1) And / or 2) and so as to uniformize the thickness of the resist applied in the formation process of the conductor pattern (disposing and applying the slot coating coater in the radial direction:: smooth discharge of the spin coating excess resist), etc. ). The angle may be appropriately set depending on the diameter of the substrate to be supported on the jig, the diameter of the jig, and the properties of the resist to be applied. Generally, it selects in the range of 3-10 degrees. In addition, it is preferable to attach appropriate R to the edge part of the said jig | tool, for example, the transition part from an outer peripheral surface to an upper and lower surface, and a corner part, in order to make sure the coating by the film which is the next process.

여기서, 상기 치구는, 어느 정도의 강성을 가지며, 도전성 및 내화학약제성이 우수하다는 점에서, 알루미늄, 구리, 황동 등의 금속으로 제작된다(치구가 2개의 부재로 이루어지고, 그들의 한쪽의 부재가 도너츠 형상의 원판인 양태에서는, 그 중량도 상기 기판의 지지에 기여하기 때문에, 금속제로 하는 것이 바람직하다). 또한, 상기 치구의 단부는, 그 위에 상기 기판을 재치한 상태에서, 상기 치구의 윗면과 상기 기판의 윗면과의 거리 : H(도 4 및 도 5에 도시한 양태에서는, 상기 치 구의 다른쪽의 부재의 윗면과 상기 기판의 윗면과의 거리, 도 6에 도시한 양태에서는, 상기 치구의 주체부의 윗면과 상기 기판의 윗면과의 거리)가 상기 치구의 하면과 상기 기판의 하면과의 거리 : H(도 4 및 도 5에 도시한 양태에서는, 상기 치구의 한쪽의 부재의 하면과 상기 기판의 하면과의 거리, 도 6에 도시한 양태에서는, 상기 치구의 주체부의 하면과 상기 기판의 하면과의 거리)가 동등하게 되도록 설정한다. 도체 패턴의 고밀도화를 도모하기 위해 상기 기판의 상하면을 그 형성 개소로서 활용함에 있어서, 그 형성 조작으로서의 패터닝에 있어서의 노광을 상기 기판의 상하면의 뒤집음으로 간단하게 할 수 있기 때문이다. 또한, 도면에서는 상기 기판 재료로서의 실리콘 웨이퍼 1장에 대해 상기 치구가 1개인 양태가 도시되어 있지만, 물론 복수장의 실리콘 위이퍼에 대해 상기 치구를 1개로 한 양태를 취할 수 있음은 말할 필요도 없다(노광 워크 에어리어 확보의 유연성으로부터는 1대1의 대응이 좋고, 한편, 후술하는 금속 박막의 형성의 효율화라는 점에서는 복수대1의 대응이 좋기 때문에, 상황에 따라 적절히 선정하면 좋다). 또한, 실질적으로 각형의 치구로 도시되어 있지만, 그 외형은 원형이나 다각형으로 하여도 좋음은 물론이다. 또한, 상기 치구의 윗면과 하면 및 그것들에 연결되는 슬로프에 방사 형상으로 복수(그 수는, 상기 치구상에 지지하여야 할 상기 기판의 지름, 따라서 상기 치구의 지름에 따라 적절히 선정하면 좋다)의 공기 빠짐용 홈(13)을 상기 치구의 합성 분포를 배려하여 마련한다(그 시점 또는 종점은, 상기 치구의 외주 단부이고, 그 종점 또는 시점은, 상기 치구의 슬로프의 내주 단부이다). 후술하는 필름 피복을 확실하게 행하기 위해서이다. 여기서, 상기 홈의 형상(단면)은 반원, 반타원, 각(角), 삼각 등 필름 피복시의 상기 치구 및 상기 기판과 필름간에 존재하는 공기가 원활하게 빠질 수 있는 것이면 어떤 형상라도 좋다. 단, 상기 홈의 벽의 상단으로부터 상기 치구의 슬로프부를 포함하는 상하면으로의 이행부는, 필름의 밀착성을 확보하기 위해 R을 붙여 두는 것이 바람직하다.Here, the jig is made of metal such as aluminum, copper, brass, etc. in that the jig has a certain degree of rigidity and is excellent in electroconductivity and chemical resistance (the jig consists of two members, one of which is one of them). In the aspect which is a donut-shaped disc, since the weight also contributes to support of the said board | substrate, it is preferable to set it as metal). Moreover, the edge part of the said jig | tool is a distance between the upper surface of the said jig and the upper surface of the said board | substrate in the state which mounted the board | substrate on it: H (in the aspect shown to FIG. 4 and FIG. 5, the other side of the jig | tool) The distance between the upper surface of the member and the upper surface of the substrate, the distance between the upper surface of the main body of the jig and the upper surface of the substrate in the embodiment shown in Fig. 6) the distance between the lower surface of the jig and the lower surface of the substrate: H 4 and 5, the distance between the lower surface of one member of the jig and the lower surface of the substrate, and the lower surface of the main part of the jig and the lower surface of the substrate in the embodiment shown in FIG. 6. Distance) is set to be equal. This is because exposure of the upper and lower surfaces of the substrate can be simplified by flipping the upper and lower surfaces of the substrate in utilizing the upper and lower surfaces of the substrate as the formation points in order to increase the density of the conductor pattern. In addition, although the figure with one jig | tool is shown with respect to one silicon wafer as said board | substrate material in a figure, it cannot be overemphasized that the aspect with one jig | tool can be taken for plural sheets of silicon wipers, of course ( From the flexibility of securing the exposure work area, one-to-one correspondence is good, while the one-to-one correspondence is good in terms of the efficiency of formation of the metal thin film described later, so it may be appropriately selected according to the situation). In addition, although shown as a substantially square jig | tool, it is a matter of course that the external shape may be circular or polygonal. In addition, a plurality of air radiates on the upper surface and the lower surface of the jig and the slopes connected thereto (the number may be appropriately selected depending on the diameter of the substrate to be supported on the jig, and thus the diameter of the jig). The release groove 13 is provided in consideration of the synthetic distribution of the jig (the start point or the end point is the outer circumferential end of the jig and the end point or the start point is the inner circumferential end of the slope of the jig). It is for reliably performing the film coating mentioned later. Here, the shape (section) of the groove may be any shape as long as the jig and the air present between the substrate and the film when the film is coated, such as a semicircle, a semi-ellipse, an angle, a triangle, and the like, can be smoothly released. However, it is preferable to attach R in order to ensure the adhesiveness of a film from the upper end of the wall of the said groove to the upper and lower surfaces containing the slope part of the said jig | tool.

C. 필름에 의한 피복C. Cover by Film

그 후의 가공의 정밀도를 확보하기 위해, 상기 치구에 지지된 상기 기판 재료를, 상기 치구와 함께 필름(14)으로 피복·고정한다. 상기 필름으로서는, 취급성의 면에서 드라이 레지스트, 예를 들면 네가형의 드라이 필름을 후보로서 들 수 있다. 또한, 상기 필름에 의한 피복은, 상기 필름을, 예를 들면 진공 래미네이트법 등으로 상기 기판 재료가 지지된 상기 치구 전체에 밀착시키고, 그리고 상기 필름을, 상기 기판의 주연부(20a)의 안쪽 부근부를 제외한 상기 기판 재료의 표리면이 노출하도록 패터닝함으로써 행한다(도 7 참조. 상기 기판 재료는, 그 표리면의 대부분(도면중의 화살표를 붙인 범위)이 노출시켜진 상태에서 상기 치구에 긴밀히 지지되어 있다. 또한, 도 7은 단면도이기 때문에, 상기 피복 필름도, 본래는 사선을 넣어서 표시하여야 하지만, 표시의 번잡함을 피하기 위해 사선은 할애하였다).In order to ensure the precision of subsequent processing, the said board | substrate material supported by the said jig | tool is coat | covered and fixed with the film 14 with the said jig | tool. As said film, a dry resist, for example, a negative dry film is mentioned as a candidate from the viewpoint of handleability. Moreover, the coating | cover with the said film adheres the said film to the whole jig | tool which the said board | substrate material was supported by the vacuum lamination method etc., for example, and the said film was close to the inner side of the periphery 20a of the said board | substrate. Patterning is performed so that the front and back surfaces of the substrate material except the portion are exposed (see Fig. 7. The substrate material is closely supported by the jig in a state where most of the front and back surfaces (indicated by arrows in the drawing) are exposed. In addition, since Fig. 7 is a sectional view, the coating film should also be displayed with diagonal lines, but the diagonal lines have been devoted in order to avoid display clutter.

D. 스루홀의 형성D. Formation of Through Hole

프린트 회로판의 다단 적층을 위해 상기 기판 재료의 소정의 위치에 스루홀을 형성한다. 상기 기판 재료는 그 두께가 얇기 때문에, 상기 스루홀의 형성 방법으로서는 레이저, 예를 들면 탄산가스 레이저나 YAG 레이저에 의한 천공법, 플라즈마 에칭법, 포토리소그래피법 등을 적용할 수 있다. Through holes are formed at predetermined positions of the substrate material for multi-stage stacking of printed circuit boards. Since the substrate material is thin in thickness, a laser, for example, a drilling method using a carbon dioxide laser or a YAG laser, a plasma etching method, a photolithography method, or the like can be used as the method for forming the through hole.                 

E. 금속 박막-1의 형성E. Formation of Metal Thin Film-1

후술하는 금속 박막-2의 밀착성을 확보하기 위해, 상기 기판 재료가 노출한 표면에 금속 박막-1, 예를 들면 IT0나 구리[Cu] 등의 박막(두께 : 적어도 50Å)을 형성한다. 그 방법으로서는 증착법을 들 수 있다. 한편 얻어지는 금속 박막의 두께가 별로 두껍지 않아도 좋은 용도에 대해서는, 상기 금속 박막-1은, 무전해 도금법(니켈[Ni]의 박막을 형성한 후, 금[Au]으로 상기 니켈 박막의 일부를 치환한다)으로도 형성할 수 있다(이 경우, 형성되는 박막은, 하층 또는 기층이 니켈, 상층 또는 표층이 금의 복합막으로 이루어진다). 또한, 이 금속 박막-1은, 상기 기판 재료의 표면뿐만 아니라, 앞서 형성한 스루홀 벽면에도 형성한다.In order to secure the adhesion of the metal thin film-2 described later, a metal thin film-1, for example, IT0 or a thin film of copper [Cu] or the like (thickness: at least 50 kPa) is formed on the surface exposed by the substrate material. As the method, a vapor deposition method is mentioned. On the other hand, for applications in which the thickness of the obtained metal thin film does not have to be very thick, the metal thin film-1 is formed by electroless plating (a thin film of nickel [Ni], and then a part of the nickel thin film is replaced with gold [Au]). ) Can be formed (in this case, the formed thin film is made of a composite film of nickel in the lower layer or base layer, and in the upper layer or the surface layer). The metal thin film-1 is formed not only on the surface of the substrate material but also on the through hole wall surface formed above.

F. 금속 박막-2의 형성F. Formation of Metal Thin Film-2

그 위에 금속 박막-1이 형성된 상기 기판 재료의 표면에 도체 패턴의 주체가 되는 금속 박막-2, 예를 들면 Cu 등을 형성한다. 그 방법으로서는 무전해 도금법을 들 수 있다(공정 E에서 무전해 도금법을 적용하는 경우에는, 이 공정은 불필요). 보다 두꺼운 금속 박막(두께 : 3㎛ 이상)을 소망하는 경우에는 다시 전기 도금법을 적용한다. 또한, 이 금속 박막은, 상기 기판 재료의 표면뿐만 아니라, 앞서 형성한 스루홀 벽면에도 형성한다.On the surface of the substrate material on which the metal thin film-1 is formed, a metal thin film-2, for example, Cu, which is the main body of the conductor pattern is formed. As the method, an electroless plating method can be mentioned (when the electroless plating method is applied in step E, this step is unnecessary). If a thicker metal thin film (thickness: 3 µm or more) is desired, electroplating is again applied. The metal thin film is formed not only on the surface of the substrate material but also on the through hole wall surface formed above.

G. 도체 패턴의 형성G. Formation of Conductor Patterns

종래의 도체 패턴의 형성과 마찬가지로, 레지스트 도포(보통 방법에 따라 행하면 좋다. 단, 슬롯 코터 단용(單用) 또는 슬롯 코터에 의한 도포 후에 상기 치구를 회전시키는 슬롯·앤드·스핀법의 적용이 레지스트의 소비량이 적게 끝남과 함 께, 오목부에도 도포할 수 있기 때문에 바람직하다. 또한, 슬롯 코터는 치구(10) 및 기판(20)의 지름 방향으로 배치하고, 상기 슬롯 코터를, 상기 치구 및 상기 기판의 센터를 중심으로 하여 회전시키면 좋다), 노광·현상(소망하는 도체 패턴 이외의 부분의 금속 박막을 노출시킨다), 노출시켜진 금속 박막의 에칭 제거, 레지스트의 박리·제거를 행한다. 또한, 상기 기판 재료를 상기 치구에 고정하기 위한 필름으로서 네가형의 드라이 필름을 사용한 경우에는, 여기서 사용하는 레지스트로서는 포지형의 것을 사용한다. 이 공정에서 사용하는 현상액으로의 상기 필름의 용해를 방지할 수 있기 때문이다.Resist coating (usually according to the method) is carried out similarly to the formation of a conventional conductor pattern. However, the application of the slot-and-spin method of rotating the jig after application by the slot coater end or by the slot coater is applied. It is preferable because the consumption of sigma can be applied to the concave portion with a small amount of the end .. In addition, the slot coater is disposed in the radial direction of the jig 10 and the substrate 20, and the slot coater is placed in the jig and the jig. It may rotate about the center of a board | substrate), exposure and image development (expose the metal thin film of parts other than a desired conductor pattern), the etching removal of the exposed metal thin film, and the peeling / removal of a resist are performed. In addition, when a negative dry film is used as a film for fixing the said board | substrate material to the said jig | tool, a positive type thing is used as a resist used here. This is because dissolution of the film in the developer used in this step can be prevented.

H, 기타H, other

일단, 여기까지의 공정으로 프린트 배선판으로서의 기능을 갖는 것이 제조되기 때문에, 후에는 소망하는 크기로 절단함으로써 프린트 배선판을 얻을 수 있지만, 또한 상기 프린트 배선판에 범프의 형성을 행할 필요가 있으면, 절단 전에, 레지스트 도포, 노광·현상(도체 패턴중의 범프 형성 개소를 노출시킨다), 범프 형성(금 이온을 함유하는 용액을 이용한 도금이면 좋다. 또한, 범프는 어느 정도의 높이를 필요로 하기 때문에, 우선 구리 또는 니켈 등으로 이루어지는 하지를 형성하고, 상기 하지의 표층에만 금 도금을 시행하면 좋다), 레지스트의 박리·제거라는 일련의 조작을 행하든지 또는 솔더 볼을 보통 방법에 따라 소정의 위치에 피착시키면 좋다.Since what has the function as a printed wiring board is manufactured by the process to here, a printed wiring board can be obtained by cutting | disconnecting to a desired size after that, but if it is necessary to form bumps on the said printed wiring board, before cutting, Resist coating, exposure and development (expose the bump formation points in the conductor pattern), bump formation (plating using a solution containing gold ions may be sufficient. In addition, since bumps require a certain height, copper is first used. Alternatively, a base made of nickel or the like may be formed and gold plating may be performed only on the surface layer of the base), or a series of operations such as peeling and removing the resist may be performed, or the solder ball may be deposited at a predetermined position according to a usual method. .

여기까지, 기판상에 도체 패턴을 새롭게 형성하는 케이스로서 설명하여 왔지만, 본 발명의 치구를 이용하는 제법(製法)의 특징은, 종래에는 예가 없을 정도의 아주 얇은 기판(실리콘 웨이퍼)이라도 그 얇음에 기인하는 문제를 해소할 수 있는 것이기 때문에, 기판상에 이미 도체 패턴이 형성된 것, 예를 들면 회로 형성이 끝난 IC에 범프만을 형성하는 케이스에서도 적용할 수 있음은 물론이다. 그와 관련하여, 종래의 IC 제조에서는, 두꺼운 상태의 기판(실리콘 웨이퍼)의 이면을 소망하는 두께로 물리 연삭한 후에 범프를 형성하는 방법(범프를 형성하는 기판은 얇기 때문에 당연히 핸들링성이 나쁘다)이나 두꺼운 상태의 기판(실리콘 웨이퍼)에 범프를 형성한 후, 드라이 에칭 등으로 상기 기판의 이면을 소망하는 두께로 연삭하는 방법(도라이 에칭 설비를 설치하기 위해 상당한 비용을 요한다)이 적용되고 있었다.Although description has been made as a case of newly forming a conductor pattern on the substrate, the feature of the manufacturing method using the jig of the present invention is attributable to its thinness even in a very thin substrate (silicon wafer) of which there is no conventional example. It is a matter of course that the present invention can be applied to a case in which a conductor pattern is already formed on a substrate, for example, a case in which only a bump is formed in a circuit-formed IC. In that regard, in conventional IC manufacturing, a method of forming bumps after physically grinding the back surface of a thick substrate (silicon wafer) to a desired thickness (a substrate that forms bumps is of course poor in handling). After the bumps are formed on a thick substrate (silicon wafer), a method of grinding the back surface of the substrate to a desired thickness by dry etching or the like (a considerable cost is required for installing a Torai etching facility) has been applied.

실시예Example

8인치의 실리콘 웨이퍼(두께 : 20㎛ ; 공칭 지름 200㎜)을 사용하여, 하기한 요령으로 프린트 배선판 20개를 제조하였다.Using 8-inch silicon wafers (thickness: 20 µm; nominal diameter 200 mm), 20 printed wiring boards were manufactured by the following method.

1. 기판 재료 지지용 치구1. Jig for supporting substrate material

하기와 같은 사양의 치구(구체적 상태는 도 3에 도시한 것)를 사용.Jig (specific state is shown in Fig. 3) using the following specifications.

·세로 : 230mm ;Length: 230 mm;

·가로 : 230mm ;Width: 230mm;

·두께 : 1mm ;Thickness: 1mm;

·개구부의 지름 196mm ;Opening diameter 196 mm;

·단부의 폭 : 2mm ;End width: 2 mm;

·단부의 형성 범위 : 전둘레 ;· Formation range of end: whole circumference;

·상부 슬로프의 경사 : 약 7.6° Slope of upper slope: about 7.6 °                 

·하부 슬로프의 경사 : 약 4.6°Lower slope: about 4.6 °

2. 필름 피복2. film cloth

상기한 치구의 단부에 재치한 실리콘 위이퍼의 양면을, 진공 래미네이터(니치고모톤사제 CVA MODEL 725)를 이용하여, 드라이 필름(니치고모톤사제 NIT315 ; 두께 15㎛)으로 상기 치구마다 피복하여 상기 실리콘 웨이퍼를 상기 치구에 밀착 고정하고, 뒤이어, 보통 방법에 따라 상기 피복 드라이 필름을 노광·현상하고, 직경 : 190mm의 워크 에어리어(양면)를 상기 실리콘 웨이퍼상에 확보하였다.Both surfaces of the silicon wiper placed on the end of the above jig were coated with a dry film (NIT315 manufactured by Nichigo Moton Co., Ltd .; thickness 15 μm) using a vacuum laminator (CVA MODEL 725 manufactured by Nichigo Moton Co., Ltd.) for each jig. The silicon wafer was tightly fixed to the jig, and then the coated dry film was exposed and developed according to a usual method, and a work area (both sides) having a diameter of 190 mm was secured on the silicon wafer.

3. 스루홀의 형성3. Formation of Through Hole

웨트 에칭법으로 상기 워크 에어리어 내의 실리콘 위이퍼에 스루홀(지름 100㎛)을 10개/장 형성하였다.Ten through holes (100 micrometers in diameter) were formed in the silicon wiper in the said work area by the wet etching method.

4. 금속 박막-1의 형성4. Formation of Metal Thin Film-1

스퍼터링 장치(일본진공사제 SH-450)를 사용하고, 상기 워크 에어리어 내의 실리콘 웨이퍼(양면. 스루홀의 내벽을 포함한다)상에 금속 박막-1(ITO ; 두께 : 100Å)을 형성하였다(대상 웨이퍼 매수 : 1장).A metal thin film-1 (ITO; thickness: 100 kPa) was formed on a silicon wafer (both sides, including the inner wall of the through hole) in the work area using a sputtering apparatus (SH-450 manufactured by JK Corporation). : 1 page).

또한, 무전해 도금법(멜텍스사제 멜플레이트Ni-867M1 내지 M2 및 Au-601을 사용)으로도, 금속 박막-1(Ni + Au ; 두께 : 0.5㎛)을 형성하였다(대상 웨이퍼 매수 : 1장).In addition, the metal thin film-1 (Ni + Au; thickness: 0.5 mu m) was also formed by the electroless plating method (mel plate Ni-867M1 to M2 and Au-601 manufactured by Meltex) (number of wafers: 1 sheet) ).

5. 금속 박막-2의 형성5. Formation of Metal Thin Film-2

무전해 도금법(시푸레이 파이스트사제 Cu Posit 251을 사용)으로, 앞서 스퍼터링법으로 형성한 금속 박막-1상에 다시 금속 박막-2(Cu ; 두께 : 20㎛)를 형성하 였다.By the electroless plating method (using Cu Posit 251 manufactured by Sipure Fyist Co., Ltd.), metal thin film-2 (Cu; thickness: 20 mu m) was formed again on the metal thin film-1 previously formed by sputtering.

6. 도체 패턴의 형성6. Formation of conductor pattern

상기한 금속 박막-2상 및 무전해 도금법만으로 형성한 금속 박막-1상에 각각 레지스트(시푸레이 파이스트사제 포지형 레지스트 : SPR-6800)를 도포하고, 뒤이어 노광·현상·에칭·레지스트 박리를 행하여, 상기 실리콘 웨이퍼(양면)상에 배선 패턴을 형성하였다. 또한, 상세 요령은 하기와 같다.A resist (Posiform Resist, SPR-6800, manufactured by Sipure Fist) was applied onto the metal thin film-2 phase and the metal thin film-1 formed only by the electroless plating method, followed by exposure, development, etching and resist stripping. A wiring pattern was formed on the silicon wafer (both sides). In addition, the detailed tips are as follows.

·사용 코터 : 히라타기공사(平田機工社製) 슬롯 코터(α코터)Use coater: Hirata Engineering Co., Ltd. slot coater (α coater)

·레지스트 도포 두께 : 10㎛(건조 후 : 3㎛)Resist coating thickness: 10 mu m (after drying: 3 mu m)

·마스크 패턴 : 3㎛의 L/S를 사용Mask pattern: L / S of 3㎛ is used

·노광 광원 : 메지로(目白) 인베스트먼트사제 200Φ PROJ-2001을 사용Exposure light source: 200Φ PROJ-2001 manufactured by Mejiro Investment Co., Ltd.

·에칭액 : 시푸레이 파이스트사제 V Post Etch 746을 사용Etching liquid: V Post Etch 746 made by Shipure Fist

·박리액 : 시푸레이 파이스트사제 리무버 1177A를 사용Peeling Liquid: Remover 1177A

7. 범프의 형성7. The formation of bumps

레지스트(시푸레이 파이스토사제 포지형 레지스트 : SPR-6800)를 도포하고, 뒤이어 노광·현상·전기 도금·레지스트 박리를 행하여, 상기 배선의 패턴의 범프 랜드상에 금 범프를 형성하였다. 또한, 상세 요령은 하기와 같다.A resist (positive resist: SPR-6800 manufactured by Sipure Pyist Corporation) was applied, followed by exposure, development, electroplating, and resist stripping to form gold bumps on the bump lands of the wiring patterns. In addition, the detailed tips are as follows.

·사용 코터 : 히라타기공사제 슬롯 코터(α코터). 슬롯 방향은 상기 기판의 반경 방향.· Coater used: Slot coater (α coater) manufactured by Hirata Corporation. Slot direction is the radial direction of the substrate.

·레지스트 도포 두께 : 10㎛Resist coating thickness: 10㎛

·마스크 패턴 : 범프 랜드 지름이 100㎛Φ 및 200㎛Φ Mask pattern: bump land diameter of 100㎛Φ and 200㎛Φ                 

·노광 광원 : 메지로 인베스트먼트사제 200Φ PR0J-2001을 사용Exposure light source: uses 200Φ PR0J-2001 manufactured by Mejiro Investment Co., Ltd.

·도금액 : 리로날사제의 에바롱 Ni BM-2(하지용) 및 오로레프트로레스 SMT250(금 도금)을 각각 사용Plating solution: Evalon Ni BM-2 (for the bottom) and Aurore Lostless SMT250 (gold-plated) from Reronal Corporation are used, respectively.

·박리액 : 시푸레이 파이스트사제 리무버 1177A를 사용Peeling Liquid: Remover 1177A

8. 다이싱8. Dicing

종래의 IC 웨이퍼 다이싱에 준거.Based on conventional IC wafer dicing.

완성된 프린트 배선판(20mm×20mm)을 상하 방향으로 5층 적층하고, 통전한 바, 모든 배선판에의 도통이 확인되었다.When the completed printed wiring board (20 mm x 20 mm) was laminated | stacked five layers in the up-down direction, and it energized, conduction to all the wiring boards was confirmed.

상기한 바와 같이, 본 발명에 의하면, 기판의 두께와 전기 특성상의 요구가 매치된 다단 적층이 가능한 극박의 프린트 회로판을 제조할 수 있는 프린트 배선판의 제조 방법을 제공할 수 있다.As mentioned above, according to this invention, the manufacturing method of the printed wiring board which can manufacture the ultra-thin printed circuit board which can be multi-stacked laminated | stacked matched the requirements of the thickness of a board | substrate and electrical characteristics can be provided.

Claims (13)

A. 두께가 50㎛ 내지 300㎛의 실리콘 웨이퍼를 준비하는 단계와; A. preparing a silicon wafer having a thickness of 50 µm to 300 µm; B. 상기 실리콘 웨이퍼를 그 주연부만을 지지할 수 있는 치구에 부착하고, 그 전면을 필름으로 피복하여, 상기 실리콘 웨이퍼를 상기 치구에 고정하는 단계와; B. attaching the silicon wafer to a jig capable of supporting only its periphery, covering the entire surface with a film to fix the silicon wafer to the jig; C. 상기 필름을 패터닝하여 실리콘 웨이퍼 표리면을 노출시키는 단계와;C. patterning the film to expose a silicon wafer front and back surface; D. 상기 노출시켜진 실리콘 웨이퍼의 소정 위치에 스루홀을 형성함과 함께, 상기 스루홀을 포함하는 상기 실리콘 웨이퍼의 노출면에 금속 박막을 형성하는 단계; 및D. forming a through hole at a predetermined position of the exposed silicon wafer and forming a metal thin film on an exposed surface of the silicon wafer including the through hole; And E. 상기 금속 박막을 패터닝하고, 뒤이어 에칭을 행하여, 소정의 도체 패턴을 얻는 단계를 포함하는 것을 특징으로 하는 프린트 배선판의 제조 방법.E. A method for manufacturing a printed wiring board, comprising: patterning the metal thin film, followed by etching to obtain a predetermined conductor pattern. 제 1항에 있어서,The method of claim 1, 상기한 도체 패턴의 형성 후, 다시 레지스트의 도포, 패터닝을 행하고, 뒤이어 상기 도체 패턴상의 소정 위치에 구리 또는 니켈을 하지층으로 하는 금 도금을 시행하여 범프를 형성하는 것을 특징으로 하는 프린트 배선판의 제조 방법.After the formation of the conductor pattern described above, a resist is applied and patterned again, and then a bump is formed by performing gold plating with copper or nickel as a base layer at a predetermined position on the conductor pattern. Way. 제 1항에 있어서,The method of claim 1, 상기한 실리콘 웨이퍼가 1000Å 내지 5000Å의 표면 거칠기를 갖는 것을 특징으로 하는 프린트 배선판의 제조 방법.Said silicon wafer has a surface roughness of 1000 GPa-5000 GPa, The manufacturing method of the printed wiring board characterized by the above-mentioned. 제 1항에 있어서,The method of claim 1, 상기한 필름이 네가티브형의 드라이 필름이고, 상기한 금속 박막의 패터닝에 이용되는 레지스트가 포지티브형인 것을 특징으로 하는 프린트 배선판의 제조 방법.The said film is a negative dry film, and the resist used for patterning the said metal thin film is a positive type, The manufacturing method of the printed wiring board characterized by the above-mentioned. 제 1항에 있어서,The method of claim 1, 상기한 금속 박막의 형성이 증착과 무전해 Cu 도금, 또는 무전해 Ni-Au 도금으로 행하여지는 것을 특징으로 하는 프린트 배선판의 제조 방법.The method for producing a printed wiring board, wherein the metal thin film is formed by vapor deposition, electroless Cu plating, or electroless Ni-Au plating. 삭제delete 제 1항에 있어서,The method of claim 1, 상기한 스루홀의 형성이 레이저 천공법, 플라즈마 에칭법, 또는 포토리소그래피법으로 행하여지는 것을 특징으로 하는 프린트 배선판의 제조 방법.The above-mentioned formation of the through hole is performed by a laser drilling method, a plasma etching method, or a photolithography method. 그 중심부에 개구를 가지며, 상기 개구 부근에 실리콘 웨이퍼의 주변부를 재치 가능한 단부를 갖는 실리콘제 프린트 배선판 제조용의 각형 또는 원형의 치구로서,A rectangular or circular jig for producing a printed wiring board made of silicon having an opening in the center thereof and an end portion in which the periphery of the silicon wafer can be placed near the opening, 상기 단부가 상기 치구의 두께 방향의 중심축과 상기 실리콘 웨이퍼의 두께 방향의 중심축이 동축으로 되도록 형성되고,The end portion is formed such that the central axis in the thickness direction of the jig and the central axis in the thickness direction of the silicon wafer are coaxial, 상기 치구가 수평한 윗면과 하면을 가지며, 상기 하면으로부터 상기 단부의 수평면의 내주 단(端)을 향하여 올라가는 직선 형상의 아래쪽 슬로프와 상기 윗면으로부터 상기 단부의 벽면 상단을 향하여 또는 상기 아래쪽 슬로프와 같은 경사로서 내려가는 직선 형상의 윗쪽 슬로프를 가지며,The jig has a horizontal upper surface and a lower surface, and a straight lower slope which rises from the lower surface toward the inner circumferential end of the horizontal surface of the end portion and an inclination from the upper surface toward the upper end of the wall surface of the end portion or the lower slope. As having a straight upper slope going down, 상기 상·하면, 및 상기 상·하 슬로프에 상기 개구의 지름 방향을 향하는 홈으로서, 그 시종단(始終端)이 상기 상·하면의 외주단과 상기 단부의 벽의 상단 또는 상기 상부 슬로프의 종단 및 상기 단부의 수평면의 선단인 복수의 홈을 갖는 것을 특징으로 하는 실리콘제 프린트 배선판 제조용의 치구.Grooves in the upper and lower surfaces and the upper and lower slopes in the radial direction of the opening, the starting end of which is the upper and lower ends of the outer circumferential end and the upper end of the wall or the end of the upper slope; A jig for manufacturing a printed wiring board made of silicon, comprising a plurality of grooves that are front ends of the horizontal surfaces of the ends. 제 8항에 있어서,The method of claim 8, 상기 치구가 1개의 부재로 이루어지는 것을 특징으로 하는 실리콘제 프린트 배선판 제조용의 치구.Jig for producing a printed wiring board made of silicon, characterized in that the jig consists of one member. 제 8항에 있어서,The method of claim 8, 상기 치구가 그들의 하·상면에서 맞닿는 상·하 2개의 부재로 이루어지고, 상기 단부가 각각의 부재에 형성되고, 상기 실리콘 웨이퍼의 주변부의 재치가 양 단부의 수평면에 의한 협지(挾持)이고, 상기 치구의 두께 방향의 중심축이 그들 부재의 맞닿은 면이고, 상기 윗쪽의 부재의 슬로프가, 그 윗쪽의 부재의 단부의 수평면의 선단을 향하여 내려가는 것을 특징으로 하는 실리콘제 프린트 배선판 제조용의 치구.The jig consists of two upper and lower members which abut on the lower and upper surfaces thereof, the end portions are formed on each member, and the periphery of the silicon wafer is sandwiched between the horizontal surfaces of both ends. A jig for producing a printed wiring board made of silicon, characterized in that the central axis in the thickness direction of the jig is abutting surface of those members, and the slope of the upper member descends toward the distal end of the horizontal plane of the end of the upper member. 제 8항에 있어서,The method of claim 8, 상기한 치구가, 그들의 하·상면에서 맞다는 상·하 2개의 부재로 이루어지고, 상기한 단부가 아래쪽의 부재에만 형성되고, 상기한 실리콘 웨이퍼의 주변부의 재치가 단부의 수평면과 윗쪽의 부재의 하면인 수평면에 의한 협지이고, 상기한 치구의 두께 방향의 중심축이 그들 부재의 맞닿은 면으로부터 기판의 두께의 1/2 아래쪽의 부재측으로 내려간 위치에 있고, 그 윗쪽의 부재의 슬로프가, 그 아래쪽의 부재의 슬로프와 같은 경사로서 내려가는 것을 특징으로 하는 실리콘제 프린트 배선판 제조용의 치구.The jig consists of two members, upper and lower, which fit on their lower and upper surfaces, the end is formed only on the lower member, and the placement of the periphery of the silicon wafer is based on the horizontal surface of the end and the upper member. It is a pinch by the horizontal surface which is a lower surface, and the center axis of the thickness direction of the said jig | tool is at the position which descended to the member side below 1/2 of the thickness of the board | substrate from the contact surface of those members, and the slope of the upper member is the lower side Jig for manufacturing a printed wiring board made of silicon, characterized in that it is lowered as a slope such as a slope of a member. 제 9항에 있어서,The method of claim 9, 상기한 윗쪽 슬로프의 경사가 상기한 아래쪽 슬로프의 경사와 같지만, 그 선단은 상기한 단부의 벽부의 상단에서 종료하고, 상기 단부의 벽부의 깊이가 상기한 실리콘 웨이퍼의 두께보다 크고, 그 차분에 상당하는 외주 두께와 상기 윗쪽 슬로프와 같은 경사의 슬로프를 위에, 그리고 상기 단부의 수평면에 대향하는 수평면을 아래에 각각 갖는 누름 부재를 또한 가지며, 상기한 실리콘 웨이퍼의 주변부의 재치가 상기 단부의 수평면과 상기 누름 부재의 수평면에 의한 협지인을 특징으로 하는 실리콘제 프린트 배선판 제조용의 치구.The inclination of the upper slope is the same as the inclination of the lower slope, but the tip ends at the upper end of the wall portion of the end portion, and the depth of the wall portion of the end portion is larger than the thickness of the silicon wafer described above, and corresponds to the difference. And a pressing member having an outer circumferential thickness and an inclined slope, such as the upper slope, above and below a horizontal plane opposite the horizontal plane of the end, wherein the placement of the periphery of the silicon wafer is characterized by the horizontal plane of the end and the; Jig for manufacturing a printed wiring board made of silicon, characterized by a pincer with a horizontal surface of the pressing member. 제 1항 내지 제 5항, 제 7항 중 어느 한 항에 있어서, The method according to any one of claims 1 to 5 and 7, B 단계에서 사용하는 상기 치구는 청구항 제 8항 내지 제 12항 중 어느 하나에 기재된 치구인 것을 특징으로 하는 프린트 배선판의 제조 방법.The jig used in step B is a jig according to any one of claims 8 to 12. A method for producing a printed wiring board
KR1020037016940A 2001-07-05 2002-07-03 Method for manufacturing printed wiring board KR100914376B1 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001204436 2001-07-05
JPJP-P-2001-00204436 2001-07-05
PCT/JP2002/006711 WO2003005786A1 (en) 2001-07-05 2002-07-03 Method for manufacturing printed wiring board

Publications (2)

Publication Number Publication Date
KR20040017247A KR20040017247A (en) 2004-02-26
KR100914376B1 true KR100914376B1 (en) 2009-08-28

Family

ID=19040905

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037016940A KR100914376B1 (en) 2001-07-05 2002-07-03 Method for manufacturing printed wiring board

Country Status (5)

Country Link
JP (1) JP4153422B2 (en)
KR (1) KR100914376B1 (en)
CN (1) CN1290390C (en)
TW (1) TW558920B (en)
WO (1) WO2003005786A1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI277167B (en) * 2004-09-10 2007-03-21 Toshiba Corp Semiconductor wafer supporting plate and method for manufacturing semiconductor device
JP4863910B2 (en) * 2007-03-19 2012-01-25 株式会社伸光製作所 Thin plate base material conveying jig and printed wiring board manufacturing method
CN103187346B (en) * 2011-12-29 2016-02-10 无锡华润华晶微电子有限公司 For clamping wafer with the fixture corroded it
CN106449512B (en) * 2016-10-28 2019-01-15 中国电子科技集团公司第四十四研究所 Technique fixture for ultra thin silicon wafers processing

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0232533A2 (en) * 1986-01-31 1987-08-19 Texas Instruments Incorporated Method for producing an integrated circuit product having a polyimide film interconnection structure and product fabricated thereby
JPH0831976A (en) * 1994-07-15 1996-02-02 Sony Corp Silicon double-sided packaging substrate and its manufacturing method
JPH08181440A (en) * 1994-12-26 1996-07-12 Sumitomo Metal Ind Ltd Manufacture of multilayer thin film circuit board
JPH09214140A (en) * 1995-11-29 1997-08-15 Toppan Printing Co Ltd Multilayered printed wiring board and its manufacture

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0245921A (en) * 1988-08-05 1990-02-15 Nec Yamaguchi Ltd Ion implantation device
JPH07180053A (en) * 1993-12-24 1995-07-18 Nissin Electric Co Ltd Wafer holder

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0232533A2 (en) * 1986-01-31 1987-08-19 Texas Instruments Incorporated Method for producing an integrated circuit product having a polyimide film interconnection structure and product fabricated thereby
JPH0831976A (en) * 1994-07-15 1996-02-02 Sony Corp Silicon double-sided packaging substrate and its manufacturing method
JPH08181440A (en) * 1994-12-26 1996-07-12 Sumitomo Metal Ind Ltd Manufacture of multilayer thin film circuit board
JPH09214140A (en) * 1995-11-29 1997-08-15 Toppan Printing Co Ltd Multilayered printed wiring board and its manufacture

Also Published As

Publication number Publication date
WO2003005786A1 (en) 2003-01-16
CN1290390C (en) 2006-12-13
CN1522557A (en) 2004-08-18
TW558920B (en) 2003-10-21
JPWO2003005786A1 (en) 2004-10-28
KR20040017247A (en) 2004-02-26
JP4153422B2 (en) 2008-09-24

Similar Documents

Publication Publication Date Title
JP5882390B2 (en) Method for forming a chip / substrate assembly
KR101093594B1 (en) Circuit substrate manufacturing method
US7377030B2 (en) Wiring board manufacturing method
JP2006512735A (en) Flexible frame for attaching deposition mask
JP2000106482A (en) Manufacture of flexible board
KR102612326B1 (en) Substrate for forming via wiring, manufacturing method of substrate for forming via wiring, and semiconductor device mounting components
JP5270192B2 (en) Mask and substrate manufacturing method using the mask
KR100914376B1 (en) Method for manufacturing printed wiring board
KR20090052814A (en) Wiring substrate and method for manufacturing the same
US6717064B1 (en) Substrate piece and flexible substrate
JP4871694B2 (en) Light emitting diode package
TWI752834B (en) Manufacturing method of circuit board circuit structure with through hole
JP2000236145A (en) Wiring board and its manufacturing method
KR20020026849A (en) Wiring circuit board having bumps and method of producing same
JP2000252411A (en) Stacked semiconductor device and its manufacture
US20240276650A1 (en) Circuit board and manufacturing method thereof
US20240276636A1 (en) Circuit board structure with embedded ceramic substrate and manufacturing process thereof
KR100275372B1 (en) Method of manufacturing circuit board
JPH115289A (en) Method and apparatus for producing print screen
CN109757028B (en) Multi-layer board structure convenient for alignment and preparation method thereof
JPH06140742A (en) Printed-circuit board and manufacture thereof
CN112672542A (en) Circuit board manufacturing method and circuit board
JP2000138264A (en) Film carrier tape for tab with reinforcing sheet
JP2017224647A (en) Method of manufacturing circuit board
CN113660788A (en) Transparent circuit board and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120802

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee