KR100912966B1 - 반도체 메모리장치의 내부전원 생성장치 - Google Patents

Abstract

본 발명은 비트 구성별로 액티브 드라이빙부의 동작을 가변 제어하여, 효율적인 파워 관리가 이루어질 수 있는 내부전원 생성장치에 관한 것이다. 본 발명은 비트 구성(x4,x8,x16)에 따라서 뱅크공급전원을 발생하는 내부전원 생성장치의 동작을 다르게 제어하는 것을 특징으로 한다. 따라서 본 발명은 액티브 스탠바이 전류소모량이 총 파워 소모량에 큰 비중을 차지하는 x8 제품의 경우에서는 액티브 스탠바이 상태에서 액티브 드라이빙부의 동작을 차단하여 전류 소모량을 감소시키고, 액티브 동작이 빈번이 발생하는 x4,x16 제품에서는 액티브 스탠바이 상태에서도 액티브 드라이브의 동작을 그대로 유지시키도록 구성한다. 이러한 구성에 따르면 본 발명은 제품에 따라서 효율적으로 파워 관리가 이루어지므로서, 최적화된 파워 관리 효과를 얻을 수 있고, 제품의 경쟁력을 강화시키는 효과를 얻는다.

뱅크 전원, 파워 관리

Description

반도체 메모리장치의 내부전원 생성장치{APPARATUS FOR GENERATING INTERNAL VOLTAGE IN SEMICONDUCTOR MEMORY DEVICE}

본 발명은 반도체 메모리 설계 기술에 관한 것으로, 특히 반도체 메모리장치의 내부전원 생성장치에 관한 것이다.

반도체 메모리장치는, 다양한 분야에서 이용되어지지만 그 중의 하나가 각종 다양한 데이터를 저장하는데 이용되고 있다. 이러한 반도체 메모리장치는, 데스크탑 컴퓨터와 노트북 컴퓨터를 비롯하여 각종 휴대용 기기들에 이용되고 있기 때문에 대용량화, 고속화, 소형화 그리고 저전력화가 요구되어진다.

이러한 반도체 메모리장치는, 노트북 컴퓨터, 데스트탑 컴퓨터, 각종 다양한 서버 등 사용되는 환경에 따라서 다르게 응용되어진다. 특히, 데이터 입출력 핀(DQ PIN)은, 사용환경에 따라서 다르게 응용되어진다. 그러나 실제 웨이퍼(wafer) 상에서 반도체 메모리장치를 구현할 때는 가장 많은 데이터 입출력(DQ) 핀을 사용하는 것을 기준으로 각 응용환경에 대응되도록 제작되어진다.

이렇게 사용되는 데이터 입출력 핀의 수가 다른 것을 비트 구성(Bit Organization)이 다르다고 하고, 데스크탑 컴퓨터는 x8, 노트북 컴퓨터는 x16, 서버용은 x4 형태로 사용된다. 상기 세가지 응용환경마다 반도체 메모리장치의 동작 환경은 각기 다르고, 이에 따라서 반도체 메모리장치의 각 상태별 파워 소모량에 따라서 실제 응용환경에서의 전체 파워 소모량이 달라진다.

일 예로 x8 반도체 메모리장치를 사용하는 시스템 환경의 경우는, 반도체 메모리장치의 액티브, 프리차지 동작에 의한 액티베이션(activation) 전류 비중이 작고, 액티브 스탠바이 상태에서의 전류 절감이 전체 파워 소모량의 절감에 큰 영향을 미친다. 그러나 x16 반도체 메모리의 경우는, 액티브 스탠바이 상태에서의 전류 절감보다 액티브, 프리차지 동작에 의한 액티베이션 전류의 비중을 줄이는 것이 중요하다. 여기서, 액티브 스탠바이 상태는 커맨드의 입력 없이 반도체 메모리장치가 대기하고 있는 상태를 나타낸다.

도 1 내지 도 3은 종래기술에 따른 반도체 메모리장치의 내부전원 생성장치를 설명하기 위한 도면이다.

일반적으로 내부전원 장치는, 도 1에 도시하고 있는 바와 같이 뱅크별로 활성화되도록 구성된다. 즉, 각 뱅크 전원장치(40,...,41)마다 액티브 동작 및 액티브 스탠바이 동작시에 내부전원(VINT)을 발생하기 위한 드라이빙부(50,....,51)를 포함한다.

상기 드라이빙부는, 도시하지 않고 있지만, 액티브 동작시 구동되는 액티브 드라이빙부와 액티브 스탠바이 동작시에 구동되는 액티브 스탠바이 드라이빙부로 구분되어 구성된다. 이러한 구성으로 액티브 스탠바이 동작과정에서는 액티브 드라이빙부의 동작을 차단하여, 스탠바이 동작전류 소모량을 절감한다.

따라서 상기 드라이빙부는, 각 뱅크 전원장치(40,...,41) 별로 액티브신호에 반응할 수 있도록 구성된다. 즉, 도 2에 도시하고 있는 바와 같이, 각 뱅크 전원장치의 액티브 명령시에 활성화되고, 프리차지 명령시 디스에이블(disable)되는 RATV신호에 의해 생성되는 인에이블신호(EN_BK<n>)가 각 뱅크 전원장치(40,...41)에 공급되어, 상기 각 뱅크 전원장치를 제어한다. 이때 공급되는 신호가 드라이빙부 내부의 액티브 드라이빙부의 동작을 제어하게 되는 것이다.

상기 각 뱅크 전원장치를 제어하는 인에이블신호(EN_BK_)는 도 3에 도시하고 있는 바와 같이, 액티브시에 동기되어 활성화되고, 일정 지연 후에 디스에이블된다. 즉, 상기 신호가 드라이빙부 내부의 액티브 드라이빙부의 동작을 제어하여 액티브 스탠바이 시의 전류를 절감하게 되어 있다.

이상에서와 같이 종래의 반도체 메모리장치의 내부전원 생성장치는, 액티브 스탠바이 전류를 줄이기 위해서, 액티브 명령 후 일정 지연 후에 액티브 드라이빙부들이 오프되도록 제어되고 있다. 이와 같은 제어방법은, x8 제품에서는 시스템 전력 소모량을 줄이는 효과를 얻으나, 액티브 동작과 프리차지 동작이 반복되는 제품(x16,x4)에서는 액티브 드라이빙부의 동작을 계속해서 온/오프 시켜야 함으로 인하여, 액티브 드라이빙부의 액티베이션 전류를 더 증가시켜서 오히려 시스템 전력 소모량을 늘어나게 하는 문제점을 유발시킨다.

따라서 본 발명은 상기 문제점을 해결하기 위한 것으로, 비트 구성별로 액티브 드라이빙부의 동작을 가변 제어하여, 효율적인 파워 관리가 이루어질 수 있는 내부전원 생성장치를 제공하는 것에 목적이 있다.

상기 목적을 달성하기 위한 본 발명의 일 측면에 따르면,

삭제

본 발명은 액티브 스탠바이 전류소모량이 총 파워 소모량에 큰 비중을 차지하는 x8 제품의 경우에서는 액티브 스탠바이 상태에서 액티브 드라이빙부의 동작을 차단하여 전류 소모량을 감소시키고, 액티브, 프리차지 동작이 반복되는 x4,x16 제품에서는 액티브 스탠바이 상태에서도 액티브 드라이빙부의 동작을 그대로 유지시키도록 구성한다. 이러한 구성에 따르면 본 발명은 제품에 따라서 효율적으로 파워 관리가 이루어지므로서, 최적화된 파워 관리 효과를 얻을 수 있고, 제품의 경쟁력을 강화시키는 효과를 얻는다.

이하 첨부한 도면을 참조하여 본 발명에 따른 내부전원 생성장치에 대해서 자세하게 살펴보기로 한다.

도 4는 본 발명의 실시예에 따른 내부전원 생성장치의 구성도이다. 그리고 뱅크 전원장치에 대해서는 도 1을 참조해서 설명하기로 한다.

본 발명은 각각의 뱅크 전원장치(40,...,41)를 제어하기 위한 뱅크 인에이블신호(EN_BK<0>,....,EN_BK<k>)를 생성하기 위한 제어구성이 독립적으로 구성된다. 따라서 각 뱅크(도시하지 않음)의 갯수만큼 뱅크 전원장치와 뱅크 인에이블신호 생성을 위한 구성이 구비되어진다. 상기 각 뱅크 전원장치는, 도시하지는 않고 있지만, 내부전원의 레벨을 유지하기 위한 액티브 스탠바이 드라이빙부와, 액티브구동신호에 응답하여 내부전원의 레벨을 유지하기 위한 액티브 드라이빙부를 구비한다. 상기 액티브 스탠바이 드라이빙부는, 액티브 동작구간에서 계속적으로 내부전원의 레벨을 유지할 수 있도록 필요한 전원을 발생한다. 상기 액티브 드라이빙부는, 액티브구동신호 발생시에, 발생된 액티브구동신호에 응답하여 필요한 전원을 발생한다.

본 발명의 내부전원 생성장치는, 각 뱅크의 액티브 명령시에 인에이블되고, 프리차지 명령시에 디스에이블되는 RATV 신호(로우 액티브신호)와, 특정 제품 코드(x8)를 연산하여, 특정 제품(x8)에 대한 판별신호를 발생하는 판별부를 포함한다.

상기 판별부는, 로우 액티브신호와 특정 제품 코드를 낸드 연산하는 낸드 게이트(33), 상기 낸드 게이트(33)의 출력을 인버팅하는 인버터(25)를 포함한다.

그리고 본 발명의 내부전원 생성장치는, 상기 RATV신호에 의한 소자의 동작시간 동안 활성화를 유지시키기 위한 로우 액티브구간신호 생성부를 포함한다.

상기 로우 액티브구간신호 생성부는, 로우액티브신호(RATV)에 의한 소자의 동작시간 동안 로우액티브신호(RATV)를 지연시켜 출력하기 위한 지연부와, 상기 로우 액티브구간신호 출력부를 포함한다.

상기 지연부는, 로우액티브신호(RATV)에 의한 소자의 동작시간 동안 로우액티브신호(RATV)를 지연시켜 출력하기 위한 지연부(12), 상기 지연부(12)의 출력을 인버팅하는 인버터(26)를 포함하여 구성되고, 상기 출력부는, 상기 인버터(26)의 출력과 상기 로우액티브신호(RATV)를 입력으로 갖는 낸드게이트(34), 상기 낸드게이트(34)의 출력신호를 반전시켜서 로우 액티브 구간신호(EN_BK<0>)를 발생하는 인버터(27)를 포함한다.

이러한 구성으로 본 발명에 따른 내부전원 생성장치는, 뱅크<0>를 제어하기 위한 뱅크 인에이블신호(EN_BK<0>)를 발생한다. 마찬가지로 뱅크<k>를 제어하기 위한 뱅크 인에이블신호(EN_BK<k>)도 상기와 동일한 구성으로 이루어져서 생성되어진다.

다음은 상기 구성으로 이루어진 본 발명에 따른 내부전원 생성장치의 동작과정에 대해서 살펴보기로 한다.

도 5는 본 발명에 따른 내부전원 생성장치의 동작 타이밍도를 도시하고 있다.

로우 액티브신호(RATV)가 입력되면, 판별부는 특정 제품 코드신호를 이용하여 현재 시스템의 사용환경을 판별한다. 즉, 낸드게이트(33)에 x8 제품일 경우에 는 하이신호가 입력되고, 그 외 다른 제품 x4,x16 제품일 경우에는 로우신호가 입력되어진다.

상기 낸드게이트(33)는 제품 코드신호에 따라서 하이신호 또는 로우신호를 출력한다. 즉, x8 제품에서는 로우신호가 출력되고, x4,x16 제품에서는 하이신호가 출력된다. 따라서 상기 낸드게이트(33)의 출력을 반전한 상기 판별부의 출력은 x8 제품에서는 하이신호가 출력되고, x4와 x16 제품에서는 로우신호가 출력된다.

상기 x8 제품일 때, 판별부에서 출력된 하이신호는, 지연부(12)에서 로우액티브신호(RATV)에 의한 소자의 동작시간 동안 지연되어 출력된다. 그리고 상기 지연부(12)에서 지연된 신호가 반전되어 출력된다. 상기 지연부(12)에서 지연된 신호는, 낸드게이트(34)에서 다시 로우액티브신호와 연산되어 도 5에 도시하고 있는 바와 같이, 로우 액티브 구간신호를 생성, 출력한다.

따라서 상기와 같이 로우 액티브 구간신호가 발생되는 경우, 뱅크 전원장치 내부의 액티브 드라이빙부는, 상기 로우 액티브 구간신호가 종료되면 동작을 정지한다. 반대로 액티브 스탠바이 드라이빙부는, 계속해서 동작을 유지하는 상태가 된다.

그러나 x4,x16 제품일 때, 판별부에서 출력된 로우신호는, 로우 액티브 구간신호를 생성에 영향을 주지 못한다. 따라서 이 경우에는 도 5에 도시하고 있는 바와 같이, 액티브 명령에 의해 뱅크 전원장치 내부의 액티브 드라이빙부가 동작하고, 프리차지 명령에 의해 뱅크 전원장치 내부의 액티브 드라이빙부의 동작이 차단되도록 제어된다. 따라서 이 경우에는 액티브 드라이빙부 및 액티브 스탠바이 드라이빙부가 계속해서 액티브구간에서 동작을 유지하는 상태가 된다.

이상 전술한 본 발명의 바람직한 실시예는, 예시의 목적을 위해 개시된 것으로, 비트 구성별로 액티브 드라이빙부의 동작을 가변 제어하는 경우에 적용한다. 따라서 본 발명은 당업자라면 이하 첨부된 특허청구범위에 개시된 본 발명의 기술적 사상과 그 기술적 범위 내에서 또 다른 다양한 실시예들을 개량, 변경, 대체 또는 부가 등이 가능할 것이다.

도 1 은 일반적인 내부전원장치의 구성도,

도 2는 종래 반도체 메모리장치에서 내부전원 생성장치의 구성도,

도 3은 종래 내부전원 생성장치의 동작 타이밍도,

도 4는 본 발명의 실시예에 따른 내부전원 생성장치의 구성도,

도 5는 본 발명에 따른 내부전원 생성장치의 동작 타이밍도.

* 도면의 주요 부분에 대한 부호의 설명 *

12,13 : 지연부 25~29 : 인버터

33~36 : 낸드게이트

Claims (12)

1. 액티브 여부와 관계없이 내부전원을 생성하기 위한 액티브 스탠바이 드라이빙부와, 액티브 인에이블 구간 신호에 응답하여 액티브 모드에서 상기 내부전원을 생성하기 위한 액티브 드라이빙부를 구비하는 내부전원 생성수단;

   데이터 입출력 비트 폭 정보에 따라 제품 판별신호를 발생하기 위한 판별수단; 및

   로우 액티브신호에 응답하여 상기 액티브 인에이블 구간 신호를 생성하되, 상기 제품 판별신호에 따라 상기 액티브 인에이블 구간 신호의 활성화 구간을 조절하여 출력하기 위한 액티브 인에이블 구간 신호 생성수단

   을 구비하는 반도체 메모리장치의 내부전원 생성장치.
2. 제1항에 있어서,

   상기 판별수단은 상기 로우 액티브신호와 상기 데이터 입출력 비트 폭 정보를 논리조합하기 위한 논리조합부를 구비하는 것을 특징으로 하는 반도체 메모리장치의 내부전원 생성장치.
3. 제2항에 있어서,

   상기 논리조합부는,

   상기 로우 액티브신호와 상기 데이터 입출력 비트 폭 정보를 입력으로 하는 제1 낸드 게이트; 및

   상기 제1 낸드 게이트의 출력을 입력으로 하여 상기 제품 판별신호를 출력하기 위한 제1 인버터를 구비하는 것을 특징으로 하는 반도체 메모리장치의 내부전원 생성장치.
4. 제1항 또는 제3항에 있어서,

   상기 데이터 입출력 비트 폭 정보는 X8 제품인지 X4/X16 제품인지를 나타내는 것을 특징으로 하는 반도체 메모리장치의 내부전원 생성장치.
5. 제1항 또는 제3항에 있어서,

   상기 액티브 인에이블 구간 신호 생성수단은,

   상기 제품 판별신호를 예정된 시간동안 지연시키기 위한 지연부; 및

   상기 지연부의 출력신호와 상기 로우 액티브신호에 응답하여 상기 액티브 인에이블 구간 신호를 출력하기 위한 출력부를 구비하는 것을 특징으로 하는 반도체 메모리장치의 내부전원 생성장치.
6. 제5항에 있어서,

   상기 출력부는,

   상기 지연부의 출력신호를 반전시키기 위한 제2 인버터를 구비하는 것을 특징으로 하는 반도체 메모리장치의 내부전원 생성장치.
7. 제6항에 있어서,

   상기 출력부는,

   상기 로우 액티브신호와 상기 제2 인버터의 출력신호를 입력으로 하는 제2 낸드게이트; 및

   상기 제2 낸드게이트의 출력신호를 입력으로 하여 상기 액티브 인에이블 구간 신호를 출력하기 위한 제3 인버터를 구비하는 것을 특징으로 하는 반도체 메모리장치의 내부전원 생성장치.
8. 삭제
9. 삭제
10. 삭제
11. 삭제
12. 삭제

Images