KR100911263B1 - Method for manufacturing printed circuit board - Google Patents
Method for manufacturing printed circuit board Download PDFInfo
- Publication number
- KR100911263B1 KR100911263B1 KR1020070126305A KR20070126305A KR100911263B1 KR 100911263 B1 KR100911263 B1 KR 100911263B1 KR 1020070126305 A KR1020070126305 A KR 1020070126305A KR 20070126305 A KR20070126305 A KR 20070126305A KR 100911263 B1 KR100911263 B1 KR 100911263B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- circuit board
- insulating layer
- forming
- plating
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
- H05K3/046—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
- H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
인쇄회로기판 제조 방법이 개시된다. 절연층의 표면에 조화면을 형성하는 단계, 조화면에 도금으로 도금층을 형성하는 단계 및 도금층을 선택적으로 식각하여 회로패턴을 형성하는 단계를 포함하는 인쇄회로기판 제조 방법은, 제조 비용 및 제조 공정을 줄이면서, 균일한 크기와 깊이의 조화면을 이용하여 신뢰도 높은 미세회로패턴을 형성할 수 있다. A printed circuit board manufacturing method is disclosed. Printed circuit board manufacturing method comprising the step of forming a rough surface on the surface of the insulating layer, forming a plating layer by plating on the rough surface and selectively etching the plating layer to form a circuit pattern, manufacturing cost and manufacturing process While reducing the size, it is possible to form a highly reliable fine circuit pattern by using a roughened surface having a uniform size and depth.
조화, 인쇄회로기판, 프레스 Harmonic, Printed Circuit Board, Press
Description
본 발명은 인쇄회로기판 제조 방법에 관한 것이다. The present invention relates to a printed circuit board manufacturing method.
최근 전자 제품의 고기능화에 따라, 회로패턴의 미세화가 요구되고 있으며, 이러한 미세한 회로패턴의 형성을 위하여, 빌드업(build-up) 배선판에서 동박 적층판을 이용한 서브트랙티브(subtractive)법이 적용되고 있다. Recently, due to the high functionalization of electronic products, miniaturization of circuit patterns is required, and in order to form such fine circuit patterns, a subtractive method using copper foil laminates has been applied in build-up wiring boards. .
서브트랙티브법이란, 전체에 동박을 입힌 기판에서 회로패턴을 형성하고자 하는 위치는 식각 레지스트로 보호하는 한편, 그 외의 부분을 식각액으로 제거하는 식각과정을 통하여 배선패턴을 형성하는 인쇄회로기판의 제조 방법이다. 이러한 방법을 사용하는 경우, 미세한 회로패턴의 형성을 위하여 여러 번의 식각과정 또는 얇은 동박을 사용한 식각과정이 필수적이었다. 그러나 여러 번의 식각과정은 동박의 비용이 비싸고 공정이 늘어나 높은 제조 비용의 상승으로 이어졌다.In the subtractive method, a printed circuit board is fabricated by forming an interconnect pattern through an etching process in which the position where the circuit pattern is to be formed on the entire copper-clad substrate is protected by an etching resist and other portions are removed with an etchant. It is a way. When using this method, several etching processes or etching processes using thin copper foil were essential to form fine circuit patterns. However, many etching processes resulted in higher manufacturing costs due to the higher cost of copper foil and the increased process.
즉, 절연층에 형성된 도금층을 포토리소그래피(photolithography) 방법에 의해 선택적으로 식각하여 미세한 회로패턴을 구현하고자 하는 경우 두꺼운 도금층을 절연층까지 식각하여야 한다. 그러나 이러한 과정에서 인접 회로패턴까지 식각되어 절연층 상에 미세한 회로패턴을 형성하기 어려웠다.That is, when a plating layer formed on the insulating layer is selectively etched by a photolithography method to implement a fine circuit pattern, the thick plating layer must be etched up to the insulating layer. However, it was difficult to form a fine circuit pattern on the insulating layer by etching to the adjacent circuit pattern in this process.
따라서, 미세한 회로패턴을 형성하기 위하여 도금층의 두께를 얇게 할 필요가 있었다. 종래 기술의 경우, 도금층의 두께를 얇게 하기 위해 여러 번의 하프식각 과정 및 얇은 동박을 사용하였다. 그러나 도금층의 두께가 얇으면 절연층과 도금층의 부착강도가 적어지므로 부착강도를 높이기 위한 방법이 필요하였다. Therefore, in order to form a fine circuit pattern, it was necessary to make thickness of the plating layer thin. In the prior art, several half etching processes and thin copper foils were used to make the thickness of the plating layer thin. However, when the thickness of the plating layer is thin, the adhesion strength between the insulating layer and the plating layer decreases, so a method for increasing the adhesion strength was required.
본 발명은 절연층에 미세한 회로패턴을 형성하는데 필요한 두께의 도금층을 적층하고, 이를 선택적으로 식각하여 미세회로패턴을 형성할 수 있는 인쇄회로기판 제조방법을 제공하는 것이다.The present invention provides a printed circuit board manufacturing method capable of forming a fine circuit pattern by laminating a plating layer having a thickness necessary for forming a fine circuit pattern on an insulating layer and selectively etching the same.
본 발명의 일 측면에 따르면, 절연층 표면에 조화면을 형성하는 단계, 조화면에 도금으로 도금층을 형성하는 단계, 및 도금층을 선택적으로 식각하여 회로패턴을 형성하는 단계를 포함하는 인쇄회로기판 제조 방법이 제공된다.According to an aspect of the present invention, a printed circuit board manufacturing includes forming a rough surface on an insulating layer surface, forming a plating layer by plating on the rough surface, and selectively etching the plating layer to form a circuit pattern. A method is provided.
이 때, 조화면을 형성하는 단계는 요철면이 형성된 요철판의 요철면과 절연층의 표면이 대향하도록 절연층에 요철판을 적층하고 압착하는 단계 및 절연층을 경화하는 단계를 포함할 수 있다. At this time, the step of forming the rough surface may include the step of laminating and compressing the concave-convex plate on the insulating layer so that the concave-convex surface of the concave-convex plate on which the concave-convex surface is formed, and the surface of the insulating layer and the step of curing the insulating layer. .
또한, 경화하는 단계 이후에 요철판을 제거하는 단계를 더 포함할 수 있으 며, 요철면은 균일한 크기의 노듈(nodule)로 형성되고 스테인리스 스틸로 형성될 수 있다.In addition, after the step of curing may further comprise the step of removing the uneven plate, the uneven surface may be formed of a nodule (nodule) of uniform size and may be formed of stainless steel.
그리고, 도금층을 형성하는 단계는 무전해 도금으로 시드(seed)층을 형성하는 단계; 및 시드층을 전극으로 전해 도금하는 단계를 포함할 수 있으며 도금층을 형성하는 단계 이전에 절연층에 비아홀(via hole)을 형성하는 단계를 더 포함할 수 있다.The forming of the plating layer may include forming a seed layer by electroless plating; And electroplating the seed layer with an electrode, and may further include forming a via hole in the insulating layer before forming the plating layer.
그리고, 조화면을 형성하는 단계 이전에 회로기판에 절연층을 적층하는 단계를 더 포함할 수 있다. The method may further include laminating an insulating layer on the circuit board before forming the roughened surface.
본 발명에 따른 인쇄회로기판의 제조 방법에 따르면, 제조 비용 및 제조 공정을 줄이면서, 균일한 크기와 깊이의 조화면을 형성하여 신뢰도 높은 미세회로패턴을 형성할 수 있다. According to the method of manufacturing a printed circuit board according to the present invention, it is possible to form a fine circuit pattern with high reliability by forming a rough surface having a uniform size and depth while reducing the manufacturing cost and manufacturing process.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체 적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.As the invention allows for various changes and numerous embodiments, particular embodiments will be illustrated in the drawings and described in detail in the written description. However, this is not intended to limit the present invention to specific embodiments, it should be understood to include all transformations, equivalents, and substitutes included in the spirit and scope of the present invention. In the following description of the present invention, if it is determined that the detailed description of the related known technology may obscure the gist of the present invention, the detailed description thereof will be omitted.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. Terms such as first and second may be used to describe various components, but the components should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used herein is for the purpose of describing particular example embodiments only and is not intended to be limiting of the present invention. Singular expressions include plural expressions unless the context clearly indicates otherwise. In this application, the terms "comprise" or "have" are intended to indicate that there is a feature, number, step, operation, component, part, or combination thereof described in the specification, and one or more other features. It is to be understood that the present invention does not exclude the possibility of the presence or the addition of numbers, steps, operations, components, components, or a combination thereof.
이하, 본 발명의 실시예를 첨부한 도면들을 참조하여 상세히 설명하기로 한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명의 일 실시예에 따른 인쇄회로기판 제조 방법을 나타낸 순서도이고, 도 2 내지 도 8은 본 발명의 일 실시예에 따른 인쇄회로기판 제조 방법의 각 공정을 나타낸 단면도이다.1 is a flowchart illustrating a method of manufacturing a printed circuit board according to an exemplary embodiment of the present invention, and FIGS. 2 to 8 are cross-sectional views illustrating respective processes of the method of manufacturing a printed circuit board according to an exemplary embodiment of the present invention.
도 1 내지 도 8을 참조하면, 회로기판(100), 절연층(110), 요철판(120), 내층 회로(115), 비아홀(130)(via hole), 식각 레지스트층(160)(etching resist layer), 시드층(140)(seed layer), 전해도금층(141), 도금층(150, 150'), 회로패턴(170)이 도시되어 있다.1 to 8, the
본 실시예에 따르면, 절연층(110)의 표면에 요철판(120)을 프레스 한 후, 프레스 된 절연층 표면에 형성된 도금층(150)을 선택적으로 식각하여 회로패턴(170)을 형성하게 된다. 따라서 표면 거칠기(surface roughness)가 증가된 절연층(110)의 표면과 회로패턴(170) 사이의 밀착력을 향상시킬 수 있으며, 균일한 조화면을 형성하여 식각과정을 통해 균일한 회로패턴을 형성함으로써 신뢰성을 향상시킬 수 있는 인쇄회로기판 제조 방법이 제시된다.According to the present exemplary embodiment, after the
본 실시예에 따른 인쇄회로기판을 제조하는 방법을 살펴 보면, 먼저, 회로기판(100)에 절연층(110)을 적층하게 된다(S110). 회로기판은 회로가 형성된 기판을 말하는 것으로, 다층회로기판, 단층회로기판 또는 양면회로기판 중 어느 하나 일 수 있다. 즉, 회로가 형성된 기판이라면 그 종류에 제한되지 않는다. 본 실시예에서는 도 2에서와 같이 설명의 편의를 위하여 내층 회로(115)가 형성된 양면 회로기판이라고 가정하여 설명하도록 한다. Looking at the method of manufacturing a printed circuit board according to the present embodiment, first, the
다음으로, 절연층(110)의 표면에 조화면을 형성한다(S120). 이와 같이 절연층(110)의 표면에 조화면(roughening surface)을 형성하여 표면 거칠기(surface roughness)를 증가시킬 수 있다. 이에 따라, 표면 거칠기가 증가된 절연층(110)의 표면은 후에 미세한 회로패턴(170)을 형성할 도금층(150)과 높은 밀착력을 가질 수 있어 보다 용이하게 미세한 회로패턴(170)을 형성할 수 있게 한다.Next, a roughened surface is formed on the surface of the insulating layer 110 (S120). As such, a roughening surface may be formed on the surface of the
즉, 미세한 회로패턴(170)을 형성하기 위해서는 도금층(150)의 두께가 얇아 야 하고, 도금층의 두께가 얇으면 절연층(110)과 도금층(150)의 부착강도가 적어지므로 부착강도를 높이기 위해 절연층(110)에 조화면을 형성하는 것이다.That is, in order to form a
본 실시예에 따르면 절연층(110) 표면에 조화면을 형성하는 단계(S120)는 크게 세 단계로 나누어 질 수 있다. According to the present exemplary embodiment, the forming of the roughened surface on the surface of the insulating layer 110 (S120) may be largely divided into three steps.
도 2에서와 같이, 요철면이 형성된 요철판(120)의 요철면과 절연층(110)의 표면이 대향하도록 절연층(110)의 표면에 요철판(120)을 적층하고 압착한다(S121). 도 2에 도시된 절연층(110) 및 요철판(120)의 도면은 요철판(120)의 모습을 자세하게 표현하기 위하여 절연층(110) 및 요철판(120)의 일부를 확대해서 도시한 것임을 명확히 해둔다. 이러한 적층 및 압착 공정에서 진공 라미네이트를 이용할 수 있다. As shown in FIG. 2, the
본 실시예에 따르면, 요철면이 형성된 요철판(120)은 균일한 크기와 깊이를 갖는 노듈(nodule)로 형성될 수 있다. 보다 상세하게, 요철판(120)은 스테인레스 스틸(stainless steel)로 형성된 판에 일정 두께로 전해 동도금을 한 후, 표면을 노듈 처리하여 형성 될 수 있다. 또한, 요철판(120)은 교환 가능하여, 디스미어 처리를 통해 이물을 쉽게 제거 할 수 있다. 따라서, 언제나 균일하고 일정한 박리 강도가 확보 가능한 조화면을 얻을 수 있다.According to the present embodiment, the
다음으로 요철판(120)이 적층되어 압착된 절연층(110)을 경화하게 된다(S122). 그리고, 경화과정 후에 요철판(120)을 절연층(110)으로부터 제거한다(S123). 물론, 경화하기 전에 요철판(120)을 절연층(110)으로부터 제거한 후, 후에 요철판(120)이 제거된 절연층(110)을 경화하는 것도 가능하다. Next, the
다음으로, 도 3과 같이, 조화면이 형성된 절연층(110)에 내층 회로(115)와의 전기적 연결을 위한 비아홀(130)을 형성할 수도 있다(S130). 이 때, 비아홀(130)의 형성은 전술한 바와 같이 절연층의 표면에 조화면을 형성한 이후에 이루어 질 수도 있고, 조화면을 형성하기 이전에 비아홀(130)을 형성하는 것도 가능하다. 즉, 도금층(150)을 형성하기 이전에 비아홀(130)은 형성되기만 하면 된다. Next, as shown in FIG. 3, a
이와 같이 본 실시예에 따르면, 절연층(110)에 필요한 두께의 도금층(150)을 형성하게 되므로 도금층(150)의 형성 이전에 비아홀(130)을 바로 가공할 수 있지만, 종래의 동박 적층판을 이용하여 인쇄회로기판을 제조하는 경우 비아홀(130)의 형성을 위해 비아홀(130)의 형성위치에 동박을 제거하는 공정이 필요하였다. 그러나 본 실시예는 도금층(150)의 형성 전에 비아홀(130)을 형성하게 되므로 동박을 제거하는 공정이 생략되어 제조공정을 단축하고, 제조비용을 절감할 수 있다.As such, according to the present exemplary embodiment, since the
또한, 본 실시예에 따르면 조화면이 형성된 절연층(110)의 표면에 바로 도금층(150)을 형성할 수 있어, 미세한 회로패턴(170)을 형성하기 위한 적절한 식각 두께를 가지도록 도금 두께의 조절이 가능하므로 식각 두께 감소를 위한 공정이 생략이 가능하다. In addition, according to the present embodiment, the
따라서, 상기와 같은 이유로 본 실시예에 따른 인쇄회로기판 제조 방법은 제조 비용 및 공정의 축소가 가능하다. Therefore, the printed circuit board manufacturing method according to the present embodiment can be reduced in manufacturing cost and process for the same reason as described above.
다음으로, 절연층(110)에 도금층(150)을 형성한다(S140). 도금층(150)을 형성하는 단계는 크게 무전해 도금에 의해 시드층(140)을 형성하는 과정과 전해 도금으로 전해도금층(141)을 형성하는 과정으로 나뉘어 질 수 있다. 본 명세서에서 도 금층(150)이라 함은 무전해 도금에 의해 형성된 시드층(140) 및 전해 도금으로 형성된 전해도금층(141)을 모두 포함하는 개념이다. 이하, 본 명세서에서 도금층(150)은 상기와 같은 의미로 사용됨을 명확히 한다. Next, the
전술한 바와 같이, 요철판(120)을 증착 및 압착하여 조화면이 형성된 절연층(110)에 도금층(150)을 형성하게 되므로 밀착력이 높아져, 후에 미세한 회로패턴(170)을 용이하게 구현할 수 있다. As described above, since the
먼저, 도 4와 같이 무전해 도금 과정을 통하여 조화면에 시드층(140)을 형성한다(S141). 시드층(140)을 형성한 후, 도 5와 같이 시드층(140)을 전극으로 전해 도금으로 전해도금층(141)을 형성한다(S142). 전해 도금으로 형성된 전해도금층(141)은 후에 회로패턴(170)을 형성하게 된다. 다음으로 도금층(150)을 선택적으로 식각하여 최종적으로 회로패턴(170)을 형성한다(S132). First, as shown in FIG. 4, a
도금층(150)을 선택적으로 식각하여 회로패턴(170)을 형성하기 위해, 도 6과 같이 회로패턴(170)에 상응하는 영역을 제외한 도금층(150)이 식각액으로부터 보호되도록 식각 레지스트층(160)을 형성할 수 있다. In order to form the
그리고, 도 7과 같이 식각 레지스트층(160)을 형성한 후에 식각액에 의해 도금층의 일부(150')를 식각하여 제거한다. 이때, 전술한 바와 같이 크기와 깊이가 균일하게 노듈처리된 요철판(120)을 통하여 절연층(110)에 조화면이 형성되어 있으므로 식각 과정 중에 균일한 회로폭을 얻을 수 있으며, 잔동을 완전히 제거할 수 있게 된다Then, after forming the etching resist
다음으로, 도 8과 같이 식각 레지스트층(160)을 제거 함으로써, 미세한 회로 패턴(170)을 형성할 수 있다. Next, as shown in FIG. 8, the
전술한 바와 같이, 균일한 크기와 깊이로 노듈 처리된 요철판(120)을 이용하여 조화면을 절연층(110)의 표면에 형성함으로써, 제조 비용 및 제조 공정을 줄이면서, 신뢰도 높은 미세한 회로패턴을 형성할 수 있다. As described above, the rough surface is formed on the surface of the insulating
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the above has been described with reference to a preferred embodiment of the present invention, those skilled in the art to which the present invention pertains without departing from the spirit and scope of the present invention as set forth in the claims below It will be appreciated that modifications and variations can be made.
도 1은 본 발명의 일 실시예에 따른 인쇄회로기판 제조 방법을 나타낸 순서도.1 is a flow chart showing a printed circuit board manufacturing method according to an embodiment of the present invention.
도 2 내지 도 8은 본 발명의 일 실시예에 따른 인쇄회로기판 제조 방법의 각 공정을 나타낸 단면도.2 to 8 are cross-sectional views showing each step of the method for manufacturing a printed circuit board according to an embodiment of the present invention.
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
100: 인쇄회로기판100: printed circuit board
110: 절연층110: insulation layer
120: 요철판120: uneven plate
150, 150': 도금층150, 150 ': plating layer
160: 식각 레지스트층(etching resist layer)160: etching resist layer
170: 회로패턴170: circuit pattern
Claims (7)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070126305A KR100911263B1 (en) | 2007-12-06 | 2007-12-06 | Method for manufacturing printed circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070126305A KR100911263B1 (en) | 2007-12-06 | 2007-12-06 | Method for manufacturing printed circuit board |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20090059442A KR20090059442A (en) | 2009-06-11 |
KR100911263B1 true KR100911263B1 (en) | 2009-08-06 |
Family
ID=40989552
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070126305A KR100911263B1 (en) | 2007-12-06 | 2007-12-06 | Method for manufacturing printed circuit board |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100911263B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101235176B1 (en) * | 2011-03-29 | 2013-02-20 | 강병수 | Method for manufacturing high-heat dissipation circuit substrate useful to LED |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10247780A (en) * | 1997-03-04 | 1998-09-14 | Ibiden Co Ltd | Multilayer wiring board and manufacture thereof |
JPH1140944A (en) * | 1997-07-17 | 1999-02-12 | Sharp Corp | Method and apparatus for manufacturing multilayered wiring board |
KR100752025B1 (en) | 2006-07-10 | 2007-08-28 | 삼성전기주식회사 | Manufacturing method of printed circuit board |
-
2007
- 2007-12-06 KR KR1020070126305A patent/KR100911263B1/en not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10247780A (en) * | 1997-03-04 | 1998-09-14 | Ibiden Co Ltd | Multilayer wiring board and manufacture thereof |
JPH1140944A (en) * | 1997-07-17 | 1999-02-12 | Sharp Corp | Method and apparatus for manufacturing multilayered wiring board |
KR100752025B1 (en) | 2006-07-10 | 2007-08-28 | 삼성전기주식회사 | Manufacturing method of printed circuit board |
Also Published As
Publication number | Publication date |
---|---|
KR20090059442A (en) | 2009-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20070029052A (en) | Method for forming wiring on insulating resin layer | |
KR100701353B1 (en) | Multi-layer printed circuit board and manufacturing method thereof | |
US20060137904A1 (en) | Multilayer printed wiring board and method of manufacturing the same | |
JP2007042666A (en) | Printed wiring board and its manufacturing method | |
US7836590B2 (en) | Manufacturing method for printed circuit board | |
JP5057653B2 (en) | Flex-rigid wiring board and manufacturing method thereof | |
KR20100027823A (en) | Printed circuit board and manufacturing method of the same | |
WO2015029319A1 (en) | Wiring board and method for manufacturing same | |
US7992296B2 (en) | PCB and manufacturing method thereof | |
KR100911263B1 (en) | Method for manufacturing printed circuit board | |
US9578740B2 (en) | Copper clad laminate, printed circuit board, and method of manufacturing the same | |
KR100744994B1 (en) | Multi-layer PCB and manufacturing method thereof | |
JP2010056373A (en) | Method of manufacturing printed circuit board, and printed circuit board | |
KR100945080B1 (en) | Method For Manufacturing Printed Circuit Board | |
JP2007043201A (en) | Method for manufacturing multilayer wiring board | |
KR100670594B1 (en) | Method of forming a fine circuit for printed circuit board | |
JP2000049440A (en) | Manufacture of printed wiring multilayer board | |
JPS63224934A (en) | Laminated board | |
JPH10313177A (en) | Manufacture of multilayered printed wiring board | |
JP4337408B2 (en) | Method for manufacturing printed wiring board | |
JP2005244039A (en) | Printed wiring board and its manufacturing method | |
KR101084253B1 (en) | Method of manufacturing multi layer printed circuit board | |
JPH10224036A (en) | Build-up printed wiring board and its manufacturing method | |
JP2008021784A (en) | Printed circuit board equipped with fine wiring circuit and its manufacturing method | |
JP2020107751A (en) | Printed-circuit board, composite printed-circuit board, method for manufacturing printed-circuit board, and method for manufacturing composite printed-circuit board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |