KR100910931B1 - 플라즈마에 의해 구조를 에칭 바디에 에칭하기 위한 방법 - Google Patents

플라즈마에 의해 구조를 에칭 바디에 에칭하기 위한 방법 Download PDF

Info

Publication number
KR100910931B1
KR100910931B1 KR1020047003673A KR20047003673A KR100910931B1 KR 100910931 B1 KR100910931 B1 KR 100910931B1 KR 1020047003673 A KR1020047003673 A KR 1020047003673A KR 20047003673 A KR20047003673 A KR 20047003673A KR 100910931 B1 KR100910931 B1 KR 100910931B1
Authority
KR
South Korea
Prior art keywords
plasma
intensity
high frequency
pulse
duration
Prior art date
Application number
KR1020047003673A
Other languages
English (en)
Other versions
KR20040031082A (ko
Inventor
프란츠 래르머
Original Assignee
로베르트 보쉬 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로베르트 보쉬 게엠베하 filed Critical 로베르트 보쉬 게엠베하
Publication of KR20040031082A publication Critical patent/KR20040031082A/ko
Application granted granted Critical
Publication of KR100910931B1 publication Critical patent/KR100910931B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

본 발명은 플라즈마(15)에 의해 구조를 에칭 바디(19)에 에칭하기 위한, 특히 에칭 마스크에 의해 가로로 정확하게 규정된 리세스를 실리콘 바디에 에칭하기 위한 방법에 관한 것이다. 이 경우 에칭 바디(19)에 고주파 교류 전압에 의해 적어도 일시적으로 고주파로 펄스화되고, 저주파로 변조된 고주파 출력이 결합되고, 또한 플라즈마의 세기는 시간의 함수로서 변조된다.
에칭 바디, 플라즈마, 고주파 출력, 자계 코일, 코일 제네레이터.

Description

플라즈마에 의해 구조를 에칭 바디에 에칭하기 위한 방법{Method for etching structures in an etching body by means of a plasma}
본 발명은 독립 청구항의 전제부에 따른 플라즈마에 의해 구조를 에칭 바디에 에칭하기 위한, 특히 가로로 정확하게 규정된 리세스를 실리콘 바디에 에칭하기 위한 방법에 관한 것이다.
예컨대 DE 42 41 045 C1 의 방식에 따른, 가로로 정확하게 규정된 리세스를 실리콘 바디에 에칭하기 위한 플라즈마 에칭 프로세스에서 불충분한 포켓 안정성의 문제가 여러 번 나타난다. 즉, 특히 예컨대 실리콘과 그 아래 위치하는 이산화규소 사이와 같은, 에칭 바디와 유전성 인터페이스 사이의 경계면에서 소정 에칭 프로파일과의 편차가 나타난다.
공개 공보 DE 199 57 169 A1에는 소위 이중 펄스 기술이 공지되는데, 상기 기술에서는 유도 결합 플라즈마 에칭 장치의 에칭 챔버에서 기판 전극 내의 높은 펄스 피크 출력의 고주파로 변조된 반송파 신호의 저주파 펄스화를 통해, 상기 바람직하지 않은 포켓 형성이 억제되고 플라즈마 에칭 프로세스에 대한 넓은 프로세스 윈도우가 얻어진다. 따라서 특히 에칭된 구조의 애스팩트비가 5:1 내지 10:1 일 경우 충분한 포켓 안정성이 달성되고 오버 에칭에 대한 일정한 허용도가 얻어진다. 그러나 형성된 트렌치의 애스팩트비가 높거나 또는 오버 에칭 시간이 길 경우에는 상기 프로세스에서도 포켓 형성이 완전히 억제될 수 없다.
DE 199 33 842 A1 에 제시된 바와 같이, 유도 결합 플라즈마 소오스도 펄스화됨으로써, 플라즈마 방전의 포즈(pause) 동안 더 많이 발생하는 음이온은 높은 애스팩트비를 가진 구조에서 유전성 에칭 베이스의 포지티브한 대전을 방전시키는데 기여한다. ICP-플라즈마 소오스(ICP = "inductively coupled plasma")의 상기 방식으로 펄스화 하는 경우, 큰 문제점은 할당 배치된 고주파 제네레이터에서 높은 반사 출력이 발생한다는 것인데, 왜냐하면 플라즈마 방전의 점화 동안 플라즈마에서 규정되지 않은 조건, 즉 과도기 동안 결합된 고주파 출력이 플라즈마 임피던스에 매칭되는 것을 매우 어렵게 만드는 조건이 생기기 때문이다. 따라서 플라즈마 방전의 점화는 전기 용량 결합 모드로부터 유도 결합 모드로의 이행을 나타내고, 이것은 임피던스 미스매치와 그에 따른 높은 반사 출력을 야기한다.
상기 문제들을 극복하기 위해 DE 199 27 806 A1 에는, 주파수 결정 부재로서의 플라즈마 소오스 및 피드백 경로의 증폭기로서의 고주파 제네레이터를 포함하는 마이스너 발진기의 방식에 따른 피드백 회로를 통해, 과도 위상동안 여기 전압의 주파수가 릴리스되는 것이 제안된다. 그러나 이러한 방법은 주파수가 산업 장치용으로 허용된 주파수 범위 외부에서 발생할 수 있는 단점을 가지고, 이것은 상응하는 차폐부를 필요로 한다.
미공개 출원 DE 100 51 831.1 에는 유도 결합 플라즈마에 의한 기판의 에칭 장치 및 방법이 이미 제안되고, 여기서 기판과 ICP-소오스 사이에는 정지된 또는 시간에 따라 변화될 수 있는 자계가 제공되고, 상기 자계는 적어도 2개의 적층 배치된, 반대 방향으로 전류가 흐르는 자기 코일을 통해 발생된다.
본 발명의 목적은 특히 에칭된 구조의 애스팩트비가 높고 오버 에칭 시간이 긴 경우에도, 포켓 안정성이 개선되게 구조를 에칭 바디에 에칭하기 위한 방법을 제공하는 것이다.
선행 기술과 달리, 본 발명에 따른 방법의 장점은 예컨대 실리콘의 에칭시, 특히 SiO2-층과 같은 매립된 유전성 에칭 스톱층에 도달시 포켓 안정성이 현저히 상승하고 오버 에칭에 대한 허용도가 높아진다.
본 발명의 바람직한 개선예는 종속 청구항에 언급된 조치로부터 발생한다.
플라즈마의 세기는, "방전 포즈"에서 플라즈마 방전이 소멸되지 않고 유도 결합 모드에서 유지되도록 변조되거나 또는 펄스화되는 것이 매우 바람직하다. 즉, 최소 방전을 유지하기 위해 필요한 만큼의 고주파수 출력이 상기 시간동안 플라즈마 소오스 또는 유도 결합 플라즈마에 공급된다. 플라즈마가 상기 방전 포즈 또는 펄스 포즈(pulse pause)에서 완전히 소멸되지 않음으로, 후속해서 플라즈마가 최대 세기로 계속 상승될 경우 매번, 높은 반사 출력이 발생하는 것이 방지되는데, 왜냐하면 플라즈마 방전의 전기 용량성 결합 스타트 위상이 충분히 방지되고 즉시 플라즈마 방전의 유도 결합 위상에서 스타트되기 때문이다.
이 경우 DE 199 57 169 A1 에 기술된 이중 펄스 기술에 따라 이루어지는 기판 전극에 결합된 고주파 출력이 시간에 따라 플라즈마 세기의 변조와 상관되거나 또는 동기화되는 것이 바람직하다.
또한 이와 관련하여, 방전 포즈동안 이전에 포지티브하게 대전된 이온 및 전자에 의해 지배되는 플라즈마가 포지티브 및 네가티브하게 대전된 이온으로 이루어진 소위 "양극성" 플라즈마로 전이된다. 즉, 소위 "애프터-글로우(after-glow)"-위상에서, 포지티브하게 대전된 이온과의 재결합에 의해 또는 중성 입자의 포착에 의해 자유 전자가 포착되는 것이 바람직하다. 전자를 둘러싸는 중성 입자의 수적인 초과로 인해, 전자 포착에 의한 음이온의 발생은 이 경우 지배적인 반응이다. 따라서 "노멀" 플라즈마에서 양자 질량의 수배에 상응하는 질량을 가진 네가티브 전하 캐리어의 개수는, 양자 질량의 수배에 상응하는 질량을 가진 포지티브 전하 캐리어의 개수보다 3 내지 4 정도 더 적은 반면, 이러한 위상에서 상기 네가티브 및 포지티브 전하 캐리어의 개수는 거의 동일하다. 또한 이온에 비해 자유 전자가 더 작아지면서 플라즈마에서도 동일하지 않은 전하 캐리어 질량의 효과 및 전하 캐리어 이동성도 사라지기 때문에, 이전에 수 10 볼트 범위의 포지티브 값의 플라즈마 포텐셜이 0 볼트의 값에 근사하게 됨으로써, 포지티브 및 네가티브 전하 캐리어가 처리될 에칭 바디, 예컨대 실리콘 웨이퍼에 동일한 방식으로 도달할 수 있고, 이것은 거기서 애스팩트비가 높을 경우에도 최적의 전하 균형을 가능하게 한다.
유도 결합 플라즈마가 완전히 전자 없이는 유지될 수 없기는 하지만, 이 경우 전자의 밀도가 더 낮을수록, 포지티브 및 네가티브 전하 캐리어가 더 동일해지고 그리고 방해하는 대전의 중성화가 더 양호하게 작용한다. 따라서, 본 발명에 따른 방법에 있어서, 전자 밀도가 가능한 작거나 또는 상기 전자 밀도가 본 발명에 따른 방법이 실행될 경우 작게 유지될 수 있는 것이 매우 바람직하다.
시간의 함수로서 실행된 플라즈마 세기의 변조는, 결국 바람직하게 특히 주기적으로 시간에 따라 변하는, 상응하는 코일 제네레이터로부터 나오는 플라즈마에 결합된 고주파 출력 외에도, 대안으로 또는 추가로 플라즈마에 작용하는 자계, 예컨대 DE 100 51 831.1 의 방식에 따른 장치의 자계의 예컨대 주기적으로 변하는 자계 세기에 의해서도 이루어질 수 있다.
본 발명은 도면 및 하기의 설명에 의해 더 자세히 설명된다.
도 1은 본 발명에 따른 방법의 실행을 위한 플라즈마 에칭 장치의 기본도이고,
도 2는 기판 전극에 결합된, 고주파로 펄스화되고 저주파로 변조된 고주파 출력과 동기화되는 플라즈마 세기의 시간에 따른 변조의 제 1 실시예를 도시하고,
도 3은 도 2에 따른 고주파로 펄스화되고 저주파로 변조된 고주파 출력의 구조를 도시하고,
도 4는 플라즈마 세기의 변조 및 기판 전극에 결합된 고주파 출력과 상기 플라즈마 세기의 변조의 동기화의 제 2 실시예를 도시하고,
도 5는 저주파로 클록된 펄스 포즈 동안의 제 3 실시예를 도시하고,
도 6은 저주파로 클록된 펄스 포즈 동안의 제 2 실시예를 도시한다.
도 1에는, DE 100 51 831.1에 공지된 예컨대 이방성 플라즈마 에칭 프로세스가 DE 42 41 045 C1의 방식에 따라 실리콘에 트렌치를 제조하기 위해 실행되는 플라즈마 장치(5)가 도시된다. 구체적으로는 에칭 챔버(10), 위에 예컨대 실리콘 웨이퍼 같은 에칭 바디인 기판(19)을 포함한 기판 전극(18)이 제공된다. 또한 기판 전극(18)은 임피던스 매칭을 위한 제 2 매치 박스(21) 및 기판 파워 제네레이터(22)와 도전 접속된다.
에칭 챔버(10)의 상부 영역에 에칭 챔버(10)를 둘러싸는 코일(11)이 제공되고, 상기 코일은 임피던스 매칭을 위한 제 1 매치 박스(12)를 통해 코일 제네레이터(13)에 연결된다. 상기 코일 제네레이터(13) 및 제 1 매치 박스(12)를 통해 코일(11)에 의해 고주파 출력이 에칭 챔버(10)에 결합됨으로써, 거기서 유도 결합 플라즈마(15)가 형성된다. 또한 도 1에 따라, 에칭 챔버(10)는 프로세스 가스, 예컨대 에칭 가스와 패시베이션 가스를 교대로 공급 또는 배출하기 위해, 상부 영역에서 가스 유입구(14)를 가지고, 하부 영역에는 가스 배출구(20)를 가진다.
또한, 유도 결합 플라즈마(15)의 발생 영역과 기판 전극(18) 사이의 에칭 챔버(10)는 2 개의 자계 코일들(16)에 의해 둘러싸이고, 2 개의 상응하는 스페이서들(17)이 에칭 챔버(10)의 측벽 내로 삽입되고, 상기 스페이서들은 상기 코일들(16)을 수용한다.
또한 플라즈마 에칭 장치(5)의 상세한 구조와 관련하여 DE 100 51 831.1 의 실시예가 참조된다.
플라즈마(15)의 세기를 코일 제네레이터(13) 및 제 1 매치 박스(12)에 의해 시간 함수로서 변조하기 위해, DE 199 27 806 A1 또는 바람직하게는 DE 199 33 842 A1 에 공지된, 예컨대 상기 공개 공보들에 기술된 바와 같이, 제 1 매치 박스(12) 또는 코일 제네레이터(13)에 통합된 장치가 제공된다.
또한 DE 199 57 169 A1에 기술된 바와 같이, 기판 파워 제네레이터(22), 제 2 매치 박스(21) 및 기판 전극(18)에 의해, 고주파로 펄스화되고 저주파로 변조된 고주파수가 기판(19)에 결합된다.
도 3에는 상기 고주파로 펄스화되어 저주파로 변조된 고주파 출력이 도시되고, 주기적으로 교호하는 저주파로 클록된 펄스 패킷(30)과 저주파로 클록된 펄스 포즈(31)가 주기적으로 교호하도록 기판 전극(18)에 결합되고, 이것은 1 Hz 내지 500 Hz, 바람직하게는 10 Hz 내지 250 Hz, 예컨대 100 Hz의 주파수를 가지고, 20 % 내지 80 %, 바람직하게는 50 %의 소위 "듀티 사이클"이고, 바람직하게는 5 Watt 내지 20 Watt, 예컨대 10 Watt의 평균 출력을 가진다. 이 경우 도 3에 따른 저주파로 클록된 펄스 패킷(30)은 고주파로 클록된 펄스(32)와 고주파로 클록된 펄스 포즈(33)의 순서로 주기적으로 교호하여 이루어지고, 상기 주기의 주파수는 예컨대 10 kHz 내지 500 kHz, 예컨대 100 kHz이고, "듀티 사이클"은 바람직하게 2 % 내지 20 %, 예컨대 5 %이다. 이 경우 기판 전극(18)에 결합된 평균 출력은 고주파로 클록된 펄스(32) 동안 평균 시간에서 예컨대 5 Watt 내지 40 Watt, 특히 20 Watt이다.
도 3에서는, 개별 고주파로 클록된 펄스(32)가 예컨대 13.56 MHz의 주파수 및 바람직하게 100 Watt 내지 1 kWatt, 예컨대 400 Watt의 고주파 출력을 가진 고주파 반송파 신호로 이루어진다는 것을 알 수 있다. 또한 도 3에 대한 추가 상세 설명과 관련하여 공개 공보 DE 199 57 169 A1 이 참조된다.
도 3에 따라 기판 전극(18)에서의 신호 성형시, 특히, 충분히 긴, 저주파 클록킹에 의해 발생하는 펄스 포즈(31)가 유지되고, 이 펄스 포즈 동안 에칭된 트렌치 내의 유전성 경계층의 영역에서 방전이 이루어질 수 있는 것이 주의되어야 한다. 이러한 긴 펄스가 프로세스 안정성 자체를 감소시키고, 따라서 좁은 프로세스 윈도우를 야기하는 동안, 가급적 낮은 펄스-대-포즈-비율("듀티 사이클"), 예컨대 1 : 10 또는 1 : 20의 비율을 가진 고주파 반송 신호(34)의 추가 고주파 변조에 의해, 동시에 낮은 전류가 기판 전극(18)으로 흐르는 경우 매우 높은 기판 전극 전압이 발생되므로, 매우 넓은 허용 프로세스 윈도우가 생긴다. 이 경우 "듀티 사이클"은 전류 전압 관계를 제어하고, 기판 전극(18)으로부터 플라즈마(15)의 나타나는 옴 저항을 관찰한다.
도 2에는 본 발명에 따른 방법의 제 1 실시예가 도시되고, 기판 전극(18)의 고주파로 펄스화되고, 저주파로 변조된 고주파 출력은 즉시 플라즈마 세기의 변조와 동기화됨으로써, 최소 출력(플라즈마는 거의 소멸)을 가진 플라즈마 여기, 즉 제 1 플라즈마 세기 최소치(41)가 각각 저주파로 클록된 펄스 포즈(31)에 일치된다. 이것은 저주파로 클록된 펄스 포즈(31) 동안, 발생 트렌치의 증폭된 방전을 야기하는데, 왜냐하면 트렌치의 셀프 방전이 발생하고, 구조 베이스로의 음이온도 증가하게 이끌리게되고, 또한 거기에 존재하는 포지티브 전하가 중성화되기 때문이다.
도 2에 도시된 1 : 1의 클록 비율, 즉 제 1 플라즈마 세기 최대치(40)의 지속시간과 제 1 플라즈마 세기 최소치(41)의 지속시간의 비율은 예시적으로만 나타나 있다. 오히려 플라즈마 여기 효과로 인해, 플라즈마(15)가 가능한 오래 여기되고 가능한 짧은 시간 동안 포즈되는 것이 바람직하다. 즉, 여기 또는 플라즈마 세기의 온/오프 비율은 1:1보다 훨씬 더 낮게 설정되는 것이 바람직하고, 이로써 플라즈마(15)에 결합된 고주파 출력의 필요한 펄스 피크 출력이 너무 커지는 것이 방지된다. 예컨대 소정 시간 평균값을 달성하기 위해, 1:1 온/오프 비율에서 3 kW 내지 5 kW의 코일(11)의 평균 출력용으로 6 kW 내지 10 kW 의 펄스 피크 출력이 필요하다.
도 2에는, 제 1 플라즈마 세기 최대치(40) 및 이어지는 제 1 플라즈마 세기 최소치(41)의 지속시간이 저주파로 클록된 펄스 패킷(30) 또는 이어지는 저주파로 클록된 펄스 포즈(31)의 지속시간과 동일한 것이 나타난다. 또한 제 1 플라즈마 세기의 최소치(41) 동안 플라즈마(15)의 세기는, 상기 플라즈마 세기의 최소치 동안 플라즈마(15)가 소멸되지 않을 정도로 작게 선택된다.
도 4에는 플라즈마 세기의 변조와 전극 기판(18) 내의 고주파로 펄스화되고 저주파로 변조된 고주파 출력과의 동기화의 제 2 실시예가 도시된다. 이 경우 가능한 높은 온/오프 비율을 유지하기 위해, 예컨대, 도시된 바와 같이, 각각 2 개 또는 그 이상의 고주파로 클록된 펄스(32)가 기판 전극(18)에 제 2 플라즈마 세기 최대치(40')에 의해 연결되고, 플라즈마(15)는 그 뒤에 이어지는 고주파로 클록된 펄스 포즈(33)동안 "로우(Low)"-모드로 전환된다. 즉, 플라즈마 세기가 제 2 플라즈마 세기 최대치(41')에 도달된다. 상기 제 2 플라즈마 세기 최대치는 플라즈마(15)가 상기 시간에서 즉시 소멸되지 않을 정도로 작게 선택된다. 그 후에 계속 2 개 또는 그 이상의 고주파로 클록된 펄스(32)가 제 2 플라즈마 세기 최대치(40') 내로 들어가 고주파로 클록된 펄스 포즈(33)가 제 2 플라즈마 세기 최소치(41')에 일치된다.
도 2에 따른 실시예와 달리, 도 4에 따른 실시예의 장점은 도 4의 경우 플라즈마 세기의 비교적 저주파 변조의 비교적 긴 "온(ON)" 시간 동안, 소수의 전하가 발생된 트렌치 내에 축적될 수 있는 것이다. 매번 예컨대 최대 20 개의 비교적 소수의 고주파로 클록된 펄스(32)가 제 2 플라즈마 세기 최대치(40')와 일치함으로써, 비교적 소수의 전하만 상기 시간 동안 트렌치 내에 축적된 후, 이어지는 제 2 플라즈마 세기 최소치(41') 동안 다시 방전이 발생된다.
그 뿐만 아니라, 제 2 플라즈마 세기 최대치(40')가 소멸되는 경우 그리고 그 후의 단기간 동안만 플라즈마(15) 내에 가장 높은 음이온 밀도가 형성되고, 즉, 최대 방전 작용은 제 2 플라즈마 세기 최소치(41')로 이행되는 동안 그리고 그 후의 단기간 동안에만 달성된다. 이후에 플라즈마(15) 내에 현저히 감소된 음이온 밀도만이 제공될 수 있고, 이것은 가능한 짧은 플라즈마 세기 최소치(41')의 사용시 및 상응하는 높은 방전 효율을 의미한다. 또한 도 4에 따른 실시예의 경우에도, 플라즈마 여기시 또는 플라즈마(15)에 결합된 고주파 출력의 비율이 1:1 보다 훨씬 더 작게 진행하는 것은 바람직하지 않은데, 왜냐하면 그렇지 않은 경우 플라즈마 발생에 필요한 펄스 피크 출력이 비경제적으로 높아지기 때문이다.
구체적으로, 유도 결합 플라즈마(15)에 결합된 고주파 출력은 다시 3 kW 내지 5 kW 사이에 놓이고, 고주파로 클록된 펄스(32) 및 이어지는 고주파로 클록된 펄스 포즈(33)의 주파수는 5% 의 "듀티 사이클"에서 예컨대 100 kHz 이고, 기판 전극(18)에 결합된 평균 고주파 출력은 저주파로 클록된 펄스 패킷(30) 동안 예컨대 20 Watt 이고, 또한 도 4에는 도 2에 따른, 저주파로 클록된 개별 펄스 패킷(30) 동안 플라즈마 세기의 변조만이 도시된다. 이러한 저주파로 클록된 펄스 패킷(30)에 이어서 도 2에 따른 저주파로 클록된 펄스 포즈(31)가 뒤따르고, 상기 저주파로 클록된 펄스 포즈동안 동시에 플라즈마(15)의 세기도 도 2에 따른 제 1 플라즈마 세기 최소치(41)로 강하하고, 거기서 저주파로 클록된 펄스 포즈(31) 시간 동안 유지된다. 이것은 명료성을 위해 도 6에서 완전히 도시된다.
도 5에는 플라즈마(15)의 세기의 변조와, 고주파로 펄스화되고 저주파로 변조되는, 기판 전극(18)에 결합된 고주파 출력의 시간적 동기화에 대한 제 3 실시예가 도시된다. 도 6과의 차이점은 저주파로 클록된 펄스 포즈(31) 동안에도 도 4에 따른 플라즈마(15)의 세기의 시간에 따른 변조가 유지되는 것이다.
이러한 방식으로, 비교적 긴(여기서 "비교적 긴"의 의미는 플라즈마의 파괴 이후 또는 플라즈마 세기가 제 2 플라즈마 세기 최소치(41')로 이행된 이후에 플라즈마(15) 내 음이온 밀도의 감쇠 지속과 관련하여 이해하면 된다) 저주파로 클록된 펄스 포즈(31) 동안 항상 다시 플라즈마(15)가 상승 및 하강함으로써, 플라즈마 소멸 위상은 이와 결부된 음이온 밀도의 상승과 더불어 계속 반복된다. 따라서, 저주파로 클록된 펄스 포즈(31)는 더 효과적으로 사용되고, 여기서 플라즈마 소멸은 상기 펄스 포즈 시작시에 음이온 밀도가 상승되게 나타나는 것과 더불어(차후에 상기 음이온 밀도는 측정된, 저주파로 클록된 펄스 포즈(31)의 지속시간에서 신속하게 다시 감쇠된다) 단 한 번이 아니라, 상기 위상은 에칭 바디 내에 발생된 트렌치의 방전을 위해 항상 다시 제공된다. 이러한 점에서 저주파로 클록된 펄스 포즈(31)는 트렌치의 셀프 방전에만 사용되는 것이 아니라, 추가로 주기적으로 저주파로 클록된 펄스 포즈(31)동안, 방전 프로세스를 가속하는 "음이온 밀도 피크"를 제공하는데에도 사용된다. 또한 이러한 조치에 의해, 플라즈마 발생을 위한 "듀티 사이클"이 작다는 문제도 완화되는데, 왜냐하면 기판 전극(18)의 고주파 출력의 저주파 변조로부터 플라즈마 발생이 분리됨으로써, 이제 간단한 방식으로 1:1 보다 향상된 "듀티 사이클"도 달성될 수 있기 때문이다.
플라즈마(15)의 세기를 플라즈마(15)의 소멸에 근접한 세기 최소치(41, 41')로 설정하고 안정시키기 위해, 플라즈마(15)가 소멸할 경우, 즉 유도 모드에서 전기 용량성 결합 모드로 전이하게 하는 경우, 코일 제네레이터(13)에 반사된 출력이 도약적으로 상승하는 것이 이용된다. 코일 제네레이터(13)의 순방향 출력(forward power)을 즉시 조절하여 상승시킴으로써 상기 상태가 포착될 수 있고, 유도 결합 작동 모드의 경계에 유지될 수 있음으로써, 상기 방식으로 상승된 코일 제네레이터(13)의 출력은 플라즈마(15) 내의 전자 밀도를 다시 안정 작동 상태의 값으로 상쇄시킨다.
이 경우 다음 식에 따라 코일 제네레이터(13)의 순방향 출력(PForward)은 플라즈마 세기 최소치(41, 41')에서 코일 제네레이터(13)로 반사된 출력(PReflected)에 결합된다:
PForward = PSoll + V·PReflected
상기 식에서 V 는 조절 회로의 증폭 팩터이고, 바람직하게는 V >> 1 이 적용된다. V=1 일 경우는 현재 고주파 제네레이터에서 통상적인 "로드(Load)"-조절에 상응한다. 즉, 순방향 출력은 반사된 출력의 발생시, 순방향 출력과 역방향 출력 사이의 차이, 즉 실제로 플라즈마(15)에 결합된 고주파 출력이 프리 세팅된 설정값에 상응하여 일정하게 유지되도록 조절된다. 이러한 통상적인 "로드(Load)"-조절의 경우는 임계 모드 경계에서 플라즈마(15)를 안정화시키기에는 상당히 불충분한데, 왜냐하면 이 경우 소멸하려는 플라즈마(15)의 포착을 위해 필요한 만큼, 플라즈마(15)에 실효 결합 고주파 출력이 상승되지 않기 때문이다. 따라서, 조절 팩터(V)는 여기서 바람직하게 1 보다 훨씬 더 큰 값, 예컨대 5 내지 10 사이의 값으로 설정되고, 또한 설정 목표 값(Psoll)으로서, 플라즈마(15)의 경계 모드를 위해, 즉 플라즈마(15)의 소멸보다 조금 더 큰 세기를 위해 필요한 값보다 대략 작은 값 또는 조금 낮은 값으로 설정된다.
또한 상기 펄스 전략(strategy), 즉 플라즈마 세기 및 시간의 함수로서 기판 전극(18)에 결합된 고주파 출력의 변조가 DE 42 41 045 C1의 방식에 따른 프로세스에서 디포지션 사이클의 진행시 그리고 에칭 사이클 동안 사용될 수 있다. 그러나 일반적으로는 상기 변조가 에칭 사이클로 제한되면 충분한데, 왜냐하면 에칭 사이클 동안에만 포켓 형성의 위험이 존재하기 때문이다. 디포지션 사이클 동안 완전한 제네레이터 출력이 제공된다. 또한 디포지션 사이클 동안 고주파 출력으로부터 기판 전극(18) 내로의 결합을 완전히 차단하는 것이 매우 바람직하다.
공보 DE 100 51 831.1에 공지되고 도 1에 도시된 바와 같이, 플라즈마(15)의 세기의 매우 간단한 변조는, 자기 코일 장치를 구비한 유도 결합 플라즈마 소오스의 사용에 의해 이루어진다. 이 경우 ICP-소오스, 즉 유도 결합 플라즈마(15)와 기판(19) 사이에 적어도 2 개의 자계 코일(16)이 배치되고, 상부 자계 코일(16)은 ICP-소오스를 향하고 하부 자계 코일은 기판(19)을 향하고, 상기 자계 코일에는 서로 반대 방향으로 향하면서 일반적으로 상이한 크기를 가진 전류가 관류됨으로써, 서로 반대 방향으로 향하면서 일반적으로 상이한 세기를 가진 자계를 발생시킨다.
이 경우 상세하게는, ICP-소오스를 향한 상부 자계 코일(16)이 최적의 플라즈마 발생을 위해 필요한 자계 세기로 설정되는 반면, 기판(19)을 향한 하부 자계 코일(16)은 반대 방향으로 방향 설정된 자계를 발생시키고, 상기 자계의 세기는 에칭의 최적의 균질성, 즉 기판(19)의 표면에 작용하는 에너지 적용을 최적으로 분산시키기 위해 필요한 세기로 설정된다.
자계 코일(16)을 사용함으로써, 무엇보다 플라즈마의 경계가 없어지지 않는 상황에서, 상기 자계 코일이 없는 경우보다 더 낮은 여기 밀도 및 전자 밀도로 플라즈마(15)가 유지될 수 있게 된다. 이것은 소오스 영역 내의 벽손실이 감소됨으로써, 발생된 자계가 플라즈마(15)에 존재하는 전자의 "수명"을 상승시키고, 따라서 바람직한 "양극성" 플라즈마가 최소 자유 전자 밀도로 플라즈마 세기 최소치(41, 41') 동안 매우 양호하게 유지될 수 있다는 것에서 나타난다.
플라즈마(15)의 세기의 변조를 달성하기 위해, 도 1에 따른 플라즈마 장치(5)에서 코일 제네레이터(13)로부터 코일(11)을 통해 플라즈마(15)에 연결된 고주파 출력 및, 추가 또는 대안으로 자계 코일(16)에 의해 발생된 자계의 세기도 챔버(10) 내에서 사용된다. 따라서 제 1 플라즈마 세기 최대치(40)의 설정을 위해 예컨대 우선 자계 코일(16) 내의 코일 전류가 설정되고, 상기 코일 전류는 DE 100 51 831.1에 따른 프로세스의 목표 전류 값에 상응하고 즉, 상부 자계 코일(16)용으로 10 Ampere 그리고 반대 극성의 하부 자계 코일(16)용으로 7 Ampere 가 설정된다.
이후에 플라즈마 세기 최소치(41, 41')로 전환하기 위해, 상기 전류는 예컨대 자계 코일(16) 내의 2 개의 전류가 동시에 0으로 다시 돌아가거나 또는 클록되도록 감소된다. 그러나 대안으로 중간 값으로 설정될 수 있는데, 예컨대 상부 자계 코일(16)용으로 3 Ampere 그리고 하부 자계 코일(16)용으로 2 Ampere가 설정된다.
따라서, 가장 간단한 실시예에서 2 개의 코일 전류들이 각각 동시에 높은 극한 값과 낮은 극한 값 사이에서 서로 오가며 전환되고, 이로 인해 코일 제네레이터(13)의 출력이 되돌아오는 것과 동일한 효과가 발생한다. 즉, 자계 코일 전류의 감소시 플라즈마 밀도가 붕괴되어 플라즈마 세기 최소치(41, 41')에 도달하고, 단시간에 전자와 중성 가스 입자의 재결합으로 이루어진 높은 음이온 밀도가 발생한다. 그러나 이 경우, 자기 코일 전류가 플라즈마(15)에 결합된 고주파 출력만큼 신속하게 변조될 수 없다는 것을 주의해야 한다. 특히 자계 코일(16)의 유도성으로 인해 클록 주파수만 10 kHz 미만일 수 있다. 다른 한편으로 직류 전류의 변화는 코일 제네레이터(13)에 의한 고주파 교류 전압의 변화보다 훨씬 더 간단하고 문제없이 이루어진다.
또한 반사 출력을 방지하기 위해, 자계 코일(16) 내 전류의 변화가 즉석으로 이루어지지 않고, 최종 변동 속도를 가지는 것이 매우 바람직한데, 이것은 물론 코일 제네레이터(13)의 고주파 출력의 변화에도 적용되며, 상기 코일 제네레이터에서 제 1 매치 박스(12)에 의한 임피던스 매칭은 가능한 느린 출력 변동에 의해 일반적으로 더 용이하게 이루어질 수 있다.
이러한 최종 변동 속도는 자기 코일 전류의 변조에 의해 매우 간단하게 설계될 수 있는데, 그 이유는 여기서 단지 직류 전압 또는 직류 전류만이 유한 에지 경사도를 가진 변조 전압과 중첩되어야 하기 때문이다.
따라서 상기 실시예의 범위에서 예컨대 교류 전압 또는 교류 전류가 2 개의 자계 코일(16)에서 사용되고, 이는 다음의 식에 상응하게 변화한다:
U1(t) = U01 ·sin(ωt) U2(t) = -U02 ·sin(ωt)
이 경우 2 개의 자계 코일(16)의 교류 전압 또는 전류는 각 시점에서 역위상이고, 상기 식에서 U01 및 U02 는 각각 2 개의 자계 코일(16) 중 하나에서의 전압 진폭 또는 전류 진폭이다.
또한 대안으로 정류된 교류 전압 또는 전류에 의해 작동되는 것도 가능하고, 상기 식에서 sin(ωt)는 각각 절대 값 abs(sin(ωt))으로 대입될 수 있다.
상기한 바와 같이, 자기 코일 전류가 0으로 되돌아가지 않는 것이 매우 바람직하다. 2 개의 자계 코일(16)을 통과하는 코일 전압 또는 코일 전류는 예컨대 하기의 식을 따른다 :
U1(t) = Uoffset,1 + U01·abs(sin(ωt))
U2(t) = -Uoffset,2 - U02·abs(sin(ωt))
이 경우 오프셋-전류 또는 오프셋-전압(Uoffset,1 또는 Uoffset,2)은 각각, 기판(19)의 에지 영역에서 소위 "비킹(Beaking)-작용"의 발생이 여전히 효과적으로 억제되어 기판 표면 전체에 걸쳐 여전히 균질한 에칭 결과가 달성되도록 크기가 설정된다.
또한 상기 식에 따른 주파수(ω)가 비교적 작고, 즉 예컨대 10 Hz 내지 50 Hz이고, 임피던스 매칭시 사용된 제 1 매치 박스(12)의 속도가 이러한 플라즈마 세기의 변조를 달성하기에 충분히 높으면, 상기 방식으로 코일 제네레이터(13)에 반사 출력이 발생하는 것이 완전히 방지될 수 있고, 그럼에도 바람직하지 않은 포켓 형성이 현저히 억제될 수 있다. 이 경우 단지, 플라즈마(15)의 밀도가 변조되고, 상기 변조에 의해 상승된 음이온 밀도의 바람직한 주기적 위상이 제공되는 것이 중요하고, 상기 음이온 밀도는 높은 애스팩트비를 가진 트렌치를 방전시킨다.

Claims (19)

  1. 삭제
  2. 플라즈마를 이용하여 어떤 하나의 구조(a structure)를 에칭 바디에 에칭하기 위한 방법에 있어서,
    고주파로 펄스화되어 저주파로 변조된 고주파 출력이 고주파 교류 전압을 이용하여 적어도 일시적으로 에칭 바디(etching body)에 결합되고,
    플라즈마(15)의 세기가 제 1 지속시간 동안 유지되는 최대치(40, 40')와 제 2 지속시간 동안 유지되는 최소치(41, 41') 사이에서 적어도 일시적으로 시간의 함수로서 변조되며,
    상기 최소치(41, 41')는 상기 플라즈마(15)가 제 2 지속시간 동안 소멸되지 않을 정도로 선택되는 것을 특징으로 하는 에칭 방법.
  3. 제 2항에 있어서,
    상기 최소치(41, 41')는 상기 플라즈마(15)가 소멸되지 않을 정도로 작게 선택되는 것을 특징으로 하는 에칭 방법.
  4. 제 2항에 있어서,
    상기 플라즈마(15)의 세기가 제 1 지속시간 동안 최대치(40, 40')를 갖고 제 2 지속시간 동안 0으로 강하되도록 적어도 일시적으로 변조되는 것을 특징으로 하는 에칭 방법.
  5. 제 2항 내지 제 4항 중 어느 한 항에 있어서,
    상기 플라즈마(15)의 세기가 제 1 지속시간 동안 유지되는 최대치(40, 40')와 제 2 지속시간 동안 유지되는 최소치(41, 41') 사이에서 계속해서 주기적으로 변조되고, 상기 최소치(41, 41')는 상기 플라즈마(15)가 상기 제 2 지속시간 동안 소멸되지 않을 정도로 선택되는 것을 특징으로 하는 에칭 방법.
  6. 제 2항 내지 제 4항 중 어느 한 항에 있어서,
    제 1 시간 구간에서, 플라즈마(15)의 세기가 제 1 지속시간 동안 유지되는 최대치(40, 40')와 제 2 지속시간 동안 유지되는 최소치(41, 41') 사이에서 계속해서 주기적으로 변조되고, 상기 최소치(41, 41')는 상기 플라즈마(15)가 상기 제 2 지속시간 동안 소멸되지 않을 정도로 선택되고,
    제 2 시간 구간에서, 제 3 지속시간 동안 플라즈마(15)의 세기가 0 또는 상기 최대치(40, 40')에 비해 감소된 세기(41)로 강하되는 것을 특징으로 하는 에칭 방법.
  7. 제 6항에 있어서,
    상기 제 1 시간 구간과 제 2 시간 구간이 주기적으로 교호하여 반복되는 것을 특징으로 하는 에칭 방법.
  8. 제 2항 내지 제 4항 중 어느 한 항에 있어서,
    고주파로 펄스화되어 저주파로 변조된 고주파 출력 및 변조된 플라즈마 세기는, 저주파로 클록된 펄스 패킷(30)이 에칭 바디(19)에 결합되는 시간 동안 플라즈마(15) 세기의 최대치(40)가 주어지는 방식으로 서로 상관되는 것을 특징으로 하는 에칭 방법.
  9. 제 8항에 있어서,
    고주파로 펄스화되고 저주파로 변조된 고주파 출력 및 변조된 플라즈마 세기는, 저주파로 클록된 펄스 포즈(31)가 에칭 바디(19)에 존재하는 시간 동안 플라즈마(15) 세기의 최소치가 주어지는 방식으로 서로 상관되는 것을 특징으로 하는 에칭 방법.
  10. 제 8항에 있어서,
    저주파로 클록된 펄스 패킷(30)은 다수의 교호하는 고주파로 클록된 펄스(32) 및 고주파로 클록된 펄스 포즈(33)를 포함하고, 상기 펄스(32)의 지속시간 및 상기 펄스 포즈(33)의 지속시간은 제 1 펄스-대-포즈-비율을 규정하고,
    플라즈마(15)의 세기가 최대치(40')를 가지는 제 1 지속시간 및 플라즈마(15)의 세기가 최소치(41')를 가지는 제 2 지속시간은 제 2 펄스-대-포즈-비율을 규정하며,
    상기 제 2 펄스-대-포즈-비율은 상기 제 1 펄스-대-포즈-비율보다 큰 것을 특징으로 하는 에칭 방법.
  11. 제 10항에 있어서,
    고주파 출력의 고주파로 클록된 펄스(32) 및 고주파로 클록된 펄스 포즈(33)가 반복되는 주파수는 플라즈마(15)의 세기의 최대치(40, 40') 및 최소치(41, 41')가 반복되는 주파수보다 큰 것을 특징으로 하는 에칭 방법.
  12. 제 9항에 있어서,
    저주파로 클록된 펄스 패킷(30) 및 저주파로 클록된 펄스 포즈(31)가 반복되는 주파수는 제 1 지속시간 및 제 2 지속시간이 반복되는 주파수와 동일한 것을 특징으로 하는 에칭 방법.
  13. 제 9항에 있어서,
    저주파로 클록된 펄스 패킷(30) 및 저주파로 클록된 펄스 포즈(31)가 반복되는 주파수는 제 1 지속시간 및 제 2 지속시간이 반복되는 주파수와 동일하거나 작은 것을 특징으로 하는 에칭 방법.
  14. 제 2항 내지 제 4항 중 어느 한 항에 있어서,
    상기 플라즈마(15)의 세기의 변조는 시간에 따라 변하는 플라즈마(15)에 결합된 고주파 출력 또는 시간에 따라 변하는 플라즈마에 작용하는 자계의 세기에 의해 이루어지는, 에칭 방법.
  15. 제 2항에 있어서,
    상기 에칭 바디(19)는 기판 전극(18)에 연결되고, 고주파 출력이 상기 기판 전극에 작용하는 것을 특징으로 하는 에칭 방법.
  16. 제 2항에 있어서,
    상기 에칭은 리세스를 실리콘 바디에 에칭하는 것이며, 상기 리세스는 에칭 마스크에 의해 가로로 정확하게 규정되는 것을 특징으로 하는 에칭 방법.
  17. 제 2항 또는 제 4항에 있어서,
    상기 플라즈마의 세기는 주기적으로 변조되는 것을 특징으로 하는 에칭 방법.
  18. 제 5항에 있어서,
    상기 플라즈마의 세기는 장방형 펄스로 변조되는 것을 특징으로 하는 에칭 방법.
  19. 제 6항에 있어서,
    상기 플라즈마의 세기는 장방형 펄스로 변조되는 것을 특징으로 하는 에칭 방법.
KR1020047003673A 2001-09-14 2002-06-28 플라즈마에 의해 구조를 에칭 바디에 에칭하기 위한 방법 KR100910931B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10145297A DE10145297A1 (de) 2001-09-14 2001-09-14 Verfahren zum Einätzen von Strukturen in einen Ätzkörper mit einem Plasma
DE10145297.7 2001-09-14
PCT/DE2002/002363 WO2003028081A2 (de) 2001-09-14 2002-06-28 Verfahren zum einätzen von strukturen in einen ätzkörper mit einem plasma

Publications (2)

Publication Number Publication Date
KR20040031082A KR20040031082A (ko) 2004-04-09
KR100910931B1 true KR100910931B1 (ko) 2009-08-06

Family

ID=7699006

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047003673A KR100910931B1 (ko) 2001-09-14 2002-06-28 플라즈마에 의해 구조를 에칭 바디에 에칭하기 위한 방법

Country Status (5)

Country Link
EP (1) EP1430521A2 (ko)
JP (1) JP4763236B2 (ko)
KR (1) KR100910931B1 (ko)
DE (1) DE10145297A1 (ko)
WO (1) WO2003028081A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101860676B1 (ko) * 2010-02-24 2018-05-23 도쿄엘렉트론가부시키가이샤 에칭 처리 방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7361287B2 (en) 1999-04-30 2008-04-22 Robert Bosch Gmbh Method for etching structures in an etching body by means of a plasma
DE10309711A1 (de) 2001-09-14 2004-09-16 Robert Bosch Gmbh Verfahren zum Einätzen von Strukturen in einem Ätzkörper mit einem Plasma
US6905626B2 (en) * 2002-07-24 2005-06-14 Unaxis Usa Inc. Notch-free etching of high aspect SOI structures using alternating deposition and etching and pulsed plasma

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0820880A (ja) * 1994-07-07 1996-01-23 Semiconductor Energy Lab Co Ltd ドライエッチング方法
JPH0822981A (ja) * 1994-07-07 1996-01-23 Semiconductor Energy Lab Co Ltd 減圧ｃｖｄ装置のクリーニング方法
JP2000150483A (ja) * 1998-11-16 2000-05-30 C Bui Res:Kk プラズマ処理装置
KR20000060991A (ko) * 1999-03-22 2000-10-16 윤종용 플라즈마 식각 방법 및 플라즈마 식각 장치
EP1153425A1 (de) 1999-11-27 2001-11-14 Robert Bosch Gmbh Plasmaätzverfahren mit gepulster substratelektrodenleistung

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR890004881B1 (ko) * 1983-10-19 1989-11-30 가부시기가이샤 히다찌세이사꾸쇼 플라즈마 처리 방법 및 그 장치
JPH02174229A (ja) * 1988-12-27 1990-07-05 Sumitomo Metal Ind Ltd プラズマ装置およびその使用方法
JP3424182B2 (ja) * 1994-09-13 2003-07-07 アネルバ株式会社 表面処理装置
US5683538A (en) * 1994-12-23 1997-11-04 International Business Machines Corporation Control of etch selectivity
US5983828A (en) * 1995-10-13 1999-11-16 Mattson Technology, Inc. Apparatus and method for pulsed plasma processing of a semiconductor substrate
JPH09263948A (ja) * 1996-03-29 1997-10-07 Toshiba Corp プラズマを用いた薄膜形成方法、薄膜製造装置、エッチング方法、及びエッチング装置
JP3122618B2 (ja) * 1996-08-23 2001-01-09 東京エレクトロン株式会社 プラズマ処理装置
US6214162B1 (en) * 1996-09-27 2001-04-10 Tokyo Electron Limited Plasma processing apparatus
US5880034A (en) * 1997-04-29 1999-03-09 Princeton University Reduction of semiconductor structure damage during reactive ion etching
AT407287B (de) * 1998-08-17 2001-02-26 Mayr Alfred Friedrich Dübel

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0820880A (ja) * 1994-07-07 1996-01-23 Semiconductor Energy Lab Co Ltd ドライエッチング方法
JPH0822981A (ja) * 1994-07-07 1996-01-23 Semiconductor Energy Lab Co Ltd 減圧ｃｖｄ装置のクリーニング方法
JP2000150483A (ja) * 1998-11-16 2000-05-30 C Bui Res:Kk プラズマ処理装置
KR20000060991A (ko) * 1999-03-22 2000-10-16 윤종용 플라즈마 식각 방법 및 플라즈마 식각 장치
EP1153425A1 (de) 1999-11-27 2001-11-14 Robert Bosch Gmbh Plasmaätzverfahren mit gepulster substratelektrodenleistung

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101860676B1 (ko) * 2010-02-24 2018-05-23 도쿄엘렉트론가부시키가이샤 에칭 처리 방법

Also Published As

Publication number Publication date
DE10145297A1 (de) 2003-04-10
JP4763236B2 (ja) 2011-08-31
JP2005504439A (ja) 2005-02-10
KR20040031082A (ko) 2004-04-09
WO2003028081A3 (de) 2003-08-07
WO2003028081A2 (de) 2003-04-03
EP1430521A2 (de) 2004-06-23

Similar Documents

Publication Publication Date Title
KR101667462B1 (ko) 개선된 플라즈마 이온 에너지 처리 시스템들에 대한 웨이퍼 처킹 시스템
US7361287B2 (en) Method for etching structures in an etching body by means of a plasma
KR101467947B1 (ko) 이온 에너지 분포를 제어하기 위한 시스템, 방법 및 장치
JP5745843B2 (ja) 強化された電荷中和及びプロセス制御を具えたプラズマ処理装置
US9309594B2 (en) System, method and apparatus for controlling ion energy distribution of a projected plasma
US6794301B2 (en) Pulsed plasma processing of semiconductor substrates
KR100752064B1 (ko) 유도 결합 플라즈마를 이용하여 기판을 에칭하기 위한 장치 및 방법
US7785486B2 (en) Method of etching structures into an etching body using a plasma
EP4297537A2 (en) Method and apparatus for controlling ion energy distribution
KR20230041816A (ko) 펄스 전압 및 라디오 주파수 전력을 사용한 플라즈마 프로세싱
JP2023544472A (ja) 電圧パルスの時間領域多重化
KR100910931B1 (ko) 플라즈마에 의해 구조를 에칭 바디에 에칭하기 위한 방법
KR100818068B1 (ko) 유도 결합 플라즈마를 사용하여 기판을 에칭하기 위한 장치 및 방법
TW494712B (en) System and method for controlling sputtering and deposition effects in a plasma immersion implantation device
US6926844B1 (en) Plasma etching method having pulsed substrate electrode power
KR20220138391A (ko) 저주파수 바이어스 펄스를 사용하는 플라즈마 처리 방법
KR100344988B1 (ko) 고전압 임펄스를 이용한 가스 중 방전형성장치
KR20230071354A (ko) 고주파 펄스 전원 장치 및 그의 운전 방법
Bulychev et al. Generation on broadband radio pulses by a new type reflex triode with a virtual cathode

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120720

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130722

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140724

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150728

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee