KR100897668B1 - Fabricating Method of Printed Circuit Board using the Carrier - Google Patents

Fabricating Method of Printed Circuit Board using the Carrier Download PDF

Info

Publication number
KR100897668B1
KR100897668B1 KR1020070094816A KR20070094816A KR100897668B1 KR 100897668 B1 KR100897668 B1 KR 100897668B1 KR 1020070094816 A KR1020070094816 A KR 1020070094816A KR 20070094816 A KR20070094816 A KR 20070094816A KR 100897668 B1 KR100897668 B1 KR 100897668B1
Authority
KR
South Korea
Prior art keywords
carrier
printed circuit
circuit board
metal plate
circuit pattern
Prior art date
Application number
KR1020070094816A
Other languages
Korean (ko)
Other versions
KR20090029508A (en
Inventor
서해남
안진용
이석규
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020070094816A priority Critical patent/KR100897668B1/en
Publication of KR20090029508A publication Critical patent/KR20090029508A/en
Application granted granted Critical
Publication of KR100897668B1 publication Critical patent/KR100897668B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0058Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15Position of the PCB during processing
    • H05K2203/1536Temporarily stacked PCBs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 양면이 평평하고 양면에 형성되는 인쇄회로기판의 휨을 방지할 수 있을 정도의 강성을 갖으며 회로패턴이 형성되는 회로 영역만큼의 크기를 갖는 캐리어를 이용하여 공정 리드타임을 줄여 생산 효율을 높이고, 캐리어의 휨 발생에 따른 인쇄회로기판의 불량을 방지하며 인쇄회로기판의 제조 비용을 줄일 수 있는 캐리어를 이용한 인쇄회로기판의 제조 방법에 관한 것이다.The present invention is to reduce the production lead time by using a carrier having a rigid enough to prevent the bending of the printed circuit board formed on both sides, the printed circuit board formed on both sides, the size of the circuit pattern is formed, reducing the process lead time The present invention relates to a method for manufacturing a printed circuit board using a carrier, which can increase a height, prevent a defect of a printed circuit board due to a warpage of a carrier, and reduce a manufacturing cost of a printed circuit board.

캐리어, 인쇄회로기판, 초음파 Carriers, Printed Circuit Boards, Ultrasonics

Description

캐리어를 이용한 인쇄회로기판의 제조 방법{Fabricating Method of Printed Circuit Board using the Carrier}Fabrication Method of Printed Circuit Board using the Carrier

본 발명은 양면이 평평하고 양면에 형성되는 인쇄회로기판의 휨을 방지할 수 있을 정도의 강성을 갖으며 회로패턴이 형성되는 회로 영역만큼의 크기를 갖는 캐리어를 이용하여 공정 리드타임을 줄여 생산 효율을 높이고, 캐리어의 휨 발생에 따른 인쇄회로기판의 불량을 방지하며 인쇄회로기판의 제조 비용을 줄일 수 있는 캐리어를 이용한 인쇄회로기판의 제조 방법에 관한 것이다.The present invention is to reduce the production lead time by using a carrier having a rigid enough to prevent the bending of the printed circuit board formed on both sides, the printed circuit board formed on both sides, the size of the circuit pattern is formed, reducing the process lead time The present invention relates to a method for manufacturing a printed circuit board using a carrier, which can increase a height, prevent a defect of a printed circuit board due to a warpage of a carrier, and reduce a manufacturing cost of a printed circuit board.

최근, 전자 산업의 발달에 따라 0.3T이하의 얇고 미세한 반도체 장치용 다층 인쇄회로기판(Printed Circuit Board; PCB)이 요구되고 있다.Recently, according to the development of the electronic industry, a thin printed circuit board (PCB) for thin and fine semiconductor devices of 0.3T or less is required.

그러나, 현재 공정 라인은 보통 0.8T 이상의 두께를 갖는 인쇄회로기판을 제조하기 때문에 이와 같이 얇고 미세한 다층 인쇄회로기판을 쉽게 제조할 수 없는 문제가 있다.However, current process lines usually produce printed circuit boards having a thickness of 0.8T or more, and thus there is a problem in that thin and fine multilayer printed circuit boards cannot be easily manufactured.

이러한 문제점을 해결하기 위해 캐리어(Carrier)를 이용하여 인쇄회로기판을 제작하는 방법이 제시되었다.In order to solve this problem, a method of manufacturing a printed circuit board using a carrier has been proposed.

도 1a 내지 도 1k는 종래 기술에 따른 캐리어를 이용한 인쇄회로기판의 제조 방법을 나타내는 공정 단면도이다.1A to 1K are cross-sectional views illustrating a method of manufacturing a printed circuit board using a carrier according to the prior art.

종래 기술에 따른 캐리어를 이용한 인쇄회로기판의 제조 방법은 먼저, 도 1a에 도시된 바와 같이 2개의 제 1 금속판(104)의 최외각 둘레에 접착제(102)가 부착된 복합 금속판인 캐리어(100)를 준비한다.In the method of manufacturing a printed circuit board using a carrier according to the related art, first, as shown in FIG. 1A, a carrier 100 which is a composite metal plate having an adhesive 102 attached to the outermost circumference of two first metal plates 104. Prepare.

이때, 접착제(102)는 제 1 금속판(104)의 최외각 둘레 즉, 회로패턴이 형성되지 않은 더미 영역에 부착되고, 회로패턴이 형성되는 회로 영역에는 부착되지 않는다. At this time, the adhesive 102 is attached to the outermost periphery of the first metal plate 104, that is, the dummy region where the circuit pattern is not formed, and is not attached to the circuit region where the circuit pattern is formed.

여기서, 제 1 금속판(104)은 동박 즉, 구리(Cu)로 이루어진다.Here, the first metal plate 104 is made of copper foil, that is, copper (Cu).

이후, 도 1b에 도시된 바와 같이 제 1 금속판(104) 위에 제 1 금속판(104)과 에칭 조건이 다른 제 2 금속판(106)을 도금한다.Thereafter, as shown in FIG. 1B, the second metal plate 106 is plated on the first metal plate 104 with a different etching condition from the first metal plate 104.

이때, 제 2 금속판(106)으로는 일반적으로 니켈(Ni)이 사용된다.At this time, nickel (Ni) is generally used as the second metal plate 106.

제 1 금속판(104) 위에 제 2 금속판(106)을 도금한 후에는 도 1c에 도시된 바와 같이 제 2 금속판(106) 위에 제 1 동도금층(108)을 형성한다.After plating the second metal plate 106 on the first metal plate 104, the first copper plating layer 108 is formed on the second metal plate 106 as shown in FIG. 1C.

이때, 제 1 동도금층(108)은 무전해 동도금 공정 및 전해 동도금 공정을 통해 형성된다.In this case, the first copper plating layer 108 is formed through an electroless copper plating process and an electrolytic copper plating process.

제 1 동도금층(108)을 형성한 후에는 도 1d에 도시된 바와 같이 제 1 동도금층(108)을 에칭하여 제 1 회로패턴(110)을 형성한다.After the first copper plating layer 108 is formed, the first copper plating layer 108 is etched to form the first circuit pattern 110 as shown in FIG. 1D.

이때, 제 1 회로패턴(110)은 회로 영역에만 형성되고, 일반적인 회로패턴 형성공정에 의해 형성된다.In this case, the first circuit pattern 110 is formed only in the circuit region, and is formed by a general circuit pattern forming process.

제 1 회로패턴(110)을 형성한 후에는 도 1e에 도시된 바와 같이 제 1 회로패 턴(110) 위에 절연층(112)을 적층 한다.After the first circuit pattern 110 is formed, an insulating layer 112 is stacked on the first circuit pattern 110 as shown in FIG. 1E.

이후, 도 1f에 도시된 바와 같이 CNC 드릴 또는 레이저 드릴을 이용하여 제 1 회로패턴(110)의 상부가 노출되도록 절연층(112)에 비아홀(114)을 형성한다.Thereafter, as illustrated in FIG. 1F, a via hole 114 is formed in the insulating layer 112 so that the upper portion of the first circuit pattern 110 is exposed by using a CNC drill or a laser drill.

비아홀(114)을 형성한 후에는 무전해 동도금 공정 및 전해 동도금 공정을 통해 도 1g에 도시된 바와 같이 비아홀(114) 내부 및 절연층(112) 위에 제 2 동도금층(116)을 형성한다.After the via hole 114 is formed, a second copper plating layer 116 is formed in the via hole 114 and the insulating layer 112 as shown in FIG. 1G through an electroless copper plating process and an electrolytic copper plating process.

제 2 동도금층(116)을 형성한 후에는 화상 형성 공정을 통해 제 2 동도금층(116)을 에칭하여 도 1h에 도시된 바와 같이 제 2 회로패턴(118)을 형성한다.After the second copper plating layer 116 is formed, the second copper plating layer 116 is etched through an image forming process to form a second circuit pattern 118 as shown in FIG. 1H.

이후, 도 1e 내지 도 1h 공정을 반복하여 도 1i에 도시된 바와 같이 회로패턴(110, 118, 118a) 및 절연층(112, 112a)이 다수 적층 된 다층 인쇄회로기판(130)을 형성한다.Thereafter, the process of FIGS. 1E to 1H is repeated to form a multilayer printed circuit board 130 in which a plurality of circuit patterns 110, 118, and 118a and insulating layers 112 and 112a are stacked, as shown in FIG. 1I.

다층 인쇄회로기판(130)을 형성한 후에는 라우터 즉, 절단기를 이용하여 회로 영역과 더미 영역을 분리한다.After the multilayer printed circuit board 130 is formed, the circuit area and the dummy area are separated using a router, that is, a cutter.

이때, 접착제(102)가 회로 영역에 부착되어 있지 않기 때문에 2개의 제 1 금속판(104)은 도 1j에 도시된 바와 같이 분리되게 된다.At this time, since the adhesive 102 is not attached to the circuit area, the two first metal plates 104 are separated as shown in FIG. 1J.

이후, 에칭액을 이용하여 도 1k에 도시된 바와 같이 제 1 금속판(104) 및 제 2 금속판(106)을 제거하여 다층 인쇄회로기판(130)을 형성하게 된다.Thereafter, as shown in FIG. 1K, the first metal plate 104 and the second metal plate 106 are removed using an etching solution to form the multilayer printed circuit board 130.

이때, 제 1 금속판(104) 및 제 2 금속판(106)은 서로 다른 에칭액에 의해 제거되므로 제 1 에칭액으로 제 1 금속판(104)을 에칭하여 제거한 후 제 2 에칭액으로 제 2 금속판(106)을 에칭하여 제거한다.At this time, since the first metal plate 104 and the second metal plate 106 are removed by different etching solutions, the first metal plate 104 is removed by etching the first etching solution, and then the second metal plate 106 is etching by the second etching solution. To remove it.

이와 같이 종래 기술에 따른 캐리어를 이용한 인쇄회로기판의 제조 방법은 캐리어(100)를 일회성으로 사용하기 때문에 인쇄회로기판 제조 비용이 증가하게 될 뿐만 아니라 접착제(102)를 이용하여 2개의 제 1 금속판(104)을 접합하기 때문에 접착제(102) 사용에 따른 제조 비용이 증가하게 되며, 제 1 금속판(104)을 접합하기 위한 공정 시간이 증가하는 문제가 있다.As described above, the method of manufacturing a printed circuit board using a carrier according to the related art increases the manufacturing cost of the printed circuit board since the carrier 100 is used as a one-time, as well as the two first metal plates using the adhesive 102. Since the bonding 104, the manufacturing cost according to the use of the adhesive 102 is increased, there is a problem that the process time for bonding the first metal plate 104 is increased.

또한, 종래 기술에 따른 캐리어를 이용한 인쇄회로기판의 제조 방법은 회로 영역에는 접착제(102)가 사용되지 않기 때문에 회로 영역의 제 1 금속판(104)이 떨어지게 되어 인쇄회로기판 제조 시 뒤틀림이 제 1 금속판(104)의 휨이 발생 될 경우 공정 스케일 적용이 어려울 뿐만 아니라 인쇄회로기판의 불량이 발생하는 문제가 있다.In addition, in the method of manufacturing a printed circuit board using a carrier according to the related art, since the adhesive 102 is not used in the circuit area, the first metal plate 104 of the circuit area is dropped, so that the warpage of the first circuit board during the manufacturing of the printed circuit board is reduced. When the bending of 104 is generated, it is difficult to apply the process scale and there is a problem that a defect of the printed circuit board occurs.

따라서, 상술한 문제점을 해결하기 위해 본 발명의 실시 예에 따른 캐리어를 이용한 인쇄회로기판의 제조 방법은 a) 양면이 평평하고 회로패턴이 형성될 회로 영역만큼의 크기를 갖는 캐리어를 준비한 후 상기 캐리어보다 큰 금속판을 상기 캐리어 양면에 적층 하는 단계; b) 초음파로 상기 캐리어의 측면을 감싸도록 상기 금속판을 접합시키는 단계; c) 상기 금속판 위에 제 1 동도금층을 형성한 후 상기 회로 영역에 제 1 회로패턴이 형성될 부분을 제외한 나머지 부분의 상기 제 1 동도금층을 제거하여 제 1 회로패턴을 형성하는 단계; d) 상기 제 1 회로패턴이 그 내부 에 매립되도록 상기 금속판 위에 절연층을 적층하는 단계; e) 상기 제 1 회로패턴이 노출되도록 상기 절연층에 비아홀을 형성한 후 상기 비아홀 내벽 및 상기 절연층 위에 제 2 동도금층을 형성하는 단계; f) 제 2 회로패턴이 형성될 부분을 제외한 나머지 부분의 상기 제 2 동도금층을 제거하여 제 2 회로패턴을 형성하는 단계; 및 g) 상기 캐리어의 측면을 감싸도록 형성된 금속판을 절단한 후 상기 금속판을 제거하는 단계를 포함하는 것을 특징으로 한다.Accordingly, in order to solve the above problems, a method of manufacturing a printed circuit board using a carrier according to an exemplary embodiment of the present invention includes a) preparing a carrier having a flat surface on both sides and having a size corresponding to a circuit area in which a circuit pattern is to be formed. Stacking a larger metal plate on both sides of the carrier; b) bonding the metal plate to surround the side of the carrier with ultrasonic waves; c) forming a first circuit pattern by forming a first copper plating layer on the metal plate, and then removing the first copper plating layer except for a portion where the first circuit pattern is to be formed in the circuit region; d) stacking an insulating layer on the metal plate such that the first circuit pattern is embedded therein; e) forming a via hole in the insulating layer to expose the first circuit pattern, and then forming a second copper plating layer on the inner wall of the via hole and the insulating layer; f) forming a second circuit pattern by removing the second copper plating layer except for the portion where the second circuit pattern is to be formed; And g) cutting the metal plate formed to surround the side of the carrier, and then removing the metal plate.

본 발명의 실시 예에 따른 캐리어를 이용한 인쇄회로기판의 제조 방법에서 상기 캐리어는 금속 물질 또는 절연 물질 중 어느 하나로 구성된다.In the method of manufacturing a printed circuit board using a carrier according to an embodiment of the present invention, the carrier is made of any one of a metal material and an insulating material.

본 발명의 실시 예에 따른 캐리어를 이용한 인쇄회로기판의 제조 방법에서 상기 제 1 회로패턴 및 제 2 회로패턴은 제 1 에칭액으로 상기 제 1 동도금층 및 제 2 동도금층을 에칭하여 형성한다.In the method of manufacturing a printed circuit board using a carrier according to an embodiment of the present invention, the first circuit pattern and the second circuit pattern are formed by etching the first copper plating layer and the second copper plating layer with a first etching solution.

본 발명의 실시 예에 따른 캐리어를 이용한 인쇄회로기판의 제조 방법에서 상기 금속판은 상기 제 1 에칭액과 에칭 조건이 다른 제 2 에칭액으로 에칭되어 제거된다.In the method of manufacturing a printed circuit board using a carrier according to an embodiment of the present invention, the metal plate is etched and removed by a second etching solution having different etching conditions from the first etching solution.

본 발명의 실시 예에 따른 캐리어를 이용한 인쇄회로기판의 제조 방법에서 상기 금속판은 니켈 또는 크롬 중 어느 하나로 구성된다.In the method of manufacturing a printed circuit board using a carrier according to an embodiment of the present invention, the metal plate is made of either nickel or chromium.

본 발명의 실시 예에 따른 캐리어를 이용한 인쇄회로기판의 제조 방법에서 상기 인쇄회로기판은 상기 d) 단계 내지 f) 단계를 반복하여 4층, 6층, 8층 또는 그 이상의 회로층을 갖도록 형성된다.In the method of manufacturing a printed circuit board using a carrier according to an embodiment of the present invention, the printed circuit board is formed to have four, six, eight, or more circuit layers by repeating steps d) to f). .

상술한 바와 같이, 본 발명은 양면이 평평하고 양면에 형성되는 인쇄회로기판의 휨을 방지할 수 있을 정도의 강성을 갖으며 회로패턴이 형성될 회로 영역만큼의 크기로 형성된 캐리어 양면에 금속판을 적층 한 후 금속판 위에 인쇄회로기판을 형성함으로써 캐리어를 일회성이 아닌 영구적으로 사용할 수 있어 인쇄회로기판의 제조 비용을 줄일 수 있게 된다.As described above, the present invention has a rigidity enough to prevent the bending of the printed circuit board is formed on both sides is flat, and the metal plate is laminated on both sides of the carrier formed to the size of the circuit area in which the circuit pattern is to be formed. After the printed circuit board is formed on the metal plate, the carrier can be permanently used instead of one-time, thereby reducing the manufacturing cost of the printed circuit board.

또한, 본 발명은 종래 기술에서 사용되던 접착제를 사용하지 않기 때문에 접착제를 이용한 복합 금속판 제작 공정이 생략되므로 접착제 사용으로 인한 공정 시간 및 제조 비용을 줄일 수 있을 뿐만 아니라 복합 금속판 제작에 따른 공정 리드타임을 줄일 수 있게 되어 생산 효율을 향상시킬 수 있다.In addition, since the present invention does not use the adhesive used in the prior art, the manufacturing process of the composite metal plate using the adhesive is omitted, thereby reducing the process time and manufacturing cost due to the use of the adhesive as well as the process lead time according to the manufacturing of the composite metal plate. It can reduce the production efficiency can be improved.

그리고, 본 발명은 종래 기술과 같이 접착제로 인한 빈공간이 형성되지 않기 때문에 인쇄회로기판의 공정 스케일 적용이 용이할 뿐만 아니라 인쇄회로기판을 다층으로 형성하더라도 캐리어의 휨이 발생하지 않기 때문에 캐리어의 휨 발생으로 인한 인쇄회로기판의 불량을 방지할 수 있다.In addition, the present invention is not only easy to apply the process scale of the printed circuit board because the empty space due to the adhesive is not formed as in the prior art, and even if the printed circuit board is formed in multiple layers, the carrier does not generate warpage. It is possible to prevent the defect of the printed circuit board due to the occurrence.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 상세하게 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2a 내지 도 2l은 본 발명의 실시 예에 따른 캐리어를 이용한 인쇄회로기판의 제조 방법을 나타내는 공정 단면도이다.2A to 2L are cross-sectional views illustrating a method of manufacturing a printed circuit board using a carrier according to an exemplary embodiment of the present invention.

본 발명의 실시 예에 따른 캐리어를 이용한 인쇄회로기판의 제조 방법은 먼저, 도 2a에 도시된 바와 같이 양면이 평평하고 이후 양면에 형성되는 인쇄회로기 판의 휨을 방지할 수 있을 정도의 강성을 갖는 캐리어(20)를 준비한다.Method of manufacturing a printed circuit board using a carrier according to an embodiment of the present invention, first, as shown in Figure 2a has a rigid enough to prevent the bending of the printed circuit board formed on both sides is flat on both sides after Prepare the carrier 20.

이러한, 캐리어(20)는 절연물질이나 금속물질 중 어느 하나로 구성되나 이후 공정에서 캐리어(20)의 양면에 적층 되는 금속판이 초음파에 의해 접합 될 때 금속판과 접착되지 않도록 절연물질로 구성되는 게 바람직하다.Such a carrier 20 is composed of any one of an insulating material and a metal material, but is preferably made of an insulating material so that the metal plates stacked on both sides of the carrier 20 in the subsequent process are not bonded to the metal plate when they are joined by ultrasonic waves. .

이때, 캐리어(20)는 회로패턴이 형성되는 회로 영역만큼의 크기로 형성된다.In this case, the carrier 20 is formed to have a size as large as the circuit area where the circuit pattern is formed.

캐리어(20)를 준비한 후에는 캐리어(20) 위에 금속판(22)을 적층 한다.After preparing the carrier 20, the metal plate 22 is laminated on the carrier 20.

이때, 금속판(22)은 니켈(Ni), 크롬(Cr), 구리(Cu) 등 도전성을 갖는 물질이 사용되고, 캐리어(20)의 양면 및 측면을 덮을 정도의 크기를 갖는다.At this time, the metal plate 22 is made of a conductive material such as nickel (Ni), chromium (Cr), copper (Cu), and has a size that covers both sides and side surfaces of the carrier 20.

즉, 캐리어(20)의 크기보다 큰 금속판(22)을 캐리어(20) 위에 적층 한다.That is, the metal plate 22 larger than the size of the carrier 20 is laminated on the carrier 20.

이러한, 금속판(22)은 인쇄회로기판 제조 후 회로패턴과 원할 한 분리를 위해 회로패턴과 에칭 조건이 다른 물질이 사용되는 게 바람직하다.The metal plate 22 is preferably made of a material different from the circuit pattern and etching conditions in order to separate the circuit pattern from the circuit pattern after fabrication of the printed circuit board.

즉, 금속판(22)은 구리(Cu)로 형성된 회로패턴과의 원할 한 분리를 위해 니켈(Ni) 또는 크롬(Cr)이 사용되는 게 바람직하다.That is, the metal plate 22 preferably uses nickel (Ni) or chromium (Cr) for smooth separation from the circuit pattern formed of copper (Cu).

캐리어(20)의 양면에 금속판(22)을 적층 한 후에는 초음파를 이용하여 도 2b에 도시된 바와 같이 캐리어(20)의 양면에 적층 된 금속판(22)을 접합시킨다.After laminating the metal plates 22 on both sides of the carrier 20, ultrasonic metal is used to bond the metal plates 22 stacked on both sides of the carrier 20 as shown in FIG. 2B.

이때, 금속판(22)은 캐리어(20)의 측면을 감싸도록 캐리어(20)의 측면에 접합 된다.At this time, the metal plate 22 is bonded to the side of the carrier 20 to surround the side of the carrier 20.

이후, 도 2c에 도시된 바와 같이 금속판(22) 위에 제 1 동도금층(24)을 형성한다.Thereafter, as shown in FIG. 2C, the first copper plating layer 24 is formed on the metal plate 22.

이때, 제 1 동도금층(24)은 무전해 동도금 공정 및 전해 동도금 공정을 통해 금속판(22) 위에 형성된다.In this case, the first copper plating layer 24 is formed on the metal plate 22 through an electroless copper plating process and an electrolytic copper plating process.

제 1 동도금층(24)을 형성한 후에는 제 1 동도금층(24) 위에 드라이 필름 또는 포토 레지스터 등의 감광성 물질을 도포한 후 노광 및 현상 공정을 통해 제 1 회로패턴이 형성될 부분을 제외한 나머지 부분의 감광성 물질을 제거한다.After the first copper plating layer 24 is formed, a photosensitive material such as a dry film or a photoresist is applied on the first copper plating layer 24, and then, except for a portion where the first circuit pattern is to be formed through an exposure and development process. Remove part of the photosensitive material.

이후, 제 1 에칭액으로 제 1 동도금층(24)을 에칭하여 제 1 회로패턴이 형성될 부분을 제외한 나머지 부분의 제 1 동도금층(24)을 제거하여 도 2d에 도시된 바와 같이 금속판(22) 위에 제 1 회로패턴(26)을 형성한다.Thereafter, the first copper plating layer 24 is etched with the first etching solution to remove the first copper plating layer 24 except for the portion where the first circuit pattern is to be formed, thereby removing the metal plate 22 as shown in FIG. 2D. The first circuit pattern 26 is formed thereon.

이때, 제 1 회로패턴(26)은 캐리어(20)가 위치하는 회로 영역 위에만 형성된다.In this case, the first circuit pattern 26 is formed only on the circuit region where the carrier 20 is located.

즉, 제 1 회로패턴(26)은 캐리어(20) 위에 적층 된 금속판(22) 중 캐리어(20)의 크기보다 큰 부분 즉, 캐리어(20)의 측면을 감싸도록 형성된 금속판(22) 위에는 형성되지 않고 캐리어(20)가 위치한 금속판(22) 위에만 형성된다.That is, the first circuit pattern 26 is not formed on the portion of the metal plate 22 stacked on the carrier 20 that is larger than the size of the carrier 20, that is, the metal plate 22 formed to surround the side surface of the carrier 20. And is formed only on the metal plate 22 on which the carrier 20 is located.

제 1 회로패턴(26)을 형성한 후에는 도 2e에 도시된 바와 같이 제 1 회로패턴(26)이 그 내부에 매립되도록 금속판(22) 위에 절연층(28)을 적층 한다.After the first circuit pattern 26 is formed, an insulating layer 28 is stacked on the metal plate 22 so that the first circuit pattern 26 is embedded therein as shown in FIG. 2E.

이에 따라, 제 1 회로패턴(26)은 절연층(28)의 내부에 내장되게 된다.Accordingly, the first circuit pattern 26 is embedded in the insulating layer 28.

절연층(28)을 적층 한 후에는 도 2f에 도시된 바와 같이 제 1 회로패턴(26)이 노출되도록 CNC 드릴 또는 레이저 드릴을 이용하여 절연층(28)에 비아홀(34)을 형성한다.After stacking the insulating layer 28, via holes 34 are formed in the insulating layer 28 by using a CNC drill or a laser drill to expose the first circuit pattern 26 as shown in FIG. 2F.

이후, 무전해 동도금 공정 및 전해 동도금 공정을 통해 도 2g에 도시된 바와 같이 비아홀(34) 내부 및 절연층(28) 위에 제 2 동도금층(30)을 형성한다.Thereafter, the second copper plating layer 30 is formed in the via hole 34 and the insulating layer 28 as shown in FIG. 2G through the electroless copper plating process and the electrolytic copper plating process.

제 2 동도금층(30)을 형성한 후에는 제 2 동도금층(30) 위에 드라이 필름 또는 포토 레지스터 등의 감광성 물질을 도포한 후 노광 및 현상 공정을 통해 제 2 회로패턴이 형성될 부분을 제외한 나머지 부분의 감광성 물질을 제거한다.After the second copper plating layer 30 is formed, a photosensitive material such as a dry film or a photoresist is applied onto the second copper plating layer 30, and then, except for a portion where the second circuit pattern is to be formed through an exposure and development process. Remove part of the photosensitive material.

이후, 제 1 에칭액으로 제 2 동도금층(30)을 에칭하여 제 2 회로패턴이 형성될 부분을 제외한 나머지 부분의 제 2 동도금층(30)을 제거하여 도 2h에 도시된 바와 같이 절연층(28) 위에 제 2 회로패턴(32)을 형성한다.Thereafter, the second copper plating layer 30 is etched with the first etching solution to remove the second copper plating layer 30 except for the portion where the second circuit pattern is to be formed, and the insulating layer 28 is shown in FIG. 2H. ) To form a second circuit pattern (32).

이때, 제 2 회로패턴(32)은 캐리어(20)가 위치하는 회로 영역 위에만 형성된다.In this case, the second circuit pattern 32 is formed only on the circuit region where the carrier 20 is located.

즉, 제 2 회로패턴(32)은 캐리어(20) 위에 적층 된 금속판(22) 중 캐리어(20)의 크기보다 큰 부분 즉, 캐리어(20)의 측면을 감싸도록 형성된 부분에는 형성되지 않고 캐리어(20)가 위치한 부분에만 형성된다.That is, the second circuit pattern 32 is not formed in the portion of the metal plate 22 stacked on the carrier 20 that is larger than the size of the carrier 20, that is, a portion formed to surround the side surface of the carrier 20. It is formed only in the part where 20 is located.

제 2 회로패턴(32)을 형성한 후에는 도 2e 내지 도 2h에 도시된 방법을 반복하여 도 2i에 도시된 바와 같이 회로패턴(26, 32, 32a) 및 절연층(28, 28a)이 다수 적층 된 다층 인쇄회로기판(40)을 형성한다.After the second circuit pattern 32 is formed, the method shown in FIGS. 2E to 2H is repeated, and as shown in FIG. 2I, the circuit patterns 26, 32, and 32a and the insulating layers 28 and 28a are numerous. The stacked multilayer printed circuit board 40 is formed.

이때, 다층 인쇄회로기판(40)은 그 사용 목적 및 용도에 따라 2층 이상 예를 들면, 3층, 4층, 6층, 8층 등으로 형성될 수 있다.In this case, the multilayer printed circuit board 40 may be formed of two or more layers, for example, three layers, four layers, six layers, and eight layers, depending on the purpose and purpose of use thereof.

이후, 라우터 또는 절단기 등의 절단장치를 이용하여 도 2j에 도시된 바와 같이 더미 영역의 금속판(22)을 절단하여 제거한다.Thereafter, as illustrated in FIG. 2J, the metal plate 22 of the dummy area is cut and removed by using a cutting device such as a router or a cutter.

여기서, 더미 영역이라 함은 캐리어(20)가 위치하는 회로 영역을 제외한 나머지 부분을 의미한다.Here, the dummy region means a portion other than a circuit region in which the carrier 20 is located.

즉, 더미 영역은 캐리어(20) 양면에 적층 된 금속판(22) 중 캐리어(20)의 측면에 접합 된 부분을 의미한다.That is, the dummy region refers to a portion of the metal plate 22 laminated on both sides of the carrier 20 bonded to the side of the carrier 20.

이때, 절연층(28)이 더미 영역에 적층 될 경우에는 금속판(22) 뿐만 아니라 절연층(28) 또한 절단장치로 절단하여 제거한다.At this time, when the insulating layer 28 is stacked in the dummy region, not only the metal plate 22 but also the insulating layer 28 is cut and removed by a cutting device.

이에 따라, 도 2k에 도시된 바와 같이 금속판(22)이 캐리어(20)로부터 분리된다.Accordingly, the metal plate 22 is separated from the carrier 20 as shown in FIG. 2K.

이후, 제 1 에칭액의 에칭 조건과 다른 제 2 에칭액으로 금속판(22)을 에칭하여 금속판(22)을 제거한다.Thereafter, the metal plate 22 is etched with a second etching solution different from the etching conditions of the first etching solution to remove the metal plate 22.

이에 따라, 도 2l에 도시된 바와 같이 다층 인쇄회로기판(40)이 형성되게 된다.As a result, as shown in FIG. 2L, the multilayer printed circuit board 40 is formed.

이와 같이 본 발명의 실시 예에 따른 캐리어를 이용한 인쇄회로기판의 제조 방법은 양면이 평평하고 양면에 형성되는 인쇄회로기판의 휨을 방지할 수 있을 정도의 강성을 갖으며 회로패턴이 형성될 회로 영역만큼의 크기로 형성된 캐리어(20) 양면에 금속판(22)을 적층 한 후 금속판(22) 위에 인쇄회로기판을 형성함으로써 캐리어(20)를 일회성이 아닌 영구적으로 사용할 수 있어 인쇄회로기판의 제조 비용을 줄일 수 있게 된다.As described above, the method of manufacturing a printed circuit board using a carrier according to an exemplary embodiment of the present invention has a rigidity enough to prevent warpage of a printed circuit board formed on both sides and is formed on both sides, and as much as a circuit region in which a circuit pattern is to be formed. By laminating the metal plate 22 on both sides of the carrier 20 formed to the size of the carrier 20, the printed circuit board is formed on the metal plate 22 so that the carrier 20 can be permanently used instead of one-time, thereby reducing the manufacturing cost of the printed circuit board. It becomes possible.

또한, 본 발명의 실시 예에 따른 캐리어를 이용한 인쇄회로기판의 제조 방법은 종래와 같이 접착제를 이용하지 않기 때문에 접착제를 이용한 복합 금속판 제작 공정이 생략되므로 접착제 사용으로 인한 공정 시간 및 제조 비용을 줄일 수 있을 뿐만 아니라 복합 금속판 제작에 따른 공정 리드타임을 줄일 수 있게 되어 생산 효 율을 향상시킬 수 있게 된다.In addition, since the manufacturing method of the printed circuit board using the carrier according to the embodiment of the present invention does not use the adhesive as in the prior art, the manufacturing process of the composite metal plate using the adhesive is omitted, thereby reducing the process time and manufacturing cost due to the use of the adhesive. In addition, it is possible to reduce the process lead time according to the composite metal plate production to improve the production efficiency.

그리고, 본 발명의 실시 예에 따른 캐리어를 이용한 인쇄회로기판의 제조 방법은 종래 기술과 같이 접착제로 인한 빈 공간이 형성되지 않기 때문에 인쇄회로기판의 공정 스케일 적용이 용이할 뿐만 아니라 인쇄회로기판을 다층으로 형성하더라도 캐리어(20)의 휨이 발생하지 않기 때문에 캐리어의 휨 발생으로 인한 인쇄회로기판의 불량을 방지할 수 있게 된다.In addition, in the method of manufacturing a printed circuit board using a carrier according to an exemplary embodiment of the present invention, since a blank space is not formed due to an adhesive as in the prior art, the process scale of the printed circuit board may be easily applied, and the printed circuit board may be multilayered. Even if formed as described above, since the warpage of the carrier 20 does not occur, it is possible to prevent a defect of the printed circuit board due to the warpage of the carrier.

도 1a 내지 도 1k는 종래 기술에 따른 캐리어를 이용한 인쇄회로기판의 제조 방법을 나타내는 공정 단면도이다.1A to 1K are cross-sectional views illustrating a method of manufacturing a printed circuit board using a carrier according to the prior art.

도 2a 내지 도 2l은 본 발명의 실시 예에 따른 캐리어를 이용한 인쇄회로기판의 제조 방법을 나타내는 공정 단면도이다.2A to 2L are cross-sectional views illustrating a method of manufacturing a printed circuit board using a carrier according to an exemplary embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

20, 100 : 캐리어 22, 104, 106 : 금속판20, 100: carrier 22, 104, 106: metal plate

24, 30, 108, 116 : 동도금층 26, 32, 110, 118 : 회로패턴24, 30, 108, 116: copper plating layer 26, 32, 110, 118: circuit pattern

40, 130 : 인쇄회로기판 34, 114 : 비아홀40, 130: printed circuit board 34, 114: via hole

Claims (6)

a) 양면이 평평하고 회로패턴이 형성될 회로 영역만큼의 크기를 갖는 캐리어를 준비한 후 상기 캐리어보다 큰 금속판을 상기 캐리어 양면에 적층 하는 단계;a) preparing a carrier having a flat surface on both sides and having a size corresponding to a circuit area in which a circuit pattern is to be formed, and then laminating a metal plate larger than the carrier on both sides of the carrier; b) 초음파로 상기 캐리어의 측면을 감싸도록 상기 금속판을 접합시키는 단계;b) bonding the metal plate to surround the side of the carrier with ultrasonic waves; c) 상기 금속판 위에 제 1 동도금층을 형성한 후 상기 회로 영역에 제 1 회로패턴이 형성될 부분을 제외한 나머지 부분의 상기 제 1 동도금층을 제거하여 제 1 회로패턴을 형성하는 단계;c) forming a first circuit pattern by forming a first copper plating layer on the metal plate, and then removing the first copper plating layer except for a portion where the first circuit pattern is to be formed in the circuit region; d) 상기 제 1 회로패턴이 그 내부에 매립되도록 상기 금속판 위에 절연층을 적층하는 단계;d) stacking an insulating layer on the metal plate such that the first circuit pattern is embedded therein; e) 상기 제 1 회로패턴이 노출되도록 상기 절연층에 비아홀을 형성한 후 상기 비아홀 내벽 및 상기 절연층 위에 제 2 동도금층을 형성하는 단계;e) forming a via hole in the insulating layer to expose the first circuit pattern, and then forming a second copper plating layer on the inner wall of the via hole and the insulating layer; f) 제 2 회로패턴이 형성될 부분을 제외한 나머지 부분의 상기 제 2 동도금층을 제거하여 제 2 회로패턴을 형성하는 단계; 및f) forming a second circuit pattern by removing the second copper plating layer except for the portion where the second circuit pattern is to be formed; And g) 상기 캐리어의 측면을 감싸도록 형성된 금속판을 절단한 후 상기 금속판을 제거하는 단계를 포함하는 것을 특징으로 하는 캐리어를 이용한 인쇄회로기판의 제조 방법.g) cutting the metal plate formed to surround the side of the carrier and removing the metal plate. 청구항 1에 있어서,The method according to claim 1, 상기 캐리어는 금속 물질 또는 절연 물질 중 어느 하나로 구성되는 것을 특징으로 하는 캐리어를 이용한 인쇄회로기판의 제조 방법.The carrier is a method of manufacturing a printed circuit board using a carrier, characterized in that composed of any one of a metal material or an insulating material. 삭제delete 삭제delete 청구항 1에 있어서,The method according to claim 1, 상기 금속판은 니켈 또는 크롬 중 어느 하나로 구성된 것을 특징으로 하는 캐리어를 이용한 인쇄회로기판의 제조 방법.The metal plate is a method of manufacturing a printed circuit board using a carrier, characterized in that consisting of any one of nickel or chromium. 청구항 1에 있어서,The method according to claim 1, 상기 인쇄회로기판은 상기 d) 단계 내지 f) 단계를 반복하여 형성되는 것을 특징으로 하는 캐리어를 이용한 인쇄회로기판의 제조 방법.The printed circuit board is a method of manufacturing a printed circuit board using a carrier, characterized in that formed by repeating the steps d) to f).
KR1020070094816A 2007-09-18 2007-09-18 Fabricating Method of Printed Circuit Board using the Carrier KR100897668B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070094816A KR100897668B1 (en) 2007-09-18 2007-09-18 Fabricating Method of Printed Circuit Board using the Carrier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070094816A KR100897668B1 (en) 2007-09-18 2007-09-18 Fabricating Method of Printed Circuit Board using the Carrier

Publications (2)

Publication Number Publication Date
KR20090029508A KR20090029508A (en) 2009-03-23
KR100897668B1 true KR100897668B1 (en) 2009-05-14

Family

ID=40696215

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070094816A KR100897668B1 (en) 2007-09-18 2007-09-18 Fabricating Method of Printed Circuit Board using the Carrier

Country Status (1)

Country Link
KR (1) KR100897668B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8987904B2 (en) 2012-07-09 2015-03-24 Samsung Electronics Co., Ltd. Substrate of semiconductor package and method of fabricating semiconductor package using the same

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101044123B1 (en) * 2009-11-06 2011-06-28 삼성전기주식회사 A carrier member for manufacturing a substrate and a method of manufacturing a substrate using the same
KR101067063B1 (en) * 2009-11-12 2011-09-22 삼성전기주식회사 A carrier for manufacturing a printed circuit board and a method of manufacturing the same and a method of manufacturing a printed circuit board using the same
KR101044133B1 (en) * 2009-11-19 2011-06-24 삼성전기주식회사 A carrier for manufacturing a printed circuit board and a method of manufacturing the same and a method of manufacturing a printed circuit board using the same
KR101109234B1 (en) * 2010-01-07 2012-01-30 삼성전기주식회사 A carrier for manufacturing a printed circuit board and a method of manufacturing the same and a method of manufacturing a printed circuit board using the same
KR102198541B1 (en) 2014-03-17 2021-01-06 삼성전기주식회사 Carrier member
KR20160014433A (en) 2014-07-29 2016-02-11 삼성전기주식회사 Carrier board and method of manufacturing a printed circuit board using the same
KR102333091B1 (en) 2015-06-26 2021-12-01 삼성전기주식회사 Printed circuit board and method of manufacturing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100442918B1 (en) 2003-02-06 2004-08-02 엘지전자 주식회사 Multi-layer PCB making method
US20050155222A1 (en) 2004-01-19 2005-07-21 Shinko Electric Industries Co., Ltd. Circuit substrate manufacturing method
JP2006332115A (en) 2005-05-23 2006-12-07 Ngk Spark Plug Co Ltd Coreless wiring board and its production process
KR100693140B1 (en) 2001-05-15 2007-03-13 엘지전자 주식회사 Making method of PCB

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100693140B1 (en) 2001-05-15 2007-03-13 엘지전자 주식회사 Making method of PCB
KR100442918B1 (en) 2003-02-06 2004-08-02 엘지전자 주식회사 Multi-layer PCB making method
US20050155222A1 (en) 2004-01-19 2005-07-21 Shinko Electric Industries Co., Ltd. Circuit substrate manufacturing method
JP2006332115A (en) 2005-05-23 2006-12-07 Ngk Spark Plug Co Ltd Coreless wiring board and its production process

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8987904B2 (en) 2012-07-09 2015-03-24 Samsung Electronics Co., Ltd. Substrate of semiconductor package and method of fabricating semiconductor package using the same
US9082871B2 (en) 2012-07-09 2015-07-14 Samsung Electronics Co., Ltd. Substrate of semiconductor package and method of fabricating semiconductor package using the same

Also Published As

Publication number Publication date
KR20090029508A (en) 2009-03-23

Similar Documents

Publication Publication Date Title
KR100897668B1 (en) Fabricating Method of Printed Circuit Board using the Carrier
US8707554B2 (en) Method of manufacturing multilayer wiring substrate
US8580066B2 (en) Method for manufacturing multilayer wiring substrate
US9603263B2 (en) Manufacturing method of circuit substrate
JP5080234B2 (en) Wiring board and manufacturing method thereof
JP2011199077A (en) Method of manufacturing multilayer wiring board
JP2007335698A (en) Manufacturing method of wiring board
JP4982779B2 (en) Manufacturing method of package substrate
JP2007335700A (en) Manufacturing method of wiring board
US8104171B2 (en) Method of fabricating multi-layered substrate
US20180061555A1 (en) Inductor and method of manufacturing the same
JP2013165303A (en) Method for manufacturing carrier member and method for manufacturing printed circuit board using the same
US20110215069A1 (en) Method for manufacturing printed circuit board with thick traces
JP5302920B2 (en) Manufacturing method of multilayer wiring board
US9693468B2 (en) Package substrate and manufacturing method thereof
KR100905574B1 (en) Fabricating Method of Printed Circuit Board
WO2004064150A1 (en) Method for manufacturing electronic component mount board and electronic mount board manufactured by this method
US9458540B2 (en) Package substrate and manufacturing method thereof
US20160073505A1 (en) Manufacturing method of multilayer flexible circuit structure
KR100693146B1 (en) Multi-layer printed circuit board making method
JP5302927B2 (en) Manufacturing method of multilayer wiring board
TW201417663A (en) Method for manufacturing package board
KR101441466B1 (en) Ultra-thin package board and manufacturing method thereof
KR101044117B1 (en) Method of Fabricating Printed Circuit Board
KR100861612B1 (en) Fabricating method of printed circuit board using the carrier

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130403

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140325

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee