KR100889396B1 - 반도체 소자 테스트용 실리콘 콘택터의 제조방법 - Google Patents

Abstract

본 발명은 반도체 소자의 단자와 상기 반도체 소자의 양불을 테스트하기 위한 검사 회로기판 사이에 설치되어 반도체 소자 단자와 검사회로기판 사이의 전기적 접속을 중계하는 반도체 소자 테스트용 실리콘 콘택터의 제조방법에 관한 것으로서, 절연성 실리콘 소재로 본체를 성형하는 단계와, 레이저 홀 가공기를 이용하여 본체에 상하로 관통되는 관통홀을 형성하는 단계와, 관통홀 내에 실리콘소재와 도전성 소재가 혼합된 도전 혼합물을 충진하는 단계와, 도전 혼합물을 경화시키는 단계를 포함한다. 이러한 반도체 소자 테스트용 실리콘 콘택터의 제조방법에 의하면, 도전층의 미세화 및 원하는 크기의 도전층 형성이 용이한 장점을 제공한다.

Description

반도체 소자 테스트용 실리콘 콘택터의 제조방법{method of manufacturing silicon contactor for testing semiconductor device}

본 발명은 반도체 소자 테스트용 실리콘 콘택터의 제조방법에 관한 것으로서, 상세하게는 도전층 사이의 간격을 미세화 할 수 있는 반도체 소자 테스트용 실리콘 콘택터의 제조방법에 관한 것이다.

반도체소자는 제조과정을 거친 후 전기적 성능의 양불을 판단하기 위한 검사를 수행한다. 반도체 소자의 양불 검사는 반도체 소자의 단자와 전기적으로 접촉될 수 있게 형성된 실리콘 콘택터를 검사 회로기판 사이에 삽입한 상태에서 검사를 수행한다.

이러한 반도체 소자용 실리콘 콘택터는 절연성을 갖는 실리콘 소재로 이루어진 본체 상에 수직상으로 연통되게 도전성 소재로 형성된 도전층이 상호 이격되게 형성된 구조로 되어 있다.

한편, 반도체 소자의 집적화기술의 발달과 소형화 추세에 따라 반도체 소자의 단자 즉, 리드의 크기 및 간격도 미세화되는 추세이고, 그에 따라 실리콘 콘택터의 도전층 상호간의 간격도 미세하게 형성하는 방법이 요구되고 있다.

국내 공개 특허 제2002-0079350호에는 상하판 금형에 자석에 의해 자력을 발생시키는 투자성핀을 이격되게 설치하고, 실리콘과 자력에 반응하는 금속 파우더를 혼합한 재료를 금형의 캐비티내에 주입하면, 주입중 된 재료 중 자력의 자성에 반응하는 금속파우더가 투자성 핀 사이에 모여들게 됨으로써 이후 경화과정을 거쳐 상호 이격된 도전층을 형성하는 방법이 개시되어 있다. 그런데, 이러한 실리콘 콘택터의 제조방법은 금형 내에 자력을 발생시키기 위한 자석 및 투자성 핀을 설치하여야하기 때문에 제조장치의 구조가 복잡해지고, 투자성 핀에 의해 형성되는 자력선은 직선이 아니고 중앙부분이 볼록한 자력선을 형성하기 때문에 도전층 사이의 간격을 250㎛ 이하로 미세화하는 데는 한계가 있다. 또한, 자력에 반응할 수 있는 자력선의 분포 범위를 벗어난 위치에 있는 일부 금속파우더는 도전층을 형성하는데 기여하지 못함으로써 금속 파우더의 낭비를 초래할 수 있고, 원하는 직경을 갖는 도전층을 형성하기 위해 요구되는 금속파우더와 실리콘의 혼합비율을 적절하게 조정하기가 용이하지 않은 단점이 있다.

본 발명은 상기의 문제점을 개선하기 위하여 도전층 사이의 간격의 미세화가 가능하면서도 원하는 크기의 도전층 형성이 용이한 반도체 소자 테스트용 실리콘 콘택터의 제조방법을 제공하는데 그 목적이 있다.

상기의 목적을 달성하기 위하여 본 발명에 따른 반도체 소자 테스트용 실리콘 콘택터의 제조방법은 반도체 소자의 단자와 상기 반도체 소자의 양불을 테스트하기 위한 검사 회로기판 사이에 설치되어 상기 반도체 소자 단자와 상기 검사회로기판 사이의 전기적 접속을 중계하는 반도체 소자 테스트용 실리콘 콘택터의 제조방법에 있어서, 가. 절연성 실리콘 소재로 본체를 성형하는 단계와; 나. 레이저 홀 가공기를 이용하여 상기 본체에 상하로 관통되는 관통홀을 형성하는 단계와; 다. 상기 관통홀 내에 실리콘소재와 도전성 소재가 혼합된 도전 혼합물을 충진하는 단계와; 라. 상기 도전 혼합물을 경화시키는 단계;를 포함한다.

바람직하게는 상기 가 단계는 가-1. 중앙에 진퇴 가이드용 메인 관통홀이 형성되어 있고, 상기 메인 관통홀로부터 이격되는 위치에 결합용 관통홀이 형성된 지지플레이트를 형성하는 단계와; 가-2. 상기 지지플레이트를 성형기에 내장시키고, 상기 결합용 관통홀에 상기 절연성 실리콘 소재가 상하로 충진되어 상기 지지플레이트의 상면 및 하면에 접합되는 주변지지부를 갖되, 상기 주변지지부로부터 상기 메인 관통홀 보다는 작은 크기로 상방으로 연장된 메인 본체를 갖도록 상기 절연성 실리콘 소재로 성형하는 단계;를 포함한다.

또한, 상기 나단계는 나-1. 상기 본체의 상면 및 저면에 보호용 필름을 부착하는 단계와; 나-2 상기 보호용 필름을 통과하여 상기 본체에 관통홀을 형성하는 단계;를 포함하고, 상기 라단계 이후 상기 보호용 필름을 제거하는 단계;를 포함한다.

또한, 상기 라 단계 이후 상기 도전혼합물이 충진된 상기 본체 상면에 상기 관통홀 형성 위치에 대응되는 패턴으로 중계홀이 형성된 절연성 기판에 상기 중계홀을 중심으로 금으로 코팅된 제1코팅층과, 상기 제1코팅층 상면에 금, 주석 및 니켈로 코팅된 제2코팅층을 갖는 보호 기판을 접합하는 단계;를 더 포함한다.

본 발명에 따른 반도체 소자 테스트용 실리콘 콘택터의 제조방법에 의하면, 도전층의 미세화 및 원하는 크기의 도전층 형성이 용이한 장점을 제공한다.

이하, 첨부된 도면을 참조하면서 본 발명의 바람직한 실시 예에 따른 반도체 소자 테스트용 실리콘 콘택터의 제조방법을 더욱 상세하게 설명한다.

도 1은 본 발명의 제조방법에 따라 제조된 실리콘 콘택터를 나타내 보인 사시도이고, 도 2는 도 1의 실리콘 콘택터의 단면도이다.

도 1 및 도 2를 참조하면, 본 발명에 따른 실리콘 콘택터(10)는 지지플레이트(12)와 본체(20)를 구비한다.

지지플레이트(12)는 본체(20)가 상하방향으로 유동될 수 있게 본체를 지지한 다.

지지플레이트(12)는 도 3에 도시된 바와 같이 중앙에 진퇴 가이드용 메인 관통홀(13)이 형성되어 있고, 메인 관통홀(13)을 형성하는 가장자리를 따라 가장자리로부터 이격되는 위치에 결합용 관통홀(14)이 상호 이격되게 형성되어 있다.

본체(20)는 결합용 관통홀(14)에 절연성 실리콘 소재가 상하로 충진되어 지지플레이트(12)의 상면 및 하면에 접합되는 주변지지부(22)와, 주변지지부(22)로부터 메인 관통홀(13) 보다는 작은 크기로 상방으로 연장된 메인 본체(24)를 갖는 구조로 되어 있다.

또한, 메인 본체(24)상에는 상하방향으로 도전소재로 충진된 도전층(26)이 형성되어 있다.

이러한 실리콘 콘택터는 반도체 소자(40)의 단자(42)와 반도체 소자(40)의 양불을 테스트하기 위한 검사 회로기판(50) 사이에 설치되어 반도체 소자(40)의 단자(42)와 검사회로기판(50)의 검사 단자(52) 사이를 대응되는 위치의 도전층(26)이 전기적으로 접속시켜 반도체 소자의 양불을 테스트할 수 있게 한다.

이하에서는 이러한 구조의 실리콘 콘택터를 제조하는 과정을 도 4 및 도 5를 함께 참조하여 설명한다.

먼저, 중앙에 진퇴 가이드용 메인 관통홀(13)이 형성되어 있고, 메인 관통홀(13)로부터 이격되는 위치에 결합용 관통홀(14)이 형성된 지지플레이트(12)를 형성한다.

다음은 지지플레이트(12)를 성형기(미도시)에 내장시키고, 결합용 관통홀(14)에 절연성 실리콘 소재가 상하로 충진되어 지지플레이트(12)의 상면 및 하면에 접합되는 주변지지부(22)를 갖되, 주변지지부(22)로부터 메인 관통홀(13) 보다는 작은 크기로 상방으로 연장된 메인 본체(24)를 갖도록 절연성 실리콘 소재로 성형한다. 다음은 메인 본체(24)의 상면 및 저면에 도 4에 도시된 바와 같이 보호용 필름(32)을 부착한다.

여기서 보호용 필름은 후속되는 홀가공 이후 도전소재 주입 후 생성되는 부산물이 메인 본체(24)를 오염시키는 것을 억제하여 별도의 폴리싱 공정을 생략할 수 있도록 적용된 것이다.

보호용 필름은 합성수지소재로 된 것을 적용하면 된다.

이후, 도 5에 도시된 바와 같이 레이저 홀 가공기(70)를 이용하여 보호용 필름 및 메인 본체(24)를 상하로 관통하는 관통홀(28)을 형성한다.

여기서 레이저 홀 가공기(70)는 반도체 제조과정에서 미세 선폭을 형성하기 위해 적용되는 레이저 홀 가공기(70)를 적용하면 된다. 레이저 홀 가공기(70)는 빔의 선폭을 1pm(pico meter) 이하까지로도 줄일 수 있고 이에 대한 장치의 일 예로서 국내 공개특허 제2002-0022136호에 개시되어 있다.

다음은 관통홀(28) 내에 실리콘소재와 도전성 소재가 혼합된 도전 혼합물을 충진한다. 여기서 도전 혼합물은 상호 혼합된 상태에서 상하방향으로 도전성을 제공할 수 있도록 혼합되면 되고, 도전성 소재로서는 니켈분말, 은 분말, 금분말 등 실리콘 소재와 혼합된 상태에서 이후 경화과정을 거쳐 도전성을 제공할 수 있는 것이면 된다. 일 예로서는 도전 혼합물은 액상의 실리콘에 금 분말 또는 은 분말을 혼합한 것을 적용한다.

도전 혼합물을 메인 본체(24)에 형성된 관통홀(28) 내로 충진시키는 방법은 도전 혼합물을 메인 본체(24)의 관통홀(28) 내로 충진되게 가압하여 충진시키는 방법과, 메인 관통홀(13)의 상하 방향으로 전기장이 형성되게 하여 도전 혼합물이 상하로 인가되는 전기장에 의해 관통홀(28)내로 이동되게 하면서 충진시키는 방법 등 다양한 방법을 적용할 수 있다.

이후, 보호용 필름(32)을 제거한 다음 경화과정을 거치면 된다.

또 다르게는 경화과정을 거친 다음 보호용 필름(32)을 제거해도 된다.

한편, 도시된 예와 다르게 지지플레이트(12)가 생략된 상태에서 절연성 실리콘 소재로 메인 본체를 성형한 후, 레이저 홀 가공기로 메인 본체에 관통홀을 형성하고, 이후 앞서 설명된 도전 혼합물로 관통홀에 충진 및 경화과정을 거쳐 실리콘 콘택터를 형성할 수도 있다. 이 경우 결합용 관통홀이 생략되고 메인 관통홀이 형성된 지지플레이트에 메인 본체를 결합하고자 할 때는 메인 본체의 저면 중 도전층이 형성되지 않은 가장자리영역 일부와 지지플레이트의 저면에 별도의 절연 테이프를 이용하여 접합하여 지지시키면 된다.

이와 같이 지지플레이트(12)에 도전층(26)을 갖는 본체(20)를 형성한 다음에는 반도체 소자(40)의 테스트의 반복과정에 의해 반도체 소자(40)의 단자(42)와 접촉되는 도전층(26)으로부터 도전층(26)에 함유된 도전성 소재의 이탈을 억제할 수 있도록 메인 본체(24) 상면에 보호기판을 더 접합한 구조로 형성할 수 있고, 이를 도 6을 참조하여 설명한다.

보호 기판(60)은 도전혼합물이 충진된 본체(20) 상면에 관통홀(28) 형성 위치에 대응되는 패턴으로 중계홀(62)이 형성된 절연성 기판(61)에 중계홀(62)을 중심으로 금으로 코팅된 제1코팅층(63)과, 제1코팅층(63) 상면에 금, 주석 및 니켈로 코팅된 제2코팅층(64)을 갖는 구조로 되어 있다. 절연성 기판(61)은 플렉서블한 소재의 필름으로 형성된 것을 적용하는 것이 바람직하다. 여기서 제2코팅층(64)은 제1코팅층(63)의 상면 표면에 국부적으로 형성될 수도 있다.

제2코팅층(64)은 금 50 내지 60중량%, 주석 10 내지 20중량%, 니켈 25 내지 35중량%로 혼합한 것을 적용한다.

더욱 바람직하게는 제2코팅층(64)은 금 56중량%, 주석 14중량%, 니켈 30중량%로 혼합한 것을 적용한다.

여기서 제1코팅층(63) 상호간은 전기적으로 분리되게 이격되게 형성된다.

이러한 보호기판은 메인본체(24) 상면에 대응되는 도전층(26)이 중계홀(62) 중앙에 위치 되도록 얼라인 시켜 열접합하면 된다.

도 1은 본 발명의 제조방법에 따라 제조된 실리콘 콘택터를 나타내 보인 사시도이고,

도 2는 도 1의 실리콘 콘택터의 단면도이고,

도 3은 도 1의 지지플레이트의 사시도이고,

도 4는 도 1의 실리콘 콘택터의 제조과정을 설명하기 위해 지지플레이트에 본체가 형성된 상태를 나타내 보인 단면도이고,

도 5는 도 4의 본체에 레이저홀 가공기를 이용하여 관통홀을 형성하는 과정을 나타내 보인 단면도이고,

도 6은 도 1의 실리콘 콘택터에 후속으로 보호 기판을 접합하는 과정을 설명하기 위한 단면도이다.

Claims (4)

1. 삭제
2. 반도체 소자의 단자와 상기 반도체 소자의 양불을 테스트하기 위한 검사 회로기판 사이에 설치되어 상기 반도체 소자 단자와 상기 검사회로기판 사이의 전기적 접속을 중계하는 반도체 소자 테스트용 실리콘 콘택터의 제조방법에 있어서,

   가. 절연성 실리콘 소재로 본체를 성형하는 단계와;

   나. 레이저 홀 가공기를 이용하여 상기 본체에 상하로 관통되는 관통홀을 형성하는 단계와;

   다. 상기 관통홀 내에 실리콘소재와 도전성 소재가 혼합된 도전 혼합물을 충진하는 단계와;

   라. 상기 도전 혼합물을 경화시키는 단계;를 포함하고,

   상기 가 단계는

   가-1. 중앙에 진퇴 가이드용 메인 관통홀이 형성되어 있고, 상기 메인 관통홀로부터 이격되는 위치에 결합용 관통홀이 형성된 지지플레이트를 형성하는 단계와;

   가-2. 상기 지지플레이트를 성형기에 내장시키고, 상기 결합용 관통홀에 상기 절연성 실리콘 소재가 상하로 충진되어 상기 지지플레이트의 상면 및 하면에 접합되는 주변지지부를 갖되, 상기 주변지지부로부터 상기 메인 관통홀 보다는 작은 크기로 상방으로 연장된 메인 본체를 갖도록 상기 절연성 실리콘 소재로 성형하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자 테스트용 실리콘 콘택터의 제조방법.
3. 제2항에 있어서, 상기 나단계는

   나-1. 상기 본체의 상면 및 저면에 보호용 필름을 부착하는 단계와;

   나-2 상기 보호용 필름을 통과하여 상기 본체에 관통홀을 형성하는 단계;를 포함하고,

   상기 라단계 이후 상기 보호용 필름을 제거하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자 테스트용 실리콘 콘택터의 제조방법.
4. 제2항 또는 제3항에 있어서,

   상기 라 단계 이후 상기 도전혼합물이 충진된 상기 본체 상면에 상기 관통홀 형성 위치에 대응되는 패턴으로 중계홀이 형성된 절연성 기판에 상기 중계홀을 중심으로 금으로 코팅된 제1코팅층과, 상기 제1코팅층 상면에 금, 주석 및 니켈로 코팅된 제2코팅층을 갖는 보호 기판을 접합하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 소자 테스트용 실리콘 콘택터의 제조방법.

Images