KR100881336B1 - 반도체 팩키지용 필름 기판 및, 그것의 제조 방법 - Google Patents

반도체 팩키지용 필름 기판 및, 그것의 제조 방법 Download PDF

Info

Publication number
KR100881336B1
KR100881336B1 KR1020020018221A KR20020018221A KR100881336B1 KR 100881336 B1 KR100881336 B1 KR 100881336B1 KR 1020020018221 A KR1020020018221 A KR 1020020018221A KR 20020018221 A KR20020018221 A KR 20020018221A KR 100881336 B1 KR100881336 B1 KR 100881336B1
Authority
KR
South Korea
Prior art keywords
copper foil
base film
foil pattern
film
semiconductor package
Prior art date
Application number
KR1020020018221A
Other languages
English (en)
Other versions
KR20030079280A (ko
Inventor
박종우
김기수
전용한
노형호
Original Assignee
삼성테크윈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성테크윈 주식회사 filed Critical 삼성테크윈 주식회사
Priority to KR1020020018221A priority Critical patent/KR100881336B1/ko
Publication of KR20030079280A publication Critical patent/KR20030079280A/ko
Application granted granted Critical
Publication of KR100881336B1 publication Critical patent/KR100881336B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985Flexible insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/2919Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명에 따르면, 베이스 필름; 및, 상기 베이스 필름상에 형성된 동박 패턴;을 구비하며, 상기 동박 패턴의 일부 또는 전부가 열간 가압에 의해서 상기 베이스 필름의 표면 내측으로 매립된 것을 특징으로 하는 반도체 팩키지용 필름 기판이 제공된다.본 발명에 따른 반도체 팩키지용 필름 기판은 동박 패턴이 베이스 필름상으로 매립됨으로써 필 강도가 향상되거나, 또는 열가소성 중합체 필름에 의한 보호를 받으므로 보다 안정적인 품질로 개선될 수 있다는 장점이 있다. 또한 솔더 레지스트의 도포 및, 고온 경화와 같은 별도의 공정이 생략될 수 있다는 장점이 있다.

Description

반도체 팩키지용 필름 기판 및, 그것의 제조 방법{Film substrate for semiconductor package and method for manufacturing same}
도 1 은 종래 기술에 있어서 반도체 팩키지가 필름 기판상에 범프를 통해서 접합되는 것을 개략적으로 도시한 사시도이다.
도 2a 내지 도 2c 에 도시된 것은 도 1 에 도시된 필름 기판을 형성하는 공정을 개략적으로 도시한 단면도이다.
도 3a 내지 도 3c 에 도시된 것은 본 발명의 제 1 실시예에 따른 반도체 팩키지용 필름 기판의 제조 방법을 개략적으로 설명하는 단면도이다.
도 4a 및, 도 4b 에 도시된 것은 열간 가압 작용이 고온 플레이트 또는 고온 롤러에 의해서 수행되는 것을 도시하는 개략적인 단면도이다.
도 5a 내지 도 5e 에 도시된 것은 본 발명의 제 2 실시예에 따른 반도체 팩키지용 필름 기판의 제조 방법을 개략적으로 설명하는 단면도이다.
< 도면의 주요 부호에 대한 간단한 설명 >
11. 필름 기판 12. 반도체 팩키지
13. 범프 14. 동박 패턴
15. 본딩부 16. 접속 단자
31. 베이스 필름 32'. 동박 패턴
본 발명은 반도체 팩키지용 필름 기판 및, 그것의 제조 방법에 관한 것으로서, 보다 상세하게는 솔더 레지스트(solder resist)의 적용 없이도 동박 패턴이 필름상에 안정적으로 유지될 수 있는 반도체 팩키지용 칩 온 필름 및, 그것의 제조 방법에 관한 것이다.
통상적으로 칩 스케일 반도체 팩키지의 기술 발전 추세를 살펴보면, 반도체 팩키지의 경박 단소화를 위해서 초소형 칩 스케일 구조를 지향하고 있다. 리드 프레임을 활용한 칩 스케일 반도체 팩키지의 예를 들면, 팩키지의 외부로 연장되는 아우터 리이드 대신에 팩키지의 엔캡슐레이션 저부에 배치된 범프 또는 랜드가 외부 단자의 역할을 한다. 이와 같이 제작된 칩 스케일 반도체 팩키지는 동박 패턴이 형성된 필름 기판상에 접합됨으로써 외부 회로에 연결될 수 있다. 즉, 소위 칩 온 필름(chip on film)상에 반도체 팩키지를 접합시킴으로써 외부 회로와의 접속을 구현할 수 있는 것이다.
도 1 에 도시된 것은 반도체 팩키지가 필름 기판상에 범프를 통해서 접합되는 것을 개략적으로 도시한 사시도이다.
도면을 참조하면, 필름(11)은 소정의 형상을 가지며, 그 위에 동박 패턴(14)이 형성되어 있다. 동박 패턴(14)의 일 단부는 반도체 팩키지(12)의 저면에 형성된 전극패드(미도시) 또는 범프(13)와 리이드 프레임의 단자가 접속되기 위한 본딩부(15)에 해당하게 되는 반면에, 동박 패턴(14)의 타 단부는 다른 외부 회로에 연결되기 위한 접속 단자(16)의 역할을 하게 된다.
도 2a 내지 도 2c 에 도시된 것은 도 1 에 도시된 필름 기판을 형성하는 공정을 개략적으로 도시한 단면도이다.
도 2a 를 참조하면, 필름 기판의 베이스 재료로 사용되는 폴리이미드 필름(21)의 구리층(22)이 형성된 것이 도시되어 있다. 구리층(22)은 폴리이미드 필름(21)의 일표면상에 전면에 걸쳐서 형성된다.
도 2b 에 도시된 것은 폴리이미드 필름(21)상의 동박을 소정의 패턴으로 에칭한 것을 도시한 것이다. 도 2a 의 구리층(22)은 동박 패턴(22') 만을 남겨두고 모두 제거된다. 이러한 에칭은 에칭용 마스크를 구리층(22)의 표면에 덮어씌운 상태에서 에칭액을 분사함으로써 이루어진다.
도 2c 에 도시된 것은 동박 패턴(22')을 보호하기 위해서 솔더 레지스트층(23)을 동박 패턴(22')상에 도포한 것을 나타낸다. 솔더 레지스트층(23)은 도 1 에서 본딩부(15)와 접속 단자(16)를 제외한 모든 부분의 상부에 형성됨으로써 동박 패턴(22')을 보호한다.
솔더 레지스트층을 인쇄하는 공정을 수행한 이후에는, 솔더 레지스트의 경화를 위하여 고온에서 장시간 경화 공정을 수행하여야 한다. 이러한 경화 공정은 동박 패턴이나 동박 패턴상의 도금 금속을 산화시킬 뿐만 아니라, 동박의 필 강도(peel strength)를 떨어뜨리게 된다. 특히, 솔더 레지스크의 인쇄 전에 동박 패턴위에 주석을 도금한 경우에, 경화 공정 도중에 주석 원자가 동박 패턴층으로 확산하여 순수한 주석의 도금 두께가 감소하는 결과를 가져온다. 따라서 도금 두께의 감소 정도를 줄이기 위해서 섬세한 공정 변수 제어가 필요하다. 또한 솔더 레지스트 인쇄 후에 주석 도금이 이루어지는 경우에는 도금액에 의해서 솔더 레지스트가 녹아 내리는 경우가 발생할 수 있다. 더욱이, 솔더 레지스트의 인쇄시에는 액상의 솔더 레지스틀 사용하기 때문에 다른 공정에 비해서 제한 조건이 많다. 그로 인해서 솔더 레지스트의 비산(飛散)등이 발생하여 제품 불량이 발생한다. 또한 동박 패턴 자체가 솔더 레지스트의 블리이딩(bleeding)에 의해서 오염될 가능성마저도 있다.
본 발명은 위와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 개선된 반도체 팩키지용 필름 기판 및, 그것의 제조 방법을 제공하는 제공하는 것이다.
본 발명의 다른 목적은 열간 가압(熱間 加壓)에 의해 동박 패턴이 베이스 필름상에 매립된 반도체 팩키지용 필름 기판 및, 그것의 제조 방법을 제공하는 것이다.
본 발명의 다른 목적은 베이스 필름상의 동박 패턴이 열가소성 중합체 시이트에 의해서 보호되는 반도체 팩키지용 필름 기판 및, 그것의 제조 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명에 따르면, 베이스 필름; 및, 상기 베 이스 필름상에 형성된 동박 패턴;을 구비하며, 상기 동박 패턴의 일부가 열간 가압에 의해서 상기 베이스 필름의 표면 내측으로 매립된 것을 특징으로 하는 반도체 팩키지용 필름 기판이 제공된다.
본 발명의 일 특징에 따르면, 상기 동박 패턴은 고온 롤러 또는 고온 플레이트에 의해서 열간 가압된다.
또한 본 발명에 따르면, 베이스 필름; 상기 베이스 필름의 일 표면에 형성된 동박 패턴; 및, 상기 베이스 필름의 동박 패턴을 덮도록 접착제를 통해서 부착된 열가소성 중합체 시이트;를 구비하며, 상기 접착제에 의한 부착이 이루어진 이후에 저온 경화된 것을 특징으로 하는 반도체 팩키지용 필름 기판이 제공된다.
또한 본 발명에 따르면, 베이스 필름의 일 표면에 구리층을 형성하는 단계; 상기 구리층을 에칭함으로써 동박 패턴을 형성하는 단계; 및, 상기 동박 패턴을 열간 가압함으로써 동박 패턴의 일부가 상기 베이스 필름의 내측으로 매립되도록 하는 단계;를 구비하는 반도체 팩키지용 필름 기판의 제조 방법이 제공된다.
또한 본 발명에 따르면, 베이스 필름의 일 표면에 구리층을 형성하는 단계; 상기 구리층을 에칭함으로써 동박 패턴을 형성하는 단계; 상기 동박 패턴이 형성된 베이스 필름상에 접착제를 도포하는 단계; 상기 접착제를 통해서 열가소성 중합체 시이트를 부착시키는 단계; 및, 상기 열가소성 중합체 시이트가 부착된 베이스 필름을 저온 경화시키는 단계;를 구비하는 반도체 팩키지용 필름 기판 제조 방법이 제공된다.
이하 본 발명을 첨부된 도면에 도시된 일 실시예를 참고로 보다 상세히 설명 하기로 한다.
도 3a 내지 도 3c 에 도시된 것은 본 발명의 제 1 실시예에 따른 반도체 팩키지용 필름 기판의 제조 방법을 개략적으로 설명하는 단면도이다.
도 3a 를 참조하면, 통상적으로 폴리이미드 필름인 베이스 필름(31)의 상부에 구리층(32)이 형성된다. 다음에 도 3b 를 참조하면, 상기 구리층(32)을 에칭함으로써 동박 패턴(32')이 형성된다. 동박 패턴(32')은 도 2b 를 참조하여 설명된 바와 동일한 방식으로 형성될 수 있다. 즉, 소정 패턴이 형성된 마스크(미도시)를 씌운 상태에서 에칭액을 분사함으로써 동박 패턴(32')을 형성할 수 있는 것이다. 또한 통상의 에칭방법인 포토레지스터를 도포하고 이를 노광 및 현상을 하여 에칭액을 분사하여 소정의 패턴을 만들 수도 있다.
본 발명의 일 특징에 따르면, 동박 패턴(32')은 열간 가압에 의해서 베이스 필름(31)의 안으로 매립된다. 즉, 도 3c 에 도시된 바와 같이, 동박 패턴(32')과 베이스 필름(31)의 접촉면에서 동박 패턴(32')의 일부 두께가 베이스 필름(31)의 내측으로 매립되는 것이다. 이후에, 상기 동박 패턴(32')의 적어도 일부 또는 전부가 상기 베이스 필름(31)의 표면 내측으로 매립된 상부에, 상기 동박 패턴(32')을 보호하기 위한 보호 필름(미도시)을 부착한다.
위에 설명된 바와 같은 매립 작용에 의해서 동박 패턴(32')은 필 강도(peel strength)가 특히 비약적으로 향상한다. 이는 동박 패턴(32')의 단면 형상에 다분히 기인하는 것인데, 도면에 도시된 바와 같이 동박 패턴(32')의 단면 형상은 저면이 상면보다 넓은 사다리꼴 형상이다. 따라서 동박 패턴(32')이 가압되어 베이스 필름(31)의 내측으로 매립되면 베이스 필름(31)과 동박 패턴(32') 사이의 접촉 면적이 증가되어 필 강도가 강화되는 것이다.
도 4a 및, 도 4b 에 도시된 것은 열간 가압 작용이 고온 플레이트 또는 고온 롤러에 의해서 수행되는 것을 도시하는 개략적인 단면도이다.
도 4a 를 참조하면, 소정의 온도로 가열된 고온 플레이트(41)를 소정의 압력으로써 베이스 필름(41)상의 동박 패턴(32')에 대하여 가압한다. 또한 도 4b 를 참조하면, 소정의 온도로 가열된 고온 롤러(42)를 베이스 필름(41)상의 동박 패턴(32')상에서 구름 운동시킨다. 이러한 가압 작용 또는 구름 작용에 의해서 동박 패턴(32')은 베이스 필름(31)의 내측으로 매립될 수 있다.
위에 설명된 바와 같이 베이스 필름의 내측으로 동박 패턴이 매립됨으로써 형성된 반도체 팩키지용 필름 기판은 동박 패턴의 보호를 위해서 수행되는 솔더 레지스트의 인쇄 및, 솔더 레지스트의 경화 공정을 더 이상 수행하지 않아도 된다. 이는 물론 동박 패턴의 필 강도가 강화됨으로써 동박 패턴을 보호하지 않더라도 동박 패턴이 베이스 필름으로부터 이탈될 가능성이 감소되기 때문이다. 또한 동박 패턴이 베이스 필름 내측으로 매립이 되므로 상기 동박 패턴을 보호하기 위한 보호 필름을 부착하는 공정에서도 용이하게 적용을 할 수 있다.
도 5a 내지 도 5e 에 도시된 것은 본 발명의 제 2 실시예에 따른 반도체 팩키지용 필름 기판의 제조 방법을 개략적으로 설명하는 단면도이다. 제 2 실시예에서는 베이스 필름의 상부 표면에 형성된 동박 패턴을 보호하기 위하여 솔더 레지스트를 인쇄하는 대신에 접착제를 이용하여 열가소성 중합체 시이트를 부착시키게 된다.
도 5a 및, 도 5b 를 참조하면, 통상적으로 폴리이미드 필름인 베이스 필름(51)의 일 표면에 구리층(52)을 형성하고, 상기 구리층(52)을 에칭함으로써 동박 패턴(52')을 형성한다. 이러한 동박 패턴(52')의 형성은 위에서 설명한 바와 마찬가지의 방식으로 이루어진다.
도 5c 를 참조하면, 동박 패턴(52')이 형성된 베이스 필름(51)의 상부 표면에 접착제(53)를 도포한다. 접착제(53)는 통상적인 인쇄 방법에 의해서 베이스 필름(51)의 일 표면에 전면 도포될 수 있다.
도 5d 를 참조하면, 열가소성 중합체 시이트(54)를 상기 접착제(53)의 접착력에 의해서 베이스 필름(51)상에 부착시킨다. 열가소성 중합체 수지(54)는 타발에 의해서 베이스 필름(51)에 대응하는 형상으로 절단될 수 있다. 다음에 열가소성 중합체 시이트(54)가 부착된 베이스 필름(51)을 저온 경화시킨다. 저온 경화 도중에 접착제(53)의 층 두께가 감소하게 되며, 도 5e 에 도시된 바와 같이 상기 열가소성 중합체 시이트(54)가 베이스 필름(51)에 밀착된다.
본 발명에 따른 반도체 팩키지용 필름 기판은 동박 패턴이 베이스 필름상으로 매립됨으로써 필 강도가 향상되거나, 또는 열가소성 중합체 필름에 의한 보호를 받으므로 보다 안정적인 품질로 개선될 수 있다는 장점이 있다. 또한 솔더 레지스트의 도포 및, 고온 경화와 같은 별도의 공정이 생략될 수 있다는 장점이 있다.
본 발명은 첨부된 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예지적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라 서 본 발명의 진정한 보호 범위는 첨부된 청구 범위에 의해서만 정해져야 할 것이다.

Claims (6)

  1. 베이스 필름; 및,
    상기 베이스 필름상에 형성된 금속 패턴;을 구비하며,
    상기 금속 패턴의 적어도 일부 또는 전부가 열간 가압에 의해서 상기 베이스 필름의 표면 내측으로 매립되고,
    상기 금속 패턴의 적어도 일부 또는 전부가 상기 베이스 필름의 표면 내측으로 매립된 상부에, 상기 금속 패턴을 보호하기 위한 보호 필름이 더 구비된 것을 특징으로 하는 반도체 팩키지용 필름 기판.
  2. 제 1 항에 있어서,
    상기 금속 패턴은 고온 롤러 또는 고온 플레이트에 의해서 열간 가압되는 것을 특징으로 하는 반도체 팩키지용 필름 기판.
  3. 삭제
  4. 베이스 필름;
    상기 베이스 필름의 일 표면에 형성된 금속 패턴; 및,
    상기 베이스 필름의 금속 패턴을 덮도록 접착제를 통해서 부착된 열가소성 중합체 시이트;를 구비하며,
    상기 접착제에 의한 부착이 이루어진 이후에 저온 경화된 것을 특징으로 하는 반도체 팩키지용 필름 기판.
  5. 베이스 필름의 일 표면에 구리층을 형성하는 단계;
    상기 구리층을 에칭함으로써 동박 패턴을 형성하는 단계; 및,
    상기 동박 패턴을 열간 가압함으로써 동박 패턴의 일부가 상기 베이스 필름의 내측으로 매립되도록 하는 단계; 및,
    상기 동박 패턴이 형성된 베이스 필름상에 상기 동박 패턴을 보호하는 보호 필름을 부착하는 단계;를 더 구비하는 반도체 팩키지용 필름 기판 제조 방법.
  6. 삭제
KR1020020018221A 2002-04-03 2002-04-03 반도체 팩키지용 필름 기판 및, 그것의 제조 방법 KR100881336B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020018221A KR100881336B1 (ko) 2002-04-03 2002-04-03 반도체 팩키지용 필름 기판 및, 그것의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020018221A KR100881336B1 (ko) 2002-04-03 2002-04-03 반도체 팩키지용 필름 기판 및, 그것의 제조 방법

Publications (2)

Publication Number Publication Date
KR20030079280A KR20030079280A (ko) 2003-10-10
KR100881336B1 true KR100881336B1 (ko) 2009-02-02

Family

ID=32377671

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020018221A KR100881336B1 (ko) 2002-04-03 2002-04-03 반도체 팩키지용 필름 기판 및, 그것의 제조 방법

Country Status (1)

Country Link
KR (1) KR100881336B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101253334B1 (ko) 2011-10-07 2013-04-11 숭실대학교산학협력단 안압 센서 및 그 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001068850A (ja) * 1999-08-26 2001-03-16 Sony Chem Corp フレキシブル基板
JP2003218500A (ja) * 2002-01-28 2003-07-31 Denso Corp 埋め込み導体パターンフィルムおよび埋め込み導体パターンフィルムを含む多層基板の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001068850A (ja) * 1999-08-26 2001-03-16 Sony Chem Corp フレキシブル基板
JP2003218500A (ja) * 2002-01-28 2003-07-31 Denso Corp 埋め込み導体パターンフィルムおよび埋め込み導体パターンフィルムを含む多層基板の製造方法

Also Published As

Publication number Publication date
KR20030079280A (ko) 2003-10-10

Similar Documents

Publication Publication Date Title
US5883425A (en) Circuit device
JP3638771B2 (ja) 半導体装置
KR100268608B1 (ko) 반도체장치의제조방법및반도체장치
KR100510556B1 (ko) 초박형 반도체 패키지 및 그 제조방법
US20050093118A1 (en) Semiconductor device
EP1096567A2 (en) BGA package and method for fabricating the same
JP2009182201A (ja) 半導体装置およびその製造方法
WO2001097277A1 (fr) Procede d&#39;encapsulation de pieces electroniques et une telle encapsulation
KR100367955B1 (ko) 솔더볼과 기판 사이의 결합이 강화된 반도체 장치
JP2001094003A (ja) 半導体装置及びその製造方法
US20020076858A1 (en) Semiconductor device and manufacturing method thereof
EP1232677B1 (en) Flip chip package, circuit board thereof and packaging method thereof
JP3939847B2 (ja) 半導体装置の製造方法
KR102087683B1 (ko) 반도체 장치의 제조 방법
KR100881336B1 (ko) 반도체 팩키지용 필름 기판 및, 그것의 제조 방법
KR20030016167A (ko) 범프를 구비한 도금 도전층을 포함하는 배선 기판 및 그제조 방법
JP3646056B2 (ja) フリップチップ実装方法
KR20030085449A (ko) 개량된 플립 칩 패키지
CN100541753C (zh) 电子器件及其制造方法
JP3923661B2 (ja) 半導体装置
JP4336407B2 (ja) 回路基板
US20090309208A1 (en) Semiconductor device and method of manufacturing the same
JP3845079B2 (ja) 半導体パッケージおよびその製造方法
JP2005026636A (ja) 半導体装置及びその製造方法
KR20000041060A (ko) 연성 볼그리드어레이 기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131231

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20171221

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee