KR100878989B1 - 유기 반도체 장치들 - Google Patents

유기 반도체 장치들 Download PDF

Info

Publication number
KR100878989B1
KR100878989B1 KR1020020015604A KR20020015604A KR100878989B1 KR 100878989 B1 KR100878989 B1 KR 100878989B1 KR 1020020015604 A KR1020020015604 A KR 1020020015604A KR 20020015604 A KR20020015604 A KR 20020015604A KR 100878989 B1 KR100878989 B1 KR 100878989B1
Authority
KR
South Korea
Prior art keywords
thin film
layer
organic semiconductor
transistor device
film transistor
Prior art date
Application number
KR1020020015604A
Other languages
English (en)
Other versions
KR20020077075A (ko
Inventor
바오제난
Original Assignee
루센트 테크놀러지스 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 루센트 테크놀러지스 인크 filed Critical 루센트 테크놀러지스 인크
Publication of KR20020077075A publication Critical patent/KR20020077075A/ko
Application granted granted Critical
Publication of KR100878989B1 publication Critical patent/KR100878989B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/471—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only organic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/472—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only inorganic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/115—Polyfluorene; Derivatives thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/164—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using vacuum deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/30—Coordination compounds
    • H10K85/311—Phthalocyanine
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/615—Polycyclic condensed aromatic hydrocarbons, e.g. anthracene
    • H10K85/626—Polycyclic condensed aromatic hydrocarbons, e.g. anthracene containing more than one polycyclic condensed aromatic rings, e.g. bis-anthracene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/649—Aromatic compounds comprising a hetero atom
    • H10K85/655—Aromatic compounds comprising a hetero atom comprising only sulfur as heteroatom

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 명세서는 반도체 층이 2000보다 작은 분자량을 갖고, 1 내지 10 불소 링 유닛들을 포함하는 불소 올리고머인, 박막 트랜지스터 장치를 기술한다. 이들 올리고머들은 바람직한 반도체 특성들, 예를 들어 높은 이동도를 주기 위해 간단한 증착에 의해 침착될 수 있다.
유기 반도체 층, 올리고머, 박막 트랜지스터

Description

유기 반도체 장치들{Organic semiconductor devices}
도 1은 본 발명에 따라 제조된 TFT 장치들의 CMOS 쌍을 이용한 간단한 인버터에 대한 개략 회로도.
도 2 내지 도 19는 도 1의 유기 반도체 TFT CMOS 인버터를 형성하는데 유용한 처리 단계들의 개략 표시도.
도 20a 내지 도 20f는 본 발명의 재료들의 유기 구성들 특성의 도면.
도 21은 본 발명의 재료들을 이용한 MOS 트랜지스터 장치의 개략도.
도 22는 MOS 트랜지스터 특성들의 I-V 도면.
도 23은 본 발명의 재료들을 이용한 레이저 장치의 개략도.
도 24는 본 발명의 3개의 예시적인 재료들을 위한 광전자 방출의 도면.
* 도면의 주요 부분에 대한 부호의 설명 *
11 : n채널 TFT 12 : p채널 TFT
발명의 분야
본 발명은 유기 반도체 재료들의 개선된 것들에 관한 것으로, 특히, 박막 트 랜지스터들(TFT) 장치들과, 유기 반도체들을 갖는 박막 레이저들에서의 개선된 것들에 관한 것이다.
발명의 배경
최근 10년 동안, IC 기술들은 유기 반도체 박막 트랜지스터(TFT)들을 사용하는 것이 제안되었다. 그와 같은 회로들의 주요한 매력들은 플렉시블(flexible) 기판들과의 처리 및 호환성의 예견된 용이함으로부터 일어난다. 이들 이점들은 스마트 카드들, 전자 태그(electronic tag)들, 디스플레이들과 같은 용용예들에 적절한 저비용의 IC 기술로 해석되도록 기대된다.
TFT 장치들은 F. Garnier et al., Science, Vol. 265, pp. 1684-1686; H. Koezuka et al., Applied Physics Letters, Vol. 62(15), pp 1794-1796; H. Fuchigami et al., Applied Physics Letters, Vol. 63(10), pp. 1372-1374; G. Horowitz et al., J. Applied Physics, Vol. 70(1), pp. 469-475; G. Horowitz et al., Synthetic Metals, Vol. 42-43, pp. 1127-1130에 기술되어 있다. 이들 참조문헌들에 기술된 장치들은 일찍이 개발된 비결정 실리콘 및 폴리실리콘 TFT 구조들과는 대조적으로, 활성 재료들로서의 폴리머들 또는 올리고머(oligomer)들에 기초한다. 장치들은 전형적으로 전계 효과 트랜지스터(FET)들이다. 유기 활성 장치들은 처리의 간단성과 결과의 저비용으로 이른 반도체 TFT들을 통해 중요한 이점들을 갖는다. 그들은 또한 상호접속 기판들용으로 넓게 이용된 폴리머 기판들과 호환성이 있다. 유기 TFT들은 잠재적으로 플렉시블하고, 폴리머 TFT IC들은 플렉시블 프린트된 회로 보드들상에 직접 형성될 수 있다. 그들은 또한 땜납 본드들, 전도성 에폭시 본드들 다른 상호접속들이 반도체 IC/폴리머 상호접속 기판 결합들보다 덜 변형되도록 열 팽창의 호환성 계수들을 갖는다. 금속-절연체-반도체(MIS) FET 장치들이 대개 광범위한 상업 응용예들을 발견할 것 같지만, p형 및 n형 유기 활성 재료들 양쪽을 이용하는 TFT 장치들이 또한 공지된다.
예를 들면, 미국 특허 제 5,315,129호, S. Miyauchi et al., Synthetic Metals, 41-43(1991), pp. 1155-1158에는 n형 실리콘상의 p형 폴리티오펜의 층을 포함하는 접합 FET를 개시하고 있다.
유기 기초한 TFT 장치들에서의 최근의 진척들은 1996년 5월 10일 발행된 미국 특허 제5,596,208호, 1997년 4월 29일 발행된 미국 특허 제5,625,199호, 1996년 11월 12일 발행된 미국 특허 제5,574,291호에 기술되어 있다. n형 및 p형 활성 폴리머 재료들 모두의 발전으로, 이들 특허들에 설명된 바와 같이, 상호형 IC들은 특히 미국 특허 제5,625,199호에 상술한 바와 같이 용이하게 구현될 수 있다.
기초 유기 TFT 기술이 이제 잘 확립되어, 이들 구조들을 만드는데 사용된 재료들에서의 정제들이 기대될 수 있다. 특히, 반도체 재료들에서의 향상은 이들 장치들의 전기 성능을 개선하기위해 계속해서 추구된다. 높은 이동도의 반도체들은 특히 유용하게 될 것이다.
현재까지 대부분의 p채널 유기 반도체는 티오펜 유도된 올리고머들과 폴리머들에 기초한다. 또한, 메탈롭탈로시아닌들과 같은, 애러매틱 매크로사이클릭스(aromatic macrocyclics)와, 펜터신(pentacene)과 테트러신(tetracene)과 같은 휴즈된 애러매틱 링 구조들에 기초한 몇몇 다른 시스템들이 있다. 매우 적은 다른 유형의 접합된 시스템들이 탐구되었다. 또한, 보고된 p채널 반도체들의 대부분은 비교적 낮은 밴드갭과 높은 HOMO 레벨을 갖는다. 그러므로, 그들은 결과의 장치들의 열화를 야기하는 용이하게 포토-산화(photo-oxidize)되는 경향이 있다. 불소 접합된 재료들을 갖는 최근의 연구는 유용한 반도체 특징들을 보여주었다. Sirringhaus et al., Applied Physics Letters, Vol. 77, No. 3, July 2000을 참조한다. 그러나, 이들 연구자들에 의해 보고된 불소 재료는 액정(LC) 기술에 의해 생성되고, 이 LC 재료를 위해 개발된 특별한 트랜지스터 구조를 이용하여 LC 도메인들의 정렬을 필요로 한다. 이러한 접근은 트랜지스터 제작을 까다롭게 하고, 비용이 증대된다.
발명의 개요
개선된 트랜지스터 성능을 보여주며 특별한 준비 또는 특별한 트랜지스터 구조들을 필요로 하지 않는 불소 기초한(fluorene based) 유기 반도체 재료들이 개발되어 왔다. 일반적으로 말해서, 이들 재료들은 불소-함유 올리고머(oligomer)들이다. 불소 및 다른 공통-올리고머 유닛들 사이의 높은 공간적 방해(steric hindrance)로 인해, 결과의 올리고머들은 비교적 높은 밴드갭들과 낮은 HOMO 레벨들을 갖는다. 이들 반도체들은 양호한 에이징(aging) 특성들을 갖는 높은 온/오프 비율들을 보여주었다. 또한, 이들 재료들의 밴드갭과 이미션(emission) 파장들은 공통-올리고머 유닛 구조를 변경함으로써 용이하게 튜닝될 수 있다. 유기 반도체의 이미션 파장을 컬러 튜닝하는 능력은 높은 캐리어 이동도를 유지하면서, 다색의 전기적으로 주입된 유기 반도체 레이저들을 발생시킨다.
이들 재료들은 양호한 전기 성능을 주기 위해 결정학적 정렬을 요구하지 않는 다결정 박막들로서 준비될 수 있다.
상세한 설명
본 발명은 반도체 장치들에 대한 개선된 유기 반도체 재료들에 관한 것이라는 것이 이해될 것이다. 여기에 주어진 것은 본 발명의 바람직한 실시예를 형성하는 반도체 장치의 하나의 형태의 완전한 설명이다.
본 발명의 전극들을 갖는 TFT CMOS 장치들을 만드는 처리 순서는 도 1 내지 도 19를 참조하여 다음과 같이 설명된다. 설명을 위해 사용된 장치는 도 1의 간단한 인버터 회로용 CMOS 쌍이고, 여기서 n채널 TFT는 11로 표시되고, p채널 TFT는 12로 표시된다. p채널 트랜지스터는 n채널 로드를 위한 드라이버로서 사용될 수 있다.
처리 설명을 위해 사용된 TFT 장치 구조는, 여기에 참고로 포함되는, 1998년 8월 20일 출원된 미국 특허 출원 제09/137,920호에 설명되고 청구되는 뒤집힌(upside-down) 구성이다. 이 TFT 구조는 몇가지 이점들을 제공한다. 그것은 간단한 처리로 만들어질 수 있다. 반도체 층의 침착은 처리 후에 발생하여 부식액들, 세정제들, 고온 등과 같은 부적당한 처리 조건들을 피한다. 중요하게도, 뒤집힌 구조는, 여기에 설명된 바와 같이, CMOS 쌍에서의 장치들 사이 뿐만 아니라 쌍들 사이에 고유의 전기 절연을 가진다. 더욱이, 이 구조는 트랜지스터 형성이전에 상호접속 층들이 형성되게 하고, 그 특징은 몇몇 기술들에서 중요한 이점들을 가진다. 그러나, 이 예가 설명을 목적으로 주어지고 본 발명이 게이트 및 위에서 상호접속 또는 다른 적절한 반도체 장치 구조들을 갖는 정규 TFT 장치들에 용이하게 적용될 수 있다는 것을 종래기술에 숙련된 사람들이 이해할 것이다.
도 2를 참조하면, IC 기판 부분이 21에 도시된다. 단일 TFT CMOS 쌍은 간단하게 설명될 것이지만, 장치들의 단일 쌍은 장치들의 큰 집적된 어레이를 대표한다는 것이 이해될 것이다. 또한, 여기서 도면들에 도시된 특징들은 축적되지 않는다. 기판(21)은 세라믹, 유리 또는 폴리머와 같은 절연 재료이다. 그것은 단단하거나 유연성이 있을 수 있고, 유리 보강된 에폭시 또는 폴리이미드의 표준 인쇄된 회로 기판을 포함할 수 있다. 대안적으로, SiO2의 절연층이 성장 또는 침착되는 실리콘일 수 있다. 제 1 레벨의 금속은 22에 도시된다. 이 반전된 구조에서, 이 레벨은 그것이 첫번째로 형성되기 때문에 제 1 레벨로서 불리지만, 종래기술에 숙련된 사람들에 의해 평가되는 바와 같이, 그것은 전통적인 구조들에서 제 2 또는 제 3 레벨 금속에 대응한다. 금속은 각종 전도성 재료들중 어떤 것일 수 있다. 표준 IC 기술에서의 공통적인 선택은 알루미늄이다. 그러나, 여기에 설명된 구조들의 성질들 때문에, 전도성 재료의 선택은 표준 재료들, 즉, 알루미늄, TiPdAu, TiPtAu, TaNx, TiNx, Au, Ni 등 뿐만아니라 비전통적인 선택들 대부분 그중에서도 구리, 및 금속 함유 폴리머 잉크들과 폴리아닐린과 같은 전도성 폴리머들을 포함하는, 종종 고려되는 것보다 더 큰 대량으로 만들어질 수 있다. 폴리머 도체들의 사용은 유연도가 요구되는 응용예들에서 유리할 수 있다. 침착 기술의 선택은 처리에서 이 단계에서의 구조들이 이 단계에서 전통적인 IC 처리와 비교하여 보면, 열적으로 민감한 요소들을 갖지 않기 때문에 광범위하다. 그러므로, 2개 레벨 또는 멀티-레벨 금속화 상호접속들을 형성하는데 사용된 후속하는 침착 및 에칭 단계들뿐만 아니라 이 침착 단계는, 다른 점에서 편리하고 비용면에서 유효하면 중요한 기판 가열을 포함할 수 있다. 따라서, 금속 층은 증착되거나 스퍼터링될 수 있다. 금속 층의 두께는 크게 변할 수 있지만, 그러나 전형적으로는 0.05 내지 2 μm의 범위내에 있을 것이다.
도 3에 표시된 다음 단계는 리소그래픽 마스크(23)를 이용하여 제 1 레벨 금속화를 패터닝하는 것이다. 마스크는 전형적으로 포토리소그래피에 의해 만들어지지만, 그러나 리소그래피의 다른 형태들을 이용하여 형성될 수도 있다. 아래에 설명될 다른 마스킹 단계들은 또한 이들 대안의 리소그래피 기술들을 이용할 수 있다. 제 1 금속 층은 그후 도 4에 도시된 바와 같은 금속 러너들(24)의 패턴을 생성하기 위해 표준 에칭, 즉 플라스마 또는 RIE 에칭에 의해 패터닝된다.
이용가능한 전도성 재료들의 폭넓은 선택으로, 상호접속 밀도가 크지 않은 경우의 응용예들에서, 스크린 프린팅, 스텐실링(stenciling), 잉크젯 프린팅 또는 유사한 기술을 이용하여, 직접 회로를 프린트하는 것이 유용할 수 있다.
도 5를 참조하면, 제 1 인터레벨 유전체(25)가 도시된 바와 같은 제 1 레벨 금속 패턴 위에 형성된다. 본 발명에 따른 구조들에서의 인터레벨 유전체들은 예를 들어 CVD에 의해 침착된 Si3N4 또는 SiO2, 또는 스핀 온 글래스(SOG)와 같은 각종 절연 재료들로부터 선택될 수 있다. 여기에 설명된 TFT 구조들에서, 폴리머 재료들의 사용은 처리 간단성 및 비용의 견지 양쪽에서 폴리머 재료들이 유효한 어디든지 바람직할 것이고, 또한 내성 기질이 있는 즉 어느 정도 플렉시블 IC 구조들을 생성하는 것이 기대된다. 따라서, 이와 같은 응용예들에 대해, 폴리이미드나 유사한 유기 폴리머 절연 재료들의 사용이 추천된다. 적절한 재료는 지정(designation) RN-812하에 Nissan Chemical Company에 의해 공급된 폴리이미드이다. 이 재료는 0.1-1μm 두께를 갖는 층들에서 용이하게 침착될 수 있고, 그것은 바람직한 절연 특성들을 갖는다. 유기 절연체들을 위한 응용 기술은 전형적으로 스핀 코팅 또는 솔루션 캐스팅(solution casting)이다. 몇몇 무기 절연체들, 특히 스핀-온-글래스는 또한 편리한 응용의 특성을 공유한다. 몇몇 응용예들에서, 예를 들어 미세 패턴 크기들이 필요하지 않은 경우에, 유전체 층은 인터레벨 윈도들을 이미 포함하는, 패터닝된 층으로서 적용될 수 있다.
제 2 레벨 금속(29)은 도 6에 도시된 바와 같은 제 1 인터레벨 유전체(25) 위에 침착된다. 제 2 레벨 금속은 제 1 레벨 금속과 같을 수 있거나 다를 수 있다. 제 2 레벨 금속은 도 7 및 도 8에 도시된 바와 같은 러너들(32)을 형성하기 위해 마스크(31)를 사용하여 제 1 레벨과 유사한 방법으로 패터닝된다.
다른 단계는 도 9에 도시된 바와 같은 제 2 인터레벨 유전체(33)를 형성한다. 이 층은 층(25)과 유사한 방법으로 형성될 수 있다. 인터레벨 유전체(33)에는 제 1 레벨(24)과 다음에 형성될 게이트 레벨 사이의 인터레벨 상호접속들을 위한 홀들 또는 윈도들이 제공된다. 인터레벨 유전체는 도 10에 도시된 바와 같은 패터닝된 마스크(34)로 마스크되고, 레지스트에서 개구(35)에 의해 노출된 유전체 층(33)의 부분은 제 1 및 게이트 레벨들을 상호접속하기 위해 윈도를 형성하도록 에칭된다. 마스크 개구는 제 1 레벨 상호접속 패턴에서 금속 러너(24)에 정렬된다. 단일 인터레벨 상호접속은 간단히 도시되어 있지만, 그러나 전형적인 IC는 많은 그와 같은 인터레벨 상호접속들을 가질 것이다. 이들 인터레벨 상호접속들은 표준이며, 인터레벨 윈도들을 형성하기 위한 기술들은 잘 공지되어 있다. 예를 들면, 유전체 층이 SiO2이면, 윈도들은 플라스마 에칭 또는 RIE에 의해 형성될 수 있다. 인터레벨 윈도(36)가 유전체 층들(25, 33)에 형성되는, 결과의 구조는 도 11에 도시된다. 대안적으로는, 인터레벨 윈도들 또는 비어(via)들은 폴리이미드와 같은 포토디파이너블(photodefinable) 폴리머 유전체를 이용하여 직접 만들어질 수 있거나, 또는, 폴리머 재료가 인터레벨 유전체를 위해 사용되면, 비어들은 레이저 처리를 이용하여 만들어질 수 있다.
게이트 레벨 금속, 즉 보통 전형적인 구조에서 제 1 레벨 금속과 보통 폴리실리콘은 본 발명의 순서에서 늦게 형성되고, 폭넓은 각종 금속들을 포함할 수 있다. 게이트 레벨 금속 종래의 주입 구동 단계들을 견디는데 비교적 저항할 수 있는 보통의 요건이 본 발명의 처리에서 제거되고, 그래서 게이트 재료는 많은 재료들, 더욱이 알루미늄이나 구리로부터 선택될 수 있다. 그러나, 종래기술은 성장된 SiO2로 절연된 실리콘 게이트들로 광범하게 경험한다. TaN 또는 TiN으로 덮힌 탄탈 게이트들이 또한 편리하다. 도전성 폴리머들은 게이트 금속용으로 또한 적절하고, 여기에 설명된 구조들에서 다른 요소들과 특히 호환가능하다. 또한, 금과 인듐 주석 산화물(IPO)이 유용한 게이트 전극 재료들이다.
제 2 인터레벨 유전체 층(33) 위에 그리고, 선택된 게이트들을 제 1 레벨 금속에 상호접속할 윈도들에 침착된, 게이트 금속 층(37)이 도 12에 도시된다. 게이트 금속 층은 그 후 게이트 구조들(38, 39)을 형성하기 위해 리소그래피에 의해 패터닝된다(도 13). 게이트(38)는 게이트 레벨상에 상호접속되고, 게이트(39)는 이 예시적인 배열에서 제 1 레벨상의 러너(24)에 상호접속된다. 간단히 하기 위해, 게이트 금속 침착 단계의 부분으로서 윈도에 침착된 금속이 도시된다. 종래기술에 숙련된 사람들에 의해 공지된 바와 같이, 인터레벨 플러그 기술들은 인터레벨 상호접속들을 형성하는데 사용될 수 있다.
게이트 유전체(41)는 그 후 도 14에 도시된 바와 같은 구조 위에 형성된다. 게이트 유전체는 종래의 산화물 또는 질화물, 또는 200mm Si3N4와 100mm SiO2 같은 그의 화합물일 수 있고, 또는, r-f 마그네트론 스퍼터링에 의해 침착된, Al2O3일 수 있다. 게이트 유전체는 또한 스핀-온(spin-on) 기술들에 의해 편리하게 형성될 수 있는 폴리이미드와 같은 유기 절연체 또는 SOG일 수 있다. 이 응용예에서 성공적으로 사용된 그와 같은 재료의 예는 SE-1180하에 Nissan Chemical Company에 의해 공급된 프리이미즈된(pre-imidized) 폴리이미드이다. 이 재료는 4000 RPM에서 스펀(spun)될 수 있고, 70nm의 두께의 코팅을 생성하기 위해 2시간 동안 120℃에서 경화될 수 있다. 희망하면, 게이트 재료는 폴리실리콘일 수 있고, 그 경우에 게이트 유전체 층(41)이 도 14에 표시되는 바와 같이 전체의 제 2 유전체를 커버하지 않는 폴리실리콘 위에 표면층으로써 성장된 게이트 유전체일 수 있다.
게이트 유전체는 도 15에 도시된 바와 같이 패턴닝된 마스크(43)로 마스크되고, 게이트 유전체 층(41)의 부분과, 레지스트에서 개구들(44, 45, 46, 47)에 의해 노출된 유전체 층(33)의 상부는 제 2 금속 레벨에 소스 드레인 접촉들을 상호접속하기 위해 윈도를 형성하도록 에칭된다. 마스크 개구들은 제 2 레벨 상호접속 패턴에서 금속 러너들(32)에 정렬된다.
인터레벨 플러그들과 소스/드레인 접촉 층(51)은 그 후 도 16에 도시된 바와 같은 구조 위에 침착되고, 금속 플러그 접촉은 제 2 레벨 러너들(32)에 만들어진다. 층(51)은 그 후 도 17에 도시된 바와 같이, 소스 전극들(53, 54)과 드레인 전극들(55, 56)을 규정하기 위해 종래의 리소그래픽 마스크(도시 안됨)를 이용하여 패터닝된다. 잘 공지된 바와 같이, 소스 및 드레인 전극들의 위치는 수직면에서 게이트 전극에 인접해야 하거나, 또는 게이트 전극의 에지에 약간 오버랩되어야 한다. 본 발명에 따른 소스 및 드레인 접촉들의 형성은 더 충분히 아래에서 설명될 것이다.
전형적인 FET 처리에서의 제 1 단계인, 본 발명의 처리에서 최종 단계들중 하나는 도 18에 설명되어 있고, 전계 효과과 실현되고 FET 채널이 소스들(53, 54)과 드레인들(55, 56) 사이에서 확장하는 활성 반도체 바디들(61, 62)의 형성이다. 활성 재료는 본 발명의 유기 반도체이며, 아래에서 상세히 설명될 것이다.
필요하다면, 그 장치는 도 19에 도시된 바와 같은 패시베이팅 층(71)을 이용하여 밀봉될 수 있다.
단계들의 앞서 말한 순서에 의해 설명되고 생성된 TFT 구조는 본 발명이 적용될 수 있는 TFT의 단지 한 형태이다. 대안은 유기 반도체가 기판이고, 소스 및 드레인 전극들이 유기 반도체 기판에 적용되고, 게이트 유전체가 유기 반도체 기판상에 형성되고, 그후 게이트 전극이 형성되는, 종래의 MOS 트랜지스터 구조이다.
TFT 장치들용의 다른 대안의 트랜지스터 구조는 p-n 접합을 함께 형성하는 n형 및 p형을 갖는 J-FET의 변형된 형태이다. 게이트는 소스와 드레인 사이의 채널의 핀치오프(pinch-off)를 제어한다.
이미 표시된 바와 같이, 도면들의 특징들은 반드시 축적하는 것은 아니다. 활성 장치들, 즉, TFT들의 크기들은 미세 라인 기술들을 이용하여 매우 작게 만들어질 수 있다. 특히, 소스 대 드레인 간격은 5nm 이하일 수 있다. 이들 작은 크기들로, 단일 폴리머 체인 또는 몇몇 유기 분자들은 소스 대 드레인 거리를 스팬(span)한다. 이와 같은 IC 기술로, 매우 높은 집적도를 달성하는 것이 가능하다. 유기/폴리머 반도체들의 분자 성질은 이와 같은 트랜지스터들의 크기를 그와 같은 작은 크기들로 줄어들게 하고, 또한 개별 트랜지스터들 사이의 유효한 절연을 가능케 한다. 상호접속들의 몇몇, 예를 들어, 파워 및 접지 상호접속들의 크기는 도면들에서 나타나는 것보다 상당히 크게 될 것이다.
CMOS 인버터 회로를 만들기 위한 위에서 도시된 처리 순서는 더 복잡한 회로들을 만들기 위한 처리의 가능성을 어느 정도는 도시하기 위해, 3개의 금속 레벨들을 가진다. n- 및 p-장치들이 같은 레벨상의 버스들을 네거티브 및 포지티브하게 공급하기 위해 적당히 배열된다면 도 1의 간단한 인버터는 상호접속의 2개 레벨들로 만들어 질 수 있다는 것이 종래기술에 숙련된 사람들에게 명백해질 것이다.
폭넓은 각종 유기 반도체들은 현재 TFT 장치들을 위해 개발되어 왔다. 설명된 바와 같이, 대부분의 p 채널 유기 반도체는 티오핀(thiophene) 유도된 올리고머들과 폴리머들에 기초한다. 본 발명에 따른 p 채널 재료들은 불소의 올리고머들이다. 적절한 재료들의 예들은 도 20a 내지 도 20f에 도시되고, 다음의 표에 따른 이 논의를 위해 속기로 지정된다.
도 20a 2F
도 20b 3F
도 20c DH-3F
도 20d FTF
도 20e DH-FTF
도 20f FTTF
이들 재료들은 중간 치환분들 없이 접합된 불소 링(conjugated fluorene ring)의 결합을 생성한 합성 기술들에 의해 준비되었다. 2개의 결합 방법들이 적절하게 발견되었다. 그들은, 1. 팔라듐(0) 촉진된 스틸(Stille) 반작용과, 2. 스즈키(Suzuki) 반작용이다. 티오핀 링들은 높은 캐리어 이동도를 유지하면서 올리고머들의 컬러 튜닝의 예들로서 도 20d(FTF)와 도 20e(DH-FTF)에 도시된 바와 같이 포함될 수 있다.
X-레이 회절 분석들은 Si/SiO2 기판들상에 증착된 필름들상에 실행되었다. 어닐링 또는 특정 정렬 수단은 사용되지 않았다. 필름들 모두는 날카로운 회절 피크들이 몇몇 경우들에서 조차 제 4 순서로 관찰되었다는 사실에 의해 증명되는 바와 같이 높은 순서로 침착되었다. 치환되지 않은 올리고머들(도 20b의 3F를 제외함)에 대해서, 2θ로부터 계산된 층들 사이의 분리는 이들 올리고머들이 다른 접합된 올리고머들과 유사한 에지-온 방위를 적응시킨다는 것을 나타내는, "Spartan 프로그램 및 Gaussian 98 프로그램"을 이용하여 계산된 올리고머들의 길이와 거의 같다. 이 유형의 방위는 pi-pi 스태킹 방향이 전류 흐름의 면에 있으므로 높은 이동도들을 달성하기에 특히 유용하게 발견되었다. 도 20b의 3F에 대해서, 3-4 옹스트롬의 간격들에 대응하는, 큰 2θ 각도들로 몇몇 회절 피크들이 또한 관찰된다. 이들 피크들은 그들의 분자면이 기판 표면과 평행한 분자들로부터의 pi-pi 스태킹 거리로 인해 가망이 있다. 또한, 2개의 현상들이 메인 피크들 다음에 작은 숄더(shoulder)들에 의해 표시된 바와 같이 관찰되었다. 침착 동안의 증가하는 기판 온도는 더 많은 동질성을 나타내는 피크들중 하나를 감소시킨다. 올리고머들 대신의 다이헥실도 또한 서로 맞물린 헥실측 체인들로 에지-온 방위를 적응시키도록 나타난다.
이들 올리고머들의 트랜지스터 작용은 도 2 내지 도 19와 관련하여 설명된 장치 구조(하부 게이트)를 이용하여 연구되었다. 사용된 실제 구조는 도 19에 도시되고 도 21에 개략적으로 도신된 단순화된 버전이었고, 여기서, 트랜지스터 구조는 N 도핑된 실리콘 기판(81)상에 만들어지고, 그것은 게이트로서 이용된다. 게이트 유전체(82)는 실리콘 기판을 커버하고 소스 및 드레인 접촉들(83, 84)은 게이트 유전체상에 형성된다. 부호 85는 본 발명의 올리고머 재료를 지정한다. 본 발명은 유기 올리고머 반도체가 기판이고, 소스 및 드레인 전극들이 유기 올리고머 반도체 기판에 적용되고, 게이트 전극이 유기 올리고머 반도체 기판상에 형성되고, 게이트 전극이 상부(상부 게이트)에 형성되는 MOS 트랜지스터 구조에도 적용된다. 올리고머들을 포함하는 불소 모두는 p형 트랜지스터들로서 실행되고 누적 장치들이다.
도 22는 상이한 게이트 전압들에서 12μm의 채널 길이를 갖는 실내 온도에서 침착을 위한 기판 온도(TD)로 침착된 반도체 층으로서 3F를 갖는 FET의 전형적인 드레인-소스 전류(IDS) 대 전압 특성들을 도시한다. 드레인-소스 전류는 게이트 전압(VG)을 증가로 스케일업(scale up)된다고 보인다. 장치들은 전계-강화된 전류와 VG 양쪽이 네거티브 부호들이라는 사실로부터 p형으로서 누적 영역에서 동작하도록 결정되었다.
상이한 TD에서 얻은 모든 올리고머들의 전계 효과 이동도들은 표 1에 요약된다. 상부 게이트 구조는 T로 지정되고, 하부 게이트 구조는 B로 지정된다.
표 2
Figure 112007022703409-pat00031
이동도들은 침착 조건들과 장치 구조 양쪽에 강하게 의존한다는 것에 유의한다. 대부분의 유기 반도체들의 이동도가 침착 동안 기판 온도(TD)에 강하게 의존한다는 것은 이미 발견되었다. 유사한 경향들이 이들 불소-함유 올리고머들로 발견된다. 일반적으로, 전계 효과 이동도는 양호하게 정돈된 박막들과 더 큰 그레인(grain) 크기들로 야기되는 증가하는 TD와 함께 증가한다. 실제로, X레이 회절 패턴들은 높은 TD에서 침착된 같은 두께의 박막들에 대해 높은 회절 강도를 나타낸다. 전송 전자 마이크로그래프들은 또한 높은 TD 박막들에 대해 더 날카로운 그레인 경계들과 더 큰 그레인 크기들을 나타낸다.
상부 게이트 구조들을 이용하여 준비된 올리고머 장치들의 이동도들은 하부 게이트 구조들을 사용하는 것보다 더 낮아지는 경향이 있다. 가장 양호한 이동도들은 3F 및 DH-FTF로 얻어졌다. 거의 모든 올리고머들이 매우 유사한 분자 방향들 및 그레인 크기들을 가질지라도 이동도들에서 큰 변화가 있다는 것은 약간 의외다. 2F에 대해서, 불량한 이동도는 홀 주입에 대해 그것을 곤란하게 만드는 그 낮은 HOMO 레벨과 관련될 수 있다. 또한, 그 비교적 짧은 접합 길이는 p-p 오버랩에 대해 더 어렵게 만든다. 유사한 경향이 α-테트라티오핀(tetrathiophene)과 α-섹서티오핀(sexathiophene)으로 발견되었다.
α-섹서티오핀의 경우에, 다이헥실측 체인들로 치환은 이동도의 증가를 가져온다. 우리의 경우, 그것은 코어 접합 유닛의 성질에 의존하는 것처럼 보인다. DH-3F에 대해서, 이동도는 3F와 비교하여 상당히 낮고, 반면 DH-FTF의 이동도는 FTF보다 더 큰 크기의 순서보다 더 많다. 전자 회절 패턴들은, 3F와 DH-3F, FTF와 DH-FTF에서의 분자들의 측면 패킹이 매우 유사하지만, (아마 접합된 코어에 대한 각도로 다이헥실 단부 그룹들이 나타나기 때문에) 동일하지 않다. 이들 올리고머들 모두는 대단히 작은 결정성(crystalinity)들을 형성한다(실온에서 100nm, 100℃에서 200-300nm). 그러나, 높은 이동도 3F 및 DH-FTF는 더 우수한 결정성을 나타내는 듯하다. 유사한 그레인 크기들에도 불구하고, DH-3F 막들은 불량한 결정성을 가리키는, 더 확산된 그레인 경계들을 나타낸다. 또한, 더 확산된 그레인 경계는 전하 운송용의 많은 높은 배리어를 가져올 수 있다. DH-FTF에 대해, 100℃에서 성장된 수정들은 매우 높은 결정성의 표시인, 정규의 결정학적 패시팅(faceting)과 다층 테트러스(tetrace)들을 나타낸다. 상기한 결과들은 분자 반도체들의 전계 효과 이동도가 분자 에너지 레벨들, 방향, 결정성, 그레인 크기에 매우 민감할 뿐만 아니라 그레인 경계에서 항목들에 대해 민감하다는 것을 설명한다. 또한, 반도체/유전체 계면에서의 상세한 분자 방향 및 트래핑 사이트들은 또한 중요한 역할을 할 수 있다.
불소 포함 올리고머의 온/오프 비율들은 어떤 특별한 최적화 효과 없이 비교적 높다(1000보다 큼). 반도체 재료들의 주의 깊은 정제, 유전체 표면의 표면 처리, 반도체 층의 패터닝은 개선된 온/오프 비율들에 이르게 할 수 있다. 새로운 올리고머들 모두 중에서, 3F는 예외적으로 높은 온/오프 비율을 보여준다. 그것은 높은 오프 전류를 야기하는 산소에 의해 도핑 되는 것이 곤란하게 만드는 비교적 낮은 HOMO 레벨과 높은 밴드갭과 관련된다. 또한, 3F 장치들은 주위의 빛에 노출되어 공기 중의 긴 저장 시간을 통해 매우 높은 안정성을 나타낸다. 온/오프 비율에서의 증가는 3개월 보다 많은 동안 관찰되지 않았다. α-6T와 같은, 많은 다른 높은 이동도의 유기 반도체들은 주위의 빛에 노출되어 공기와 접촉한 후 온/오프 비율 시간들을 감소시키기 시작한다. 3F의 높은 안정도는 매우 안정한 유기 전자 장치들을 실현하는데 매우 가치가 있다.
본 발명의 올리고머들은 높은 전계 효과 이동도를 가질 뿐만 아니라, 또한 유용한 이미션 특성들을 가진다.
본 발명의 재료들에서 올리고머 유닛들은 1-10 불소 유닛들을 포함한다. 재료들이 하나의 불소 유닛을 가지면, 적어도 하나의 부가적인 링 구조 유닛이 추천된다. 이 경우, 양쪽 유닛들은 충분히 접합 되어야 한다. 재료들이 서로 직접 끝과 끝으로 접속된, 즉 단일 접속, 또는 중간 링 유닛(불소 아님)을 통해 2개의 불소 유닛들을 포함하면, 2개의 불소 유닛들과 중간 유닛은 충분히 접합 되어야 한다. 대칭 구조들이 바람직하다. 이 한정은 기본적인 유닛 구조를 규정한다. 하나 이상의 링들 상의 치환분들은 희망하는 바와 같이 부가될 수 있다.
또한, 본 발명의 올리고머 재료들은 2000보다 작은 분자량을 갖는다. 이것은 이들 재료들을 구분하고, 그것은 박막 층에서의 도메인들을 정렬하기 위해 특별한 처리를 필요로 하는 폴리머 재료들로부터, 간단한 진공 증착에 의해 이하 설명되는 바와 같이 준비될 수 있다.
다음은 본 발명의 재료들의 박막들을 생성하기 위한 기술의 예이다.
결과의 올리고머들은 3회 동안 8 x 10-4 Torr 이하의 압력에서 증기 승화에 의해 2번 정제되었다. 트랜지스터 장치 구조는 도 21에 도시되었다. N 도핑된 Si 기판(81)은 게이트로서 기능하고, 10nF/㎠의 단위 영역당 캐패시턴스를 갖는 3000Å의 산화 층(82)은 게이트 유전체이다. 게이트 유전체상에 형성된, 소스 및 드레인 접촉들은 금이다. 얇은 올리고머막들은 2.0 x 10-6Torr 의 압력하에서 4 내지 5Å/s의 레이트로 진공 증착에 의해 500과 600Å 사이의 최종두께로 준비되었다. 상이한 기판 온도들은 온도 제어기에 의해 제어되고 열전지에 의해 측정된 가열 또는 냉각된 구리 블록에 기판을 장착함으로써 침착 동안 사용되었다. 이들 장치들의 전기적 특성들은 공기중에서 측정되었고, 표 2에 주어진다.
전계 효과 이동도는 다음으로부터 계산되었다:
IDS = (WCi/2L)×(VG-VO)2
여기서, IDS는 포화 영역에서의 드레인-소스 전류이고, μ는 전계 효과 이동도, W는 채널 폭, L은 채널 길이, Ci는 절연 층의 단위 영역당 캐패시턴스이다(SiO2, 3000Å, Ci=10nF/㎠). [Sze, 1981 #32] VO는 외삽된 임계 전압이고, VG축에 대해 리니어 영역의 외삽후에 IDS 1/2 대 VG의 도면으로부터 얻어질 수 있다.
본 발명의 재료들을 갖는 CMOS 장치들에 사용된, N 채널 장치 재료들은 종래기술의 것이다. 이들은 다음과 같다;
i. 페리레네테트라카르복실기 다이언하이드라이드(PTCDA),
ii. PTCDA의 이미드 유도체,
iii. 넵털레네테트라카르복실기 아이언하이드라이드(NTCDA),
iv. (NTCDA)의 불소첨가된 유도체,
v. 불소첨가된 구리 프털로시아닌(pthalocyanine).
본 발명의 올리고머들은 높은 전계 효과 이동도들을 가질 뿐만 아니라, 또한 유용한 이미션 특성들을 가지며, 레이저들과 같은 포토닉 장치들에 사용될 수 있다. 본 발명에 따른 레이저의 개략도는 도 23에 도시되어 있고, 여기서, 본 발명의 올리고머 반도체는 91로, 소스 전극들은 92로, 드레인 전극들은 93으로, 게이트 전극들은 94로 도시된다. 올리고머 반도체 층으로부터의 광전자 방출은 원(96)으로 표시된다.
본 발명의 재료들이 광범위한 스펙트럼에 걸친 광전자 방출에 어떻게 사용될 수 있는지를 설명하기 위해, 본 발명의 재료들중 3개로부터의 광전자 방출 특성들이 측정되고 도 24에 그려진다. 곡선 71은 2F에 대한 이미션 스펙트럼의 도면이고, 곡선 72는 FTF에 대한 도면이고, 곡선 73은 FTTF에 대한 도면이다. 명백해지는 바와 같이, 유용한 이미션은 본 발명의 재료들을 이용하여, 스펙트럼의 200nm 보다 크게 얻어질 수 있다.
본 발명의 각종 부가적인 변형예들은 종래기술에 숙련된 사람들에게 발생될 것이다. 기본적으로 원리들과 종래기술이 진보한 그들의 동등물들에 의존하는, 본 명세서의 특정한 교시들로부터의 모든 변형들은, 설명되고 청구된 바와 같은 본 발명의 범위내에서 적당히 고려된다.
본 발명에 따른 박막 트랜지스터 장치에서는 올리고머들은 바람직한 반도체 특성들, 예를 들어 높은 이동도를 주기 위해 간단한 증착에 의해 침착될 수 있다.

Claims (7)

  1. 기판상에 형성된 복수의 박막 전계 효과 트랜지스터들을 포함하는 집적 회로 박막 트랜지스터 장치를 제조하는 방법으로서,
    상기 복수의 박막 전계 효과 트랜지스터들 각각은 소스 전극, 드레인 전극, 게이트 전극, 및 유기 반도체 활성 층을 포함하는, 상기 집적 회로 박막 트랜지스터 장치 제조 방법에 있어서,
    상기 유기 반도체 활성 층은 상기 기판상에 불소 올리고머(fluorene oligomer)의 박막을 증착함으로써 형성되고, 상기 올리고머는 2000보다 작은 분자량을 가지며, 1 내지 10 불소 링 유닛들을 포함하는 것을 특징으로 하는, 집적 회로 박막 트랜지스터 장치 제조 방법.
  2. 집적 회로 박막 트랜지스터 장치를 제조하는 방법으로서,
    a. 기판상에 유기 반도체 재료의 층을 침착하는 단계와,
    b. 상기 층상에 소스 전극 및 드레인 전극을 형성하는 단계로서, 상기 소스 전극 및 드레인 전극은 채널 영역에 의해 분리되어 있는, 상기 형성 단계와,
    c. 상기 소스 전극 및 상기 드레인 전극 양쪽을 덮는 유전체 층을 침착하는 단계와,
    d. 상기 채널 영역 위에 위치하는 게이트 전극을 형성하는 단계를 포함하는, 상기 집적 회로 박막 트랜지스터 장치 제조 방법에 있어서,
    상기 유기 반도체 재료의 층은 상기 기판상에 불소 올리고머의 박막을 증착함으로써 형성되고, 상기 올리고머는 2000보다 작은 분자량을 가지며, 1 내지 10 불소 링 유닛들을 포함하는 것을 특징으로 하는, 집적 회로 박막 트랜지스터 장치 제조 방법.
  3. 집적 회로 박막 트랜지스터 장치를 제조하는 방법으로서,
    a. 게이트 전극을 형성하는 단계와,
    b. 상기 게이트 전극상에 유전체 층을 침착하는 단계와,
    c. 소스 전극 및 드레인 전극을 형성하는 단계와,
    d. 유기 반도체 층을 형성하는 단계를 포함하는, 상기 집적 회로 박막 트랜지스터 장치 제조 방법에 있어서,
    상기 유기 반도체 층은 상기 기판상에 불소 올리고머의 박막을 증착함으로써 형성되고, 상기 올리고머는 2000보다 작은 분자량을 가지며, 1 내지 10 불소 링 유닛들을 포함하는 것을 특징으로 하는, 집적 회로 박막 트랜지스터 장치 제조 방법.
  4. 기판상에 형성된 복수의 박막 전계 효과 트랜지스터들을 포함하는 집적 회로 박막 트랜지스터 장치로서,
    상기 복수의 박막 전계 효과 트랜지스터들 각각은 소스 전극, 드레인 전극, 게이트 전극, 및 유기 반도체 활성 층을 포함하고, 상기 유기 반도체 활성 층은 2000보다 작은 분자량을 갖고, 1 내지 10 불소 링 유닛들을 포함하는 불소 올리고머를 포함하는, 집적 회로 박막 트랜지스터 장치.
  5. 집적 회로 박막 트랜지스터 장치로서,
    a. 기판상의 유기 반도체 재료의 층,
    b. 상기 층상의 소스 전극 및 드레인 전극으로서, 채널 영역에 의해 분리되어 있는, 상기 소스 전극 및 드레인 전극,
    c. 상기 소스 전극 및 상기 드레인 전극 양쪽을 덮는 유전체 층, 및
    d. 상기 채널 영역 위에 위치하는 게이트 전극을 포함하는, 상기 집적 회로 박막 트랜지스터 장치에 있어서,
    상기 유기 반도체 재료의 층은 2000보다 작은 분자량을 갖고, 1 내지 10 불소 링 유닛들을 포함하는 불소 올리고머인 것을 특징으로 하는, 집적 회로 박막 트랜지스터 장치.
  6. 집적 회로 박막 트랜지스터 장치로서,
    a. 게이트 전극과,
    b. 상기 게이트 전극상의 유전체 층과,
    c. 소스 전극 및 드레인 전극과,
    d. 상기 유전체 층상의 유기 반도체 층을 포함하는, 상기 집적 회로 박막 트랜지스터 장치에 있어서,
    상기 유기 반도체 층은 2000보다 작은 분자량을 갖고, 1 내지 10 불소 링 유닛들을 포함하는 불소 올리고머인 것을 특징으로 하는, 집적 회로 박막 트랜지스터 장치.
  7. 주입 레이저로서,
    a. 상부면과 하부면을 갖는 반도체 층,
    b. 상기 반도체 층의 상기 상부면상의, 제 1 게이트 전극, 소스 전극, 및 드레인 전극, 및
    c. 상기 반도체 층의 상기 하부면상의, 제 2 게이트 전극, 소스 전극, 드레인 전극을 포함하는, 상기 주입 레이저에 있어서,
    상기 반도체 층은 2000보다 작은 분자량을 갖고, 1 내지 10 불소 링 유닛들을 포함하는 불소 올리고머인 것을 특징으로 하는, 주입 레이저.
KR1020020015604A 2001-03-30 2002-03-22 유기 반도체 장치들 KR100878989B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/823,796 2001-03-30
US09/823,796 US6452207B1 (en) 2001-03-30 2001-03-30 Organic semiconductor devices

Publications (2)

Publication Number Publication Date
KR20020077075A KR20020077075A (ko) 2002-10-11
KR100878989B1 true KR100878989B1 (ko) 2009-01-15

Family

ID=25239746

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020015604A KR100878989B1 (ko) 2001-03-30 2002-03-22 유기 반도체 장치들

Country Status (3)

Country Link
US (1) US6452207B1 (ko)
JP (1) JP4166485B2 (ko)
KR (1) KR100878989B1 (ko)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4841751B2 (ja) * 2001-06-01 2011-12-21 株式会社半導体エネルギー研究所 有機半導体装置及びその作製方法
US6998068B2 (en) * 2003-08-15 2006-02-14 3M Innovative Properties Company Acene-thiophene semiconductors
US6885146B2 (en) * 2002-03-14 2005-04-26 Semiconductor Energy Laboratory Co., Ltd. Display device comprising substrates, contrast medium and barrier layers between contrast medium and each of substrates
US6821811B2 (en) * 2002-08-02 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Organic thin film transistor and method of manufacturing the same, and semiconductor device having the organic thin film transistor
US6872588B2 (en) * 2002-11-22 2005-03-29 Palo Alto Research Center Inc. Method of fabrication of electronic devices using microfluidic channels
US7053401B2 (en) 2002-12-20 2006-05-30 International Business Machines Corporation Synthesis and application of photosensitive pentacene precursor in organic thin film transistors
JP2004247716A (ja) * 2003-01-23 2004-09-02 Mitsubishi Chemicals Corp 積層体の製造方法
CN1742392A (zh) * 2003-01-28 2006-03-01 皇家飞利浦电子股份有限公司 电子器件
DE602004021211D1 (de) * 2003-03-07 2009-07-09 Merck Patent Gmbh Fluorene und Arylgruppen enthaltende Mono-, Oligo- und Polymere
US20060261329A1 (en) * 2004-03-24 2006-11-23 Michele Muccini Organic electroluminescence devices
ATE500624T1 (de) * 2003-03-28 2011-03-15 Michele Muccini Organische elektrolumineszente vorrichtung
US7297621B2 (en) * 2003-04-15 2007-11-20 California Institute Of Technology Flexible carbon-based ohmic contacts for organic transistors
US6977389B2 (en) * 2003-06-02 2005-12-20 Advanced Micro Devices, Inc. Planar polymer memory device
US8450723B2 (en) 2003-11-04 2013-05-28 Alcatel Lucent Apparatus having an aromatic dielectric and an aromatic organic semiconductor including an alkyl chain
KR101007787B1 (ko) * 2003-12-08 2011-01-14 삼성전자주식회사 퀴녹살린환을 주쇄에 포함하는 유기박막 트랜지스터용유기반도체 고분자
US7554121B2 (en) * 2003-12-26 2009-06-30 Semiconductor Energy Laboratory Co., Ltd. Organic semiconductor device
US7659138B2 (en) * 2003-12-26 2010-02-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing an organic semiconductor element
US20050211973A1 (en) * 2004-03-23 2005-09-29 Kiyotaka Mori Stressed organic semiconductor
US7655809B2 (en) * 2004-05-18 2010-02-02 University Of Ottawa Compounds comprising a linear series of five fused carbon rings, and preparation thereof
US7935836B2 (en) * 2004-05-18 2011-05-03 Alexander Graham Fallis Compounds comprising a linear series of five fused carbon rings, and preparation thereof
KR101069519B1 (ko) * 2004-07-08 2011-09-30 삼성전자주식회사 올리고티오펜과 ｎ-형 방향족 화합물을 주쇄에 교호로 포함하는 유기 반도체 고분자
US7671083B2 (en) * 2004-08-23 2010-03-02 E.I. Du Pont De Nemours And Company P-alkoxyphenylen-thiophene oligomers as organic semiconductors for use in electronic devices
JP4400619B2 (ja) * 2004-08-27 2010-01-20 富士電機ホールディングス株式会社 論理回路
WO2006050496A1 (en) * 2004-11-02 2006-05-11 E.I. Dupont De Nemours And Company Substituted anthracenes and electronic devices containing the substituted anthracenes
KR100719547B1 (ko) * 2005-03-24 2007-05-17 삼성에스디아이 주식회사 유기박막 패터닝방법, 이를 이용한 유기박막 트랜지스터 및그의 제조방법과 유기 박막 트랜지스터를 구비한평판표시장치
JP4667096B2 (ja) * 2005-03-25 2011-04-06 株式会社半導体エネルギー研究所 有機半導体装置及びその作製方法
CA2547799A1 (en) * 2005-05-27 2006-11-27 University Of Ottawa Compounds comprising a linear series of five fused carbon rings, and preparation thereof
KR20070013132A (ko) 2005-07-25 2007-01-30 삼성전자주식회사 박막트랜지스터 기판과 박막트랜지스터 기판의 제조방법
JPWO2007015364A1 (ja) * 2005-08-03 2009-02-19 コニカミノルタホールディングス株式会社 薄膜トランジスタの製造方法
US20070215863A1 (en) * 2006-03-15 2007-09-20 Lucent Technologies Inc. Fabricating apparatus with doped organic semiconductors
US20070272919A1 (en) * 2006-05-24 2007-11-29 Matsushita Electric Industrial Co., Ltd. Stressed organic semiconductor devices
KR101314931B1 (ko) * 2006-10-30 2013-10-04 삼성전자주식회사 유기 고분자 반도체, 이의 제조방법 및 이를 이용한 양극성 유기 박막 트랜지스터
KR101430260B1 (ko) * 2007-01-24 2014-08-14 삼성전자주식회사 티아졸 함유 유기반도체 고분자, 이의 제조방법 및 이를이용한 유기박막트랜지스터
KR20080101229A (ko) * 2007-05-16 2008-11-21 삼성전자주식회사 액정성을 가지는 유기반도체 고분자, 이의 제조방법 및이를 이용한 유기박막트랜지스터
KR101377924B1 (ko) * 2007-11-08 2014-03-25 삼성전자주식회사 페닐렌 비닐렌-올리고아릴렌 비닐렌 교호공중합체, 이의제조방법 및 이를 포함하는 유기박막 트랜지스터
KR101377842B1 (ko) * 2007-11-08 2014-03-25 삼성전자주식회사 페닐렌 비닐렌-바이아릴렌 비닐렌 교호공중합체, 이의제조방법 및 이를 포함하는 유기박막 트랜지스터
US8053769B2 (en) * 2008-09-23 2011-11-08 Academia Sinica Organic transistor inverter
GB2485828B (en) * 2010-11-26 2015-05-13 Plastic Logic Ltd Electronic devices
KR101943232B1 (ko) * 2014-09-25 2019-01-28 후지필름 가부시키가이샤 유기 전계 효과 트랜지스터, 유기 반도체 결정의 제조 방법, 및 유기 반도체 소자
US20220045274A1 (en) * 2020-08-06 2022-02-10 Facebook Technologies Llc Ofets having organic semiconductor layer with high carrier mobility and in situ isolation

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5708130A (en) * 1995-07-28 1998-01-13 The Dow Chemical Company 2,7-aryl-9-substituted fluorenes and 9-substituted fluorene oligomers and polymers
US6169163B1 (en) * 1995-07-28 2001-01-02 The Dow Chemical Company Fluorene-containing polymers and compounds useful in the preparation thereof
US6204515B1 (en) * 1999-01-15 2001-03-20 The Dow Chemical Company Semiconducting polymer field effect transistor

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6107452A (en) * 1998-10-09 2000-08-22 International Business Machines Corporation Thermally and/or photochemically crosslinked electroactive polymers in the manufacture of opto-electronic devices
US6372154B1 (en) * 1999-12-30 2002-04-16 Canon Kabushiki Kaisha Luminescent ink for printing of organic luminescent devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5708130A (en) * 1995-07-28 1998-01-13 The Dow Chemical Company 2,7-aryl-9-substituted fluorenes and 9-substituted fluorene oligomers and polymers
US6169163B1 (en) * 1995-07-28 2001-01-02 The Dow Chemical Company Fluorene-containing polymers and compounds useful in the preparation thereof
US6204515B1 (en) * 1999-01-15 2001-03-20 The Dow Chemical Company Semiconducting polymer field effect transistor

Also Published As

Publication number Publication date
US6452207B1 (en) 2002-09-17
JP4166485B2 (ja) 2008-10-15
KR20020077075A (ko) 2002-10-11
JP2002324931A (ja) 2002-11-08

Similar Documents

Publication Publication Date Title
KR100878989B1 (ko) 유기 반도체 장치들
US6215130B1 (en) Thin film transistors
US6284562B1 (en) Thin film transistors
US6136702A (en) Thin film transistors
CA2334862C (en) An integrated inorganic/organic complementary thin-film transistor circuit and a method for its production
KR100973811B1 (ko) 유기 반도체를 사용한 박막 트랜지스터 표시판 및 그 제조방법
Dimitrakopoulos et al. Organic thin-film transistors: A review of recent advances
US6150668A (en) Thin-film transistor monolithically integrated with an organic light-emitting diode
US6620657B2 (en) Method of forming a planar polymer transistor using substrate bonding techniques
JP5167569B2 (ja) トランジスタの製造方法
US7652339B2 (en) Ambipolar transistor design
KR20040066931A (ko) 유기 박막 트랜지스터 및 그 제조방법
US7241652B2 (en) Method for fabricating organic thin film transistor
CN101192623A (zh) 具有双层电极的有机薄膜晶体管
TW201120045A (en) Anthanthrene based compound and semiconductor device
US8969852B2 (en) Organic electronic devices
US7888169B2 (en) Organic semiconductor device and method of manufacturing the same
KR20020066370A (ko) 유기 ｔｆｔ를 위한 정렬 폴리머
JP5223294B2 (ja) 有機薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121231

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131230

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150105

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20161230

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20191217

Year of fee payment: 12