KR100865217B1 - 반도체 집적 회로 - Google Patents

반도체 집적 회로 Download PDF

Info

Publication number
KR100865217B1
KR100865217B1 KR1020070008831A KR20070008831A KR100865217B1 KR 100865217 B1 KR100865217 B1 KR 100865217B1 KR 1020070008831 A KR1020070008831 A KR 1020070008831A KR 20070008831 A KR20070008831 A KR 20070008831A KR 100865217 B1 KR100865217 B1 KR 100865217B1
Authority
KR
South Korea
Prior art keywords
circuit
capacitor
switch element
pass filter
high pass
Prior art date
Application number
KR1020070008831A
Other languages
English (en)
Other versions
KR20070078800A (ko
Inventor
도모끼 시오다
Original Assignee
산요덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요덴키가부시키가이샤 filed Critical 산요덴키가부시키가이샤
Publication of KR20070078800A publication Critical patent/KR20070078800A/ko
Application granted granted Critical
Publication of KR100865217B1 publication Critical patent/KR100865217B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/12—Bandpass or bandstop filters with adjustable bandwidth and fixed centre frequency
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Networks Using Active Elements (AREA)
  • Amplifiers (AREA)
  • Filters And Equalizers (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Filters That Use Time-Delay Elements (AREA)

Abstract

회로 사이의 DC 레벨의 변환을 행하기 위한 커플링 컨덴서를, 반도체 집적 회로에 외장으로 설치하기 때문에, 부품 점수가 증가한다는 과제가 있다. 본 발명은, 회로(22, 24) 사이의 DC 컷트를 행하는 커플링 컨덴서 C1과, 스위치드 캐패시터 회로(28)에 의한 등가적인 저항 Rsc에 의해, 컷오프 주파수 fc의 하이 패스 필터(34)를 구성한다. 스위치드 캐패시터 회로(28)의 충방전되는 용량 Csc 또는 스위칭 주파수 fsc를 작게 설정하면 Rsc는 커지고, 이에 따라 소정의 fc에 대한 C1을 작게 할 수 있다. 따라서, C1을 포함하는 하이 패스 필터(34)를 IC(20)의 칩 위에 집적할 수 있다.
IC, 커플링 컨덴서, 컷오프 주파수, 스위칭 주파수, 스위치드 캐패시터 회로, 버퍼 회로, 스위치, 하이 패스 필터

Description

반도체 집적 회로{SEMICONDUCTOR INTEGRATED CIRCUIT}
도 1은 본 발명의 실시 형태인 IC를 포함하는 회로 구성을 도시하는 모식도.
도 2는 등가적으로 저항 소자로서 기능하는 스위치드 캐패시터 회로의 기본적인 구성예를 도시하는 회로도.
도 3은 등가적으로 저항 소자로서 기능하는 스위치드 캐패시터 회로의 다른 기본적인 구성예를 도시하는 회로도.
도 4는 IC 내에 구성되는 하이 패스 필터의 개략의 회로도.
도 5는 종래의 DC 컷트 회로를 이용한 회로 접속의 구성을 도시하는 모식도.
<도면의 주요 부분에 대한 부호의 설명>
20: IC
22, 24: 회로
28, 40, 42: 스위치드 캐패시터 회로
30: 버퍼 회로
32: 스위치
34: 하이 패스 필터
본 발명은 반도체 집적 회로 위에 구성되는 신호의 직류(DC) 레벨의 변환 회로에 관한 것이다.
DC 레벨이 상이한 회로를 상호 접속하기 위해, 그 회로 사이에 직렬로 커플링 컨덴서를 삽입하는 것이 일반적으로 행해지고 있다. 이 커플링 컨덴서를 포함하는 DC 컷트 회로는 하이 패스 필터를 구성한다. 도 5는, 종래의 DC 컷트 회로를 이용한 회로 접속 구성을 도시하는 모식도이다. 이 도면은, 회로(2)로부터 반도체 집적 회로(IC)(4) 내의 회로(6)에 신호를 전달하는 구성을 도시하고 있다. 신호선(8)에 직렬로 커플링 컨덴서 C1이 삽입된다. 또한, IC(4)의 반도체 칩 위에는 저항 R1이 형성되고, 이 저항 R1은 신호가 입력되는 IC(4)의 입력 단자(10)와 소정의 기준 직류 전압원 Vref 사이에 접속된다. 이들 컨덴서 C1과 저항 R1은 하이 패스 필터를 구성하여, DC 성분을 포함하는 낮은 주파수의 신호 성분의 통과가 방해되는 결과, 그 입력측과 출력측의 DC 레벨을 상이하게 설정할 수가 있어, 출력측의 DC 레벨은 Vref로 설정된다. 이 하이 패스 필터의 컷오프 주파수 fc는,
Figure 112007008549917-pat00001
로 표현된다.
덧붙여 말하면, 하이 패스 필터의 동작을 확보하기 위해, 회로(6)에의 입력 단은 R1보다 고임피던스로 할 필요가 있고, 버퍼 회로(12)는 그를 위한 수단의 일례로서 도시하고 있다.
전달하는 신호가, 비교적 낮은 주파수인 가청 주파수 대역, 즉 오디오대(20Hz∼20kHz)의 신호인 경우에는, 컷오프 주파수 fc를 오디오대의 하한인 20Hz보다 낮게 설정한다.
예를 들면, 컷오프 주파수 fc를 20Hz, IC(4)의 입력 단자(10)의 입력 임피던스로 되는 R1을 50kΩ로 하면, 수학식 1로부터 C1은 0.16㎌으로 된다. 이와 같은 큰 용량의 C1은 IC 칩 상에서의 점유 면적이 커지기 때문에, IC(4)에 내장하는 것은 곤란하다. 한편, R1을 크게 하면, fc를 저하시킬 수 있지만, 고저항 소자의 형성에는 역시 IC 칩 상에서의 점유 면적이 커진다고 하는 점에서 제약이 있다. 따라서, 종래에는, 도 5에 도시한 바와 같이 C1을 IC(4)의 입력 단자(10)에 외장하는 구성이 채용되어 있다. 예를 들면, 커플링 컨덴서를 외장하는 구성에서는, 전해 컨덴서 등을 이용해서 C1을 큰 용량으로 하는 것이 비교적 용이하다.
전술한 바와 같이, 종래에는, DC 레벨의 변환을 행하기 위해, IC에 커플링 컨덴서 C1을 외장하므로, 부품 점수가 증가하고, 그와 더불어 조립 공정 수가 증가하거나, 회로의 치수가 증대하는 경향이 있다고 하는 문제가 있었다.
본 발명은 상기 문제점을 해결하기 위해 이루어진 것으로, 외장 컨덴서를 이 용하지 않고 DC 레벨의 변환을 행하는 것이 가능한 반도체 집적 회로를 제공하는 것을 목적으로 한다.
본 발명에 따른 반도체 집적 회로는, 공통의 반도체 기판 위에, 신호를 전달하는 신호 경로에 직렬로 삽입되고, 상기 신호 경로의 입력측과 출력측을 용량 결합하는 커플링 컨덴서와, 상기 커플링 컨덴서의 상기 출력측의 단자와 소정의 기준 직류 전원 사이에서의 등가적인 저항 소자로서 기능하는 스위치드 캐패시터 회로 를 갖는 하이 패스 필터를 구성한 것이다.
본 발명에 따르면, 스위치드 캐패시터 회로를 이용함으로써, 반도체 기판 위에 비교적 작은 점유 면적에서 큰 저항값을 갖는 저항 소자를 등가적으로 구성할 수가 있고, 그에 따라 커플링 컨덴서의 용량의 축소를 도모할 수 있다.
상기 본 발명의 반도체 집적 회로는, 상기 하이 패스 필터의 컷오프 주파수가, 가청 주파수 대역의 하한보다 낮게 설정되는 경우에 적합하다. 즉 본 발명은, 전달되는 신호 중에서도 비교적 저주파인 가청 주파수 대역의 신호의 DC 레벨의 변환에도 유효하다. 이 점에서, 하이 패스 필터의 컷오프 주파수를 낮게 할 필요가 있는 경우에는, 종래의 구성에서는 커플링 컨덴서의 용량을 크게 하여야 하고, 특히 그 커플링 컨덴서의 집적 회로에의 내장이 곤란하였다.
또한, 상기 본 발명의 반도체 집적 회로에서의 상기 스위치드 캐패시터 회로는, 상기 커플링 컨덴서의 상기 출력측의 단자에 한쪽 끝이 접속된 제1 스위치 소자와, 상기 제1 스위치 소자의 다른 한쪽 끝과 상기 기준 직류 전원 사이에 접속된 제2 스위치 소자와, 상기 제2 스위치 소자와 병렬로, 상기 제1 스위치 소자의 다른 한쪽 끝과 상기 기준 직류 전원 사이에 설치되고, 상기 제1 스위치 소자 및 상기 제2 스위치 소자의 온·오프 동작에 따라 충방전되는 버퍼 컨덴서를 갖는 구성으로 할 수 있다. 스위치드 캐패시터 회로에서 등가적으로 저항 소자를 구성하는 경우에는 통상적으로, 컨덴서의 양단에 스위치 소자가 설치되지만, 본 발명에서는, 컨덴서의 한 방향으로만 스위치 소자를 설치하는 구성으로 하여, 회로의 간소화가 도모된다.
또한, 상기 본 발명의 반도체 집적 회로에서의 상기 버퍼 컨덴서는, 상기 제1 스위치 소자와 상기 제2 스위치 소자의 접속 부분의 기생 용량에 의해 구성할 수 있다.
[발명을 실시하기 위한 최량의 형태]
이하, 본 발명의 실시 형태(이하 실시 형태라고 함)에 대해서, 도면에 기초해서 설명한다.
도 1은, 본 발명의 실시 형태인 IC를 포함하는 회로 구성을 도시하는 모식도이다. 여기에서, IC(20) 내의 회로(22)에서의 신호의 DC 레벨은, IC(20) 외의 회로(24)에서의 신호의 DC 레벨과 상이하게 설정된다. 예를 들면, 회로(24)로부터 회로(22)로의 전달 신호는, 오디오대(20Hz∼20kHz)의 신호이다. 이 전달 신호의 회로(22, 24) 사이의 DC 컷트를 행하기 위해 커플링 컨덴서 C1이, 회로(24)로부터 회로(22)로 신호를 전달하는 신호선(26)에 직렬로 삽입된다. 이 컨덴서 C1은, 후술하는 바와 같이 작은 용량으로 충분하기 때문에, IC(20)를 구성하는 반도체 칩 위 에 다른 회로 소자와 함께 집적 형성된다. 그 반도체 칩 위에는, 또한 스위치드 캐패시터 회로(28) 및 버퍼 회로(30)가 형성된다.
예를 들면, 컨덴서 C1의 한쪽 단자는, IC(20)의 접속 단자(32)를 통해서 회로(24)의 신호 출력 단자에 접속된다. 또한 컨덴서 C1의 다른 한쪽 단자는, 스위치드 캐패시터 회로(28)를 통해서 소정의 기준 직류 전압원 Vref에 접속됨과 함께, 버퍼 회로(30)를 통해서 회로(22)에 접속된다.
스위치드 캐패시터 회로(28)는, 후술하는 등가적으로 저항 Rsc로서 기능하는 구성을 갖는다. 컨덴서 C1과, 스위치드 캐패시터 회로(28)에 의한 등가 저항 Rsc는 하이 패스 필터(34)를 구성하고, 하이 패스 필터(34)는, DC 성분을 포함하는 낮은 주파수의 신호 성분의 통과를 저지하는 결과, 그 출력측의 회로(22)의 DC 레벨을 입력측의 회로(24)의 DC 레벨과 상이하게 설정할 수 있다. 예를 들면, 출력측의 DC 레벨은 Vref로 설정된다.
버퍼 회로(30)는, 오피 앰프 A를 이용해서 입력 임피던스가 높게, 출력 임피던스가 낮게 구성되어, 컨덴서 C1과 회로(22) 사이의 임피던스 변환을 행한다. 이 버퍼 회로(30)를 통하여, 회로(22)의 DC 레벨은 Vref로 설정된다.
도 2는, 등가적으로 저항 소자로서 기능하는 스위치드 캐패시터 회로의 기본적인 구성예를 도시하는 회로도이다. 이 스위치드 캐패시터 회로(40)는, 컨덴서 Csc와 스위치 소자 SW1∼SW4를 포함해서 구성된다. 단자 N1과 컨덴서 Csc의 한쪽 단자 사이에는, 스위치 소자 SW1이 설치되고, 또한 컨덴서 Csc의 한쪽 단자는 스위치 소자 SW2에 의해 기준 전압원으로 되는 어스에 접속 가능하게 된다. 또한, 단자 N2과 컨덴서 Csc의 다른 한쪽 단자 사이에는, 스위치 소자 SW3이 설치되고, 또한 컨덴서 Csc의 다른 한쪽 단자는 스위치 소자 SW4에 의해 기준 전압원으로 되는 어스에 접속 가능하게 된다. 이 스위치드 캐패시터 회로(40)는, 스위치 소자 SW1 및 SW3의 조와 스위치 소자 SW2 및 SW4의 조를 교대로 주기적으로 개폐함으로써, 컨덴서 Csc를 충방전 한다. 이에 의해 전하 이동이 발생하여, 단자 N1과 N2 사이에 펄스 형상의 전류가 흐르고, 스위칭 주파수 fsc가 충분히 높으면, 평균 전류는 저항을 통과하는 전류와 등가로 된다. 그 저항값 Rsc는, 다음 수학식으로 표현된다.
Figure 112007008549917-pat00002
또한, 도 3은, 등가적으로 저항 소자로서 기능하는 스위치드 캐패시터 회로의 다른 기본적인 구성예를 도시하는 회로도이다. 이 스위치드 캐패시터 회로(42)는, 컨덴서 Csc와 스위치 소자 SW1, SW2를 포함해서 구성된다. 컨덴서 Csc의 한쪽 단자는, 스위치 소자 SW1에 의해 단자 N1에 접속 가능하게 되고, 스위치 소자 SW2에 의해 단자 N2에 접속 가능하게 된다. 컨덴서 Csc의 다른 한쪽 단자는 기준 전압원 으로 되는 어스에 접속된다. 이 스위치드 캐패시터 회로(42)는, 스위치 소자 SW1, SW2를 교대로 주기적으로 개폐함으로써, 컨덴서 Csc를 충방전한다. 이에 의해 전하 이동이 발생하여, 단자 N1과 N2 사이에 펄스 형상의 전류가 흐르고, 상기 스위치드 캐패시터 회로(40)와 마찬가지로, 수학식 2로 표현되는 등가적인 저항으로서 기능한다.
도 4는 IC(20) 내에 구성되는 하이 패스 필터(34)의 개략의 회로도이다. 도 4에 도시하는 스위치드 캐패시터 회로(28)는, 기본적으로 도 3에 도시한 구성을 가지고 있고, 컨덴서 C1과 전압원 Vref 사이에, 스위치 소자 SW1, SW2로서 기능하는 MOS 트랜지스터 Q1, Q2가 접속되어, 컨덴서 Csc의 충방전을 제어한다. 트랜지스터 Q1, Q2는 각각 게이트를 제어 회로(50)로부터의 펄스에 따라 온/오프를 절환하여, 소스-드레인 간의 전류의 도통을 제어한다. 또한, 컨덴서 Csc의 한쪽 끝은, 트랜지스터 Q1의 드레인 및 트랜지스터 Q2의 소스에 접속되고, 다른 한쪽 끝은, 트랜지스터 Q2의 드레인과 공통으로 전압원 Vref에 접속된다. 덧붙여 말하면, 컨덴서 C1에 접속된 트랜지스터 Q1의 소스는 도 3의 단자 N1에 상당하며, 또한 전압원 Vref에 접속되는 트랜지스터 Q2의 드레인은 단자 N2에 상당한다.
컨덴서 C1과 등가 저항 Rsc가 구성하는 하이 패스 필터의 컷오프 주파수 fc는, 종래 기술의 수학식 1과 같이 다음 수학식으로 표현된다.
Figure 112007008549917-pat00003
여기서, 오디오대의 신호를 회로(24)로부터 회로(22)로의 전달 신호로 하는 경우에는, 컷오프 주파수 fc를 오디오대의 하한인 20Hz보다 낮게 설정한다. fc의 저감은, 수학식 3으로부터 이해되는 바와 같이, C1 또는 Rsc의 증가에 의해 가능하다. 집적 회로 내에서의 큰 용량의 형성은 어렵지만, 스위치드 캐패시터 회로의 등가 저항 Rsc의 증가는, 수학식 2에 의해 알 수 있는 바와 같이 fsc 또는 Csc를 저하함으로써 비교적 용이하게 실현 가능하다. 따라서, 이와 같이 하여 Rsc를 증가시킴으로써, 컨덴서 C1을 IC(20) 내에 집적 가능한 작은 값으로 하면서, 낮은 컷오프 주파수 fc를 실현한다.
덧붙여 말하면, 스위치드 캐패시터 회로(28)의 스위칭 동작에 의해, 회로(22)에 전달되는 신호의 샘플링이 발생하여, 연속 시간 신호로부터 이산 시간 신호로 변환된다. 그에 수반하는 에일리어싱을 피하기 위해, 스위칭 주파수 fsc는, 전달하는 신호인 오디오 신호의 대역(20Hz∼20kHz)보다 충분히 높은 주파수인 것이 요구된다. 한편, fsc에는, 트랜지스터 Q1, Q2의 동작 속도나 펄스를 발생하는 제어 회로(50)의 성능 등에 따른 상한이 존재한다.
이상의 점을 감안하여, C1을 IC(20)에 내장 가능한 값으로서 100㎊으로 설정하는 경우를 예로, IC(20)의 구성을 설명한다. 이 경우, fc를 20Hz로 하면, 수학식 3으로부터, Rsc는 약 80MΩ으로 된다. 이 Rsc를 공급하는 Csc, fsc는 수학식 2에 기초하여 정해진다. 예를 들면, 100kHz 내지 1MHz정도의 fsc의 범위는, 상기 fsc의 상한, 하한에 관한 조건을 만족한다. 따라서, 예를 들면, fsc를 100kHz 로 하면 Csc는 125fF, fsc를 500kHz로 하면 Csc는 25fF, 또한 fsc를 1MHz로 하면 Csc는 12.5fF으로 된다. 즉, 상기 fsc의 범위에서는, Csc는 수십∼수백fF의 오더의 작은 용량으로 되어, IC(20) 내에 형성 가능하다. 또한, Csc가 이와 같이 극히 작은 용량으로 충분한 것은, 예를 들면, Csc를 그 접속점에 상당하는 트랜지스터 Q1, Q2의 소스, 드레인 확산층이나 배선의 기생 용량으로 실현 가능한 것을 나타내고 있다. 즉, 굳이 Csc를 패턴으로서 형성하지 않아도 되어, 스위치드 캐패시터 회로(28)의 IC(20) 상에서의 점유 면적이 억제되는 점에서, 전술한 DC 레벨 변환 회로는 IC(20)에의 적용에 적합하다. 덧붙여 말하면 Csc를 기생 용량으로 구성하면, 변동의 제어가 어렵다는 측면이 생각된다. 그러나, 이 측면은, 본 회로와 같이 fc가 단지 소정의 값 이하이면 된다고 하는 경우에는, Csc를 기생 용량으로 구성하는 것에 대하여 지장이 되지는 않는다.
덧붙여 말하면, 전술된 바와 같이 낮은 fc에 대하여 Rc는 매우 커진다. 이와 같이 큰 저항을, 폴리 실리콘 등을 이용해서 반도체 칩 위에 형성하는 것은 점유 면적이 커져 곤란하지만, 전술된 바와 같이 스위치드 캐패시터를 이용해서 등가적인 저항을 구성하는 방법이면, 점유 면적이 작아도 된다.
또한, 전술한 구성에서는, 하이 패스 필터(34)의 동작을 확보하기 위해, 그 출력단의 임피던스를 높게 설정할 필요가 있고, 이를 나타내기 위해서 버퍼 회로(30)를 설치하는 구성예를 나타내었다. 그러나, 하이 패스 필터(34)의 출력 임피던스를 높게하는 구성이면, 다른 구성이어도 된다. 또한, 스위치드 캐패시터 회로(28)의 스위칭을 제어하는 제어 회로(50)는 IC(20)의 칩 위에 구성할 수도 있고, 외부 회로로서 구성하여, 제어 신호를 IC(20)의 단자로부터 트랜지스터 Q1, Q2 등의 스위치 소자에 인가하는 구성으로 할 수도 있다.
본 발명에 따른 반도체 집적 회로에 따르면, 커플링 컨덴서를 반도체 집적 회로에 내장하는 것이 가능해져, 부품 점수 및 조립 공정 수의 삭감, 회로 사이즈의 축소가 도모된다.

Claims (4)

  1. 공통의 반도체 기판 위에,
    신호를 전달하는 신호 경로에 직렬로 삽입되고, 상기 신호 경로의 입력측과 출력측을 용량 결합하는 커플링 컨덴서와,
    상기 커플링 컨덴서의 상기 출력측의 단자와 소정의 기준 직류 전원 사이에서의 등가적인 저항 소자로서 기능하는 스위치드 캐패시터 회로
    를 갖는 하이 패스 필터를 구성한 반도체 집적 회로.
  2. 제1항에 있어서,
    상기 하이 패스 필터의 컷오프 주파수는, 가청 주파수 대역의 하한보다 낮게 설정되는 것을 특징으로 하는 반도체 집적 회로.
  3. 제1항 또는 제2항에 있어서,
    상기 스위치드 캐패시터 회로는,
    상기 커플링 컨덴서의 상기 출력측의 단자에 한쪽 끝이 접속된 제1 스위치 소자와,
    상기 제1 스위치 소자의 다른 한쪽 끝과 상기 기준 직류 전원 사이에 접속된 제2 스위치 소자와,
    상기 제2 스위치 소자와 병렬로, 상기 제1 스위치 소자의 다른 한쪽 끝과 상기 기준 직류 전원 사이에 설치되고, 상기 제1 스위치 소자 및 상기 제2 스위치 소자의 온·오프 동작에 따라 충방전되는 버퍼 컨덴서
    를 갖는 것을 특징으로 하는 반도체 집적 회로.
  4. 제3항에 있어서,
    상기 버퍼 컨덴서는, 상기 제1 스위치 소자와 상기 제2 스위치 소자의 접속 부분의 기생 용량에 의해 구성되는 것을 특징으로 하는 반도체 집적 회로.
KR1020070008831A 2006-01-30 2007-01-29 반도체 집적 회로 KR100865217B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006020790A JP2007201350A (ja) 2006-01-30 2006-01-30 半導体集積回路
JPJP-P-2006-00020790 2006-01-30

Publications (2)

Publication Number Publication Date
KR20070078800A KR20070078800A (ko) 2007-08-02
KR100865217B1 true KR100865217B1 (ko) 2008-10-23

Family

ID=38321464

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070008831A KR100865217B1 (ko) 2006-01-30 2007-01-29 반도체 집적 회로

Country Status (5)

Country Link
US (1) US20070176674A1 (ko)
JP (1) JP2007201350A (ko)
KR (1) KR100865217B1 (ko)
CN (1) CN101013887A (ko)
TW (1) TW200742254A (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005024643B4 (de) * 2005-05-25 2013-09-05 Krohne S.A. Abtastschaltung
EP2420849B1 (en) * 2010-08-20 2019-10-23 General Electric Technology GmbH Rogowski coil assembly
KR102009527B1 (ko) * 2012-11-22 2019-08-09 두산중공업 주식회사 풍력 발전기 제어시스템 및 방법, 풍력 발전기
EP3276844B1 (en) * 2016-07-29 2021-07-14 Nxp B.V. Load-modulation detection component
US10291146B2 (en) * 2017-03-30 2019-05-14 Infineon Technologies Ag Gate driver circuit for a rectifier device including a cascade of transistor stages
EP3742134B1 (en) * 2019-05-23 2023-11-29 IMEC vzw Circuit and method for ratiometric light change detection
CN110943607B (zh) * 2019-12-20 2021-04-06 武汉永力科技股份有限公司 一种单周期三相六开关功率因数校正pwm调制器
EP3839613A1 (en) 2019-12-20 2021-06-23 IMEC vzw An artificial iris, a method for controlling an artificial iris, and a method for determining a user-specific profile for an artificial iris
CN117040448A (zh) * 2023-05-19 2023-11-10 芯聆半导体(苏州)有限公司 峰值电流的抑制模块、调制电路和d类功放

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR890016787A (ko) * 1988-04-12 1989-11-30 구사가베 엣지 Ac커플링 수신회로를 구비한 통신시스템
JPH08236704A (ja) * 1995-02-28 1996-09-13 Nec Kyushu Ltd 半導体集積回路
US6426683B1 (en) 1999-11-09 2002-07-30 Motorola, Inc. Integrated filter with improved I/O matching and method of fabrication

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2471081B1 (fr) * 1979-11-30 1986-05-30 Thomson Csf Filtre a capacites commutees a transfert de charges
US4476448A (en) * 1982-09-02 1984-10-09 At&T Bell Laboratories Switched capacitor high-pass filter
JPH05102395A (ja) * 1991-10-03 1993-04-23 Oki Electric Ind Co Ltd 半導体集積回路
JPH0661793A (ja) * 1992-08-06 1994-03-04 Matsushita Electric Ind Co Ltd スイッチトキャパシタフィルタ装置
US5736895A (en) * 1996-01-16 1998-04-07 Industrial Technology Research Institute Biquadratic switched-capacitor filter using single operational amplifier
JP3475943B2 (ja) * 2001-06-29 2003-12-10 サンケン電気株式会社 スイッチング電源装置
US8204466B2 (en) * 2004-05-21 2012-06-19 Realtek Semiconductor Corp. Dynamic AC-coupled DC offset correction
US20050261596A1 (en) * 2004-05-24 2005-11-24 Smith Brian A Passive switched capacitor high-pass filter for implantable cardiac device
JP2007141399A (ja) * 2005-11-21 2007-06-07 Renesas Technology Corp 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR890016787A (ko) * 1988-04-12 1989-11-30 구사가베 엣지 Ac커플링 수신회로를 구비한 통신시스템
JPH08236704A (ja) * 1995-02-28 1996-09-13 Nec Kyushu Ltd 半導体集積回路
US6426683B1 (en) 1999-11-09 2002-07-30 Motorola, Inc. Integrated filter with improved I/O matching and method of fabrication

Also Published As

Publication number Publication date
KR20070078800A (ko) 2007-08-02
CN101013887A (zh) 2007-08-08
TW200742254A (en) 2007-11-01
US20070176674A1 (en) 2007-08-02
JP2007201350A (ja) 2007-08-09

Similar Documents

Publication Publication Date Title
KR100865217B1 (ko) 반도체 집적 회로
US9531368B2 (en) Semiconductor switch circuit, signal processing apparatus, and ultrasound diagnostic apparatus
US8295784B2 (en) Semiconductor switching device
US8598939B2 (en) Switch circuit and semiconductor circuit
US8629709B2 (en) High frequency switch circuit device
EP3082244A1 (en) Rectification device, alternator, and power conversion device
JP2005006072A (ja) 高周波スイッチ装置および半導体装置
KR101193904B1 (ko) 양방향 레벨 시프트 회로를 구비한 파워 소자
EP1067658A2 (en) DC-DC converter
US8233856B2 (en) MEMS capacitor circuit and method
JP2009201096A (ja) スイッチ回路
CN110199238B (zh) 输出电路和用于提供输出电流的方法
US20110050327A1 (en) Semiconductor device
JP2000223902A (ja) スイッチ回路装置
WO2007133510A2 (en) Noise free implementation of pwm modulator combined with gate driver stage in a single die
JPH11205113A (ja) スイッチング回路およびスイッチドキャパシタフィルタ
JP2005192350A (ja) 降圧式チャージポンプタイプ型電源回路およびモノリシック集積回路
CN210780526U (zh) 一种多管并联mos驱动电路及电源设备
CN114374576A (zh) 现场总线驱动电路
JPH05291931A (ja) オープンドレイン出力回路
JP2006121187A (ja) 半導体切替回路
US8344802B2 (en) Operational amplifier device
JP4538016B2 (ja) 高周波スイッチ装置および半導体装置
US20070013448A1 (en) Charge pump circuit
CN112134548B (zh) 驱动装置及其控制方法和电子设备

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120927

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130927

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee