CN210780526U - 一种多管并联mos驱动电路及电源设备 - Google Patents
一种多管并联mos驱动电路及电源设备 Download PDFInfo
- Publication number
- CN210780526U CN210780526U CN201921938333.3U CN201921938333U CN210780526U CN 210780526 U CN210780526 U CN 210780526U CN 201921938333 U CN201921938333 U CN 201921938333U CN 210780526 U CN210780526 U CN 210780526U
- Authority
- CN
- China
- Prior art keywords
- mos
- resistor
- driving
- drive
- tube
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Landscapes
- Power Conversion In General (AREA)
Abstract
本申请提供了一种多管并联MOS驱动电路及电源设备,多管并联MOS驱动电路包括驱动端、电阻RD及多个驱动电阻,每一个驱动电阻的第一端对应与一个MOS管的栅极电连接,每一个驱动电阻的第二端均通过电阻RD与驱动端电连接;驱动端用于接入驱动信号,将驱动信号通过电阻RD及多个驱动电阻分别传输至每一个MOS管,以根据驱动信号控制MOS管同时导通或关断。本申请提供的方案,整合了多个MOS管的驱动电路,将并联的多个MOS管的驱动电路部分集成设置,可以同时驱动多个并联的MOS管,减少了器件数量,简化了电路结构,提高了驱动电路的功率密度。
Description
技术领域
本申请涉及MOS管驱动技术领域,具体而言,涉及一种多管并联MOS驱动电路及电源设备。
背景技术
MOS管是常用的功率器件,例如在电源设备或者电机驱动装置中都设置有多个MOS管,现有技术在对于MOS管进行驱动时多是针对每一个MOS管提供单独的驱动,对于多个MOS管同时驱动的电路而言,对每一个MOS管提供单独的驱动会导致器件数量较多,电路复杂,会导致整个产品的可靠性下降,功率密度变低。
实用新型内容
为了改善现有的多管驱动电路较为复杂等问题,本申请提供了一种多管并联MOS驱动电路及电源设备,本申请采用的技术方案如下:
本申请提供了一种多管并联MOS驱动电路,所述多管并联MOS驱动电路用以驱动并联的多个MOS管;所述多管并联MOS驱动电路包括驱动端、电阻RD及多个驱动电阻,每一个所述驱动电阻的第一端对应与一个所述MOS管的栅极电连接,每一个所述驱动电阻的第二端均通过所述电阻RD与所述驱动端电连接;所述驱动端用于接入驱动信号,将所述驱动信号通过所述电阻RD及多个驱动电阻分别传输至每一个所述MOS管,以根据所述驱动信号控制所述MOS管同时导通或同时关断。
进一步地,当所述驱动信号为高电平信号时,所述MOS管同时导通;当所述驱动信号为低电平信号时,所述MOS管同时关断。
进一步地,所述多管并联MOS驱动电路还包括二极管D1,每一个所述驱动电阻的第二端均与所述二极管D1的阳极电连接,所述二极管的阴极与所述驱动端电连接。
进一步地,所述多管并联MOS驱动电路还包括电阻RG,所述驱动电阻的第二端与所述电阻RG的第一端连接,每一个所述MOS管的源极均与所述电阻RG的第二端电连接,所述电阻RG的第二端接地。
进一步地,所述电阻RD的阻值为2k~100kΩ。
本申请还提供了一种电源设备,该电源设备包括上述的多管并联MOS驱动电路。
相对于现有技术,本申请提供的多管并联MOS驱动电路及电源设备包括具有以下技术效果:
本申请提供的多管并联MOS驱动电路包括驱动端、电阻RD及多个驱动电阻,每一个所述驱动电阻的第一端对应与一个所述MOS管的栅极电连接,每一个所述驱动电阻的第二端均通过所述电阻RD与所述驱动端电连接;所述驱动端用于接入驱动信号,将所述驱动信号通过所述电阻RD及多个驱动电阻分别传输至每一个所述MOS管,以根据所述驱动信号控制所述MOS管同时导通或同时关断。本申请提供的方案,整合了多个MOS管的驱动电路,将并联的多个MOS管的驱动电路部分集成设置,可以同时驱动多个并联的MOS管,减少了器件数量,简化了电路结构,提高了驱动电路的功率密度。
附图说明
为了更清楚地说明本实用新型实施方式的技术方案,下面将对实施方式中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本实用新型的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。
图1示出了本实施例提供的一种多管并联MOS驱动电路的示意图。
图2示出了本实施例提供的另一种多管并联MOS驱动电路的示意图。
附图标记:10-多管并联MOS驱动电路;Q1-第一MOS管;Q2-第二MOS管;Q3-第三MOS管;R1-第一电阻;R2-第二电阻;R3-第三电阻。
具体实施方式
下面将结合本实用新型实施例中附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本实用新型实施例的组件可以以各种不同的配置来布置和设计。因此,以下对在附图中提供的本实用新型的实施例的详细描述并非旨在限制要求保护的本实用新型的范围,而是仅仅表示本实用新型的选定实施例。基于本实用新型的实施例,本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。
在本实用新型的描述中,还需要说明的是,除非另有明确的规定和限定,术语“设置”、“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。
在本实用新型的描述中,还需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、物品或者设备中还存在另外的相同要素。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本实用新型中的具体含义。
下面结合附图,对本实用新型的一些实施方式作详细说明。在不冲突的情况下,下述的实施例及实施例中的特征可以相互组合。
金属-氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-EffectTransistor,MOSFET)是比较常用的功率器件,常用于开关电源、驱动电路等方面。例如在电源设备或者电机驱动装置中都设置有多个MOS管,现有技术在对于MOS管进行驱动时多是针对每一个MOS管提供单独的驱动,对于多个MOS管同时驱动的电路而言,对每一个MOS管提供单独的驱动会导致器件数量较多,电路复杂,会导致整个产品的可靠性下降,功率密度变低。
为了改善现有的多MOS管驱动电路器件数量多,电路复杂等问题,本申请提供了一种多管并联MOS驱动电路,本申请提供的多管并联MOS驱动电路用以驱动并联的多个MOS管,以使并联的多个MOS管同时驱动导通或关断。
参照图1,图1示出了本申请提供的多管并联MOS驱动电路10的示意图。多管并联MOS驱动电路10包括驱动端、电阻RD及多个驱动电阻。
驱动电阻的数量与MOS管的数量相对应,即一个MOS管对应设置一个驱动电阻。每一个驱动电阻的第一端对应与一个MOS管的栅极电连接,每一个驱动电阻的第二端均通过电阻RD与驱动端电连接;驱动端用于接入驱动信号,将驱动信号通过电阻RD及多个驱动电阻分别传输至每一个MOS管,以根据驱动信号控制MOS管同时导通或同时关断。
本申请提供的多管并联MOS驱动电路10,通过驱动端接入驱动信号,驱动信号经过电阻RD后分别由不同的驱动电阻将驱动信号传输至MOS管,以控制MOS管,不同的MOS管共用电阻RD,减少了每一个MOS管单独驱动所需的器件数量,简化了电路结构,提高了多管并联MOS驱动电路10的功率密度。
驱动端用于接入驱动信号,以根据驱动信号控制多个MOS管同时导通或同时关断。于本实施例中,驱动信号可以是脉冲宽度调制芯片或者脉冲频率调制芯片的输出信号,当驱动信号为高电平信号时,高电平信号经过电阻RD、然后分别经过驱动电阻传输至不同的MOS管的栅极,从而并联的多个MOS管能够同时导通。
多管并联MOS驱动电路10还包括二极管D1,每一个驱动电阻的第二端均与二极管D1的阳极电连接,二极管D1的阴极与驱动端电连接。
多管并联MOS驱动电路10还包括电阻RG,驱动电阻的第二端与电阻RG的第一端连接,每一个MOS管的源极均与电阻RG的第二端电连接,电阻RG的第二端接地。
当驱动信号为低电平信号时,不同的MOS管的栅极分别通过不同的驱动电阻,然后经过二极管D1放电使MOS管的栅极为低电平,从而并联的多个MOS管能同时关断。
下面以3个并联MOS管为例对本申请的方案进行详细说明,在图1的基础上,请参阅图2,本实施例以多管并联MOS驱动电路10用于驱动3个并联的MOS管:第一MOS管Q1、第二MOS管Q2及第三MOS管Q3为例,多管并联MOS驱动电路10包括电阻RD及3个驱动电阻,分别是第一驱动电阻R1、第二驱动电阻R2及第三驱动电阻R3。
其中,第一电阻R1的第一端与第一MOS管Q1的栅极电连接,第一电阻R1的第二端与电阻RD的第一端电连接;第二电阻R2的第一端与第二MOS管Q2的栅极电连接,第二电阻R2的第二端与电阻RD的第一端电连接;第三电阻R3的第一端与第三MOS管Q3的栅极电连接,第三电阻R3的第二端与电阻RD的第一端电连接。每一个MOS管的除各自的驱动电阻之外,共用同一个电阻RD。于本实施例中,该电阻RD的阻值约为2k~100kΩ。
当驱动信号为高电平信号时,高电平信号经过电阻RD、然后分别经过第一电阻R1传输至第一MOS管Q1的栅极;经过第二电阻R2传输至第二MOS管Q2的栅极;经过第三电阻R3传输至第三MOS管Q3的栅极,第一MOS管Q1、第二MOS管Q2、第三MOS管Q3的栅极均为高电平信号,第一MOS管Q1、第二MOS管Q2、第三MOS管Q3同时导通。
不同的MOS管还同时通过驱动电阻及二极管D1与驱动端电连接,具体地,第一电阻R1的第二端还与二极管D1的阳极电连接;第二电阻R2的第二端还与二极管D1的阳极电连接;第三电阻R3的第二端还与二极管D1的阳极电连接。
当驱动信号为低电平信号时,第一MOS管Q1的栅极通过第一电阻R1经过二极管D1放电,第一MOS管Q1的栅极为低电平;第二MOS管Q2的栅极通过第二电阻R2经过二极管D1放电,第二MOS管Q2的栅极为低电平;第三MOS管Q3的栅极通过第三电阻R3经过二极管D1放电,第三MOS管Q3的栅极为低电平;第一MOS管Q1、第二MOS管Q2、第三MOS管Q3的栅极均为低电平信号,第一MOS管Q1、第二MOS管Q2、第三MOS管Q3同时关断。
需要说的是,由于第一MOS管Q1、第二MOS管Q2、第三MOS管Q3与电阻RD之间的线缆长度可能不相同,为了使第一MOS管Q1、第二MOS管Q2、第三MOS管Q3能够同时导通或同时关断,可以根据各自线缆的长度设定第一电阻R1、第二电阻R2及第三电阻R3的阻值,以使第一MOS管Q1、第二MOS管Q2、第三MOS管Q3的驱动能够同步。
通过设置二极管D1,使驱动信号由高电平信号转变为低电平信号时,二极管D1导通,将电阻RD短接,各MOS管的栅极电压能够下降更快,从而MOS管在导通状态与关断状态之间的切换速度更快。
由于MOS管的栅极与源极之间存在结电容,当栅极与源极之间不接负载的时候结电容上回累积噪声,当结电容上的噪声累积到一定幅度会导致MOS管误导通,为了避免这种情况的出现,于本实施例中,每一个MOS管的栅极与源极之间均设置电阻RG,并且电阻RG接地,以消除噪声。具体地,以图2所示的多管并联MOS驱动电路10为例,第一MOS管Q1的栅极经过第一电阻R1与电阻RG的第一端电连接,第一MOS管Q1的源极与电阻RG的第二端电连接,第二MOS管Q2的栅极经过第二电阻R2与电阻RG的第一端电连接,第二MOS管Q2的源极与电阻RG的第二端电连接,第三MOS管Q3的栅极经过第三电阻R3与电阻RG的第一端电连接,第三MOS管Q3的源极与电阻RG的第二端电连接,电阻RG的第二端还接地。当MOS管的栅极与源极之间产生噪声时,可以通过电阻RG消耗掉,或者直接将噪声导地,消除噪声,并能够防止静电干扰。
本申请还提供了一种电源设备,该电源设备包括多个并联的MOS管及上述的多管并联MOS驱动电路10,多管并联MOS驱动电路10包括多个驱动电阻,驱动电阻的数量与并联的MOS管的数量相同,每一个驱动电阻对应与一个MOS管的栅极电连接,当驱动端接入高电平信号时,多个MOS管同时导通;当驱动端接入低电平信号时,多个MOS管同时关断。
综上所述,本申请提供了一种多管并联MOS驱动电路及电源设备,多管并联MOS驱动电路包括驱动端、电阻RD及多个驱动电阻,每一个驱动电阻的第一端对应与一个MOS管的栅极电连接,每一个驱动电阻的第二端均通过电阻RD与驱动端电连接;驱动端用于接入驱动信号,将驱动信号通过电阻RD及多个驱动电阻分别传输至每一个MOS管,以根据驱动信号控制MOS管同时导通或同时关断。本申请提供的方案,整合了多个MOS管的驱动电路,将并联的多个MOS管的驱动电路部分集成设置,可以同时驱动多个并联的MOS管,减少了器件数量,简化了电路结构,提高了驱动电路的功率密度。
以上所述仅为本实用新型的优选实施例而已,并不用于限制本实用新型,对于本领域的技术人员来说,本实用新型可以有各种更改和变化。凡在本实用新型的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本实用新型的保护范围之内。
Claims (6)
1.一种多管并联MOS驱动电路,其特征在于,所述多管并联MOS驱动电路用以驱动并联的多个MOS管;
所述多管并联MOS驱动电路包括驱动端、电阻RD及多个驱动电阻,每一个所述驱动电阻的第一端对应与一个所述MOS管的栅极电连接,每一个所述驱动电阻的第二端均通过所述电阻RD与所述驱动端电连接;
所述驱动端用于接入驱动信号,将所述驱动信号通过所述电阻RD及所述多个驱动电阻分别传输至每一个所述MOS管,以根据所述驱动信号控制所述MOS管同时导通或同时关断。
2.根据权利要求1所述的多管并联MOS驱动电路,其特征在于,当所述驱动信号为高电平信号时,所述MOS管同时导通;
当所述驱动信号为低电平信号时,所述MOS管同时关断。
3.根据权利要求1所述的多管并联MOS驱动电路,其特征在于,所述多管并联MOS驱动电路还包括二极管D1,每一个所述驱动电阻的第二端均与所述二极管D1的阳极电连接,所述二极管的阴极与所述驱动端电连接。
4.根据权利要求1所述的多管并联MOS驱动电路,其特征在于,所述多管并联MOS驱动电路还包括电阻RG,所述驱动电阻的第二端与所述电阻RG的第一端连接,每一个所述MOS管的源极均与所述电阻RG的第二端电连接,所述电阻RG的第二端接地。
5.根据权利要求1所述的多管并联MOS驱动电路,其特征在于,所述电阻RD的阻值为2k~100kΩ。
6.一种电源设备,其特征在于,所述电源设备包括如权利要求1~5任意一项所述的多管并联MOS驱动电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201921938333.3U CN210780526U (zh) | 2019-11-11 | 2019-11-11 | 一种多管并联mos驱动电路及电源设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201921938333.3U CN210780526U (zh) | 2019-11-11 | 2019-11-11 | 一种多管并联mos驱动电路及电源设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN210780526U true CN210780526U (zh) | 2020-06-16 |
Family
ID=71046114
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201921938333.3U Active CN210780526U (zh) | 2019-11-11 | 2019-11-11 | 一种多管并联mos驱动电路及电源设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN210780526U (zh) |
-
2019
- 2019-11-11 CN CN201921938333.3U patent/CN210780526U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10122274B2 (en) | Multi-function power control circuit using enhancement mode gallium nitride (GaN) high electron mobility transistors (HEMTs) | |
EP0048146A1 (en) | Solid state optically coupled electrical switch | |
US8766702B2 (en) | Power semiconductor device having plurality of switching elements connected in parallel | |
CN101401307B (zh) | 驱动器电路和使用该驱动器电路的半导体装置 | |
EP2015453B1 (en) | Drive circuit for voltage driven switching element | |
CN103986449A (zh) | 体偏置开关装置 | |
EP2216905A1 (en) | Method of controlling an IGBT and a gate driver | |
US20050258890A1 (en) | Switching control circuit with reduced dead time | |
EP0427065B1 (en) | Adaptive gate charge circuit for power FETS | |
JPS625543B2 (zh) | ||
CN210780526U (zh) | 一种多管并联mos驱动电路及电源设备 | |
JP2011024323A (ja) | ゲート駆動回路、電力変換回路及びゲート駆動方法 | |
US20020118059A1 (en) | Negative voltage boosting circuit | |
US6924694B2 (en) | Switch circuit | |
US20230017232A1 (en) | Electro-static discharge protection circuit and chip | |
CN113261201A (zh) | 用于优化共栅共源放大器关闭的装置 | |
JP2008147786A (ja) | 絶縁ゲートトランジスタの駆動回路 | |
CN116647099A (zh) | 一种半导体ic芯片 | |
CN110635687B (zh) | 降压转换器电路以及降压转换方法 | |
CN220421432U (zh) | 防倒灌电路、电源管理装置及终端设备 | |
US7564231B2 (en) | Switching power supply source | |
EP0272924B1 (en) | Pulse generator | |
JP2891194B2 (ja) | バスドライバ | |
KR100375308B1 (ko) | 표시 패널의 용량성 부하에 충전된 전력을 모두 회수할 수있는 표시장치 | |
JP2005260143A (ja) | 半導体出力回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |