KR100861709B1 - 행렬 매트릭스의 픽셀을 구동하기 위한 열 구동 회로 및 방법 - Google Patents

행렬 매트릭스의 픽셀을 구동하기 위한 열 구동 회로 및 방법 Download PDF

Info

Publication number
KR100861709B1
KR100861709B1 KR1020027015337A KR20027015337A KR100861709B1 KR 100861709 B1 KR100861709 B1 KR 100861709B1 KR 1020027015337 A KR1020027015337 A KR 1020027015337A KR 20027015337 A KR20027015337 A KR 20027015337A KR 100861709 B1 KR100861709 B1 KR 100861709B1
Authority
KR
South Korea
Prior art keywords
column
matrix
column lines
signal
driving
Prior art date
Application number
KR1020027015337A
Other languages
English (en)
Other versions
KR20020097277A (ko
Inventor
페테르 예이. 엠. 잔쎈
루시안 알. 알부
Original Assignee
코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리케 필립스 일렉트로닉스 엔.브이.
Publication of KR20020097277A publication Critical patent/KR20020097277A/ko
Application granted granted Critical
Publication of KR100861709B1 publication Critical patent/KR100861709B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

행렬 매트릭스(column row matrix)의 픽셀을 구동하기 위한 열 구동회로 및 방법. 구체적으로, 본 발명은 신호를 수신하기 위한 입력, 입력으로부터 신호를 수신하기 위한 멀티플렉싱 회로, 및 제 1 및 제 2 열 라인을 일반적으로 포함하는 회로 및 방법을 제공하며, 여기서 각 열 라인은 멀티플렉싱 회로로부터 신호를 수신하는데 있어서 교번한다(alternating). 두 열 라인 사이에서 신호를 분할하면, 램프 리트레이스(ramp retrace)에서 지연과 연관된 문제인, 전체 라인 커패시턴스(overall line capacitance)는 줄어든다.

Description

행렬 매트릭스의 픽셀을 구동하기 위한 열 구동 회로 및 방법 {COLUMN DRIVING CIRCUIT AND METHOD FOR DRIVING PIXELS IN A COLUMN ROW MATRIX}
본 발명은 일반적으로 행렬 매트릭스(column row matrix)의 픽셀을 구동하기 위한 열 구동 회로 및 방법에 관한 것이다. 더 상세하게는, 본 발명은 개선된 픽셀 구동을 제공하기 위해 매트릭스의 열 상에서의 용량성 부하(capacitive load)를 줄이기 위한 개선된 회로 및 방법에 관한 것이다.
비디오 디스플레이에서, 픽셀이 행렬 포맷으로 배향되는(orient) 매트릭스가 통상적으로 이용된다. 픽셀을 구동하기 위해 현재 이용되는 열 구동 구조(scheme)는 디스플레이의 모든 열에 의해 샘플링되는 공통 아날로그 램프(ramp) 신호에 기초한다. 이 구조와 연관된 문제는 각 열이 열 버퍼에 제공하는 고 용량성 부하를 포함하며, 여기서 버퍼 증폭기는 모든 열에서 사용된다. 더 나아가, 어드레싱 주파수가 증가함에 따라서, 디스플레이의 더 높은 프레임 속도 또는 더 높은 픽셀 카운트의 결과로서, 샘플링된 신호의 충실도(fidelity)는 감소한다.
기존의 구조와 연관된 다른 문제는 램프 리트레이스(ramp retrace)이다. 특히, 각 열의 램프 신호는 샘플링에 대해 이용가능한 시간을 최대화하기 위해서 초기 상태로 신속하게 리트레이스해야 한다. 구체적으로, 기존 구조의 열이 아날로그 신호로 구동될 수 있기 전에, 이들은 먼저 초기 상태로 가거나 리트레이스되어야 한다. 이와 같이, 픽셀을 구동하는 방법은, 각 열이: (1) 초기 상태로 리트레이스해야하고; 및 (2) 아날로그 신호를 인가해야하는, 적어도 두 단계의 프로세스이다. 빠른 리트레이스는 구동기(들)의 큰 전류 성능(current capability)을 필요로 하므로, 매트릭스의 연관된 큰 과도 전류(transient)는, 예컨대 선택되지 않는 행을 활성화하는, 원치 않는 효과를 유발할 수 있다.
상기의 관점에서 보아, 매트릭스의 열의 용량성 부하를 줄이기 위한 열 구동회로 및 방법에 대한 필요성이 존재한다. 또한, 램프 리트레이스와 연관된 문제를 줄이는 열 구동 회로 및 방법에 대한 필요성이 존재한다.
본 발명의 목적은 행렬 매트릭스의 픽셀을 구동하기 위한 개선된 열 구동 회로 및 방법을 제공하는 것이다. 구체적으로, 본 발명은 각 열이 적어도 두 개의 열 라인으로 분할되어지는 열 구동 회로를 제공한다. 각 열 라인은 매트릭스의 유일한 서브셋 행과 통신하며 / 이 서브셋에 결합된다(join). 열을 다수의 열 라인으로 분할하면, 각 라인의 커패시턴스는 단일 열에 의해 요구되는 것의 일부(fraction)이다. 게다가, 각 열은 적어도 두 개의 열 라인으로 분할되어지기 때문에, 제 2 열 라인이 아날로그 신호에 의해 구동되고 있는 동안, 제 1 열 라인은 초기 상태로 리트레이스될 수 있어서, 램프 리트레이스와 연관된 지연을 줄일 수 있다.
이를 위해, 본 발명의 제 1 양상은 행렬 매트릭스의 픽셀을 구동하기 위한 열 구동 회로를 제공한다. 회로는: (1) 신호를 수신하기 위한 멀티플렉싱 회로; 및 (2) 제 1 및 제 2 열 라인을 포함하며, 여기서 열 라인은 멀티플렉싱 회로로부터 신호를 수신하고 제 1 열 라인은 제 2 열 라인보다는 매트릭스의 다른 행과 통신한다.
본 발명의 제 2 양상은 행렬 매트릭스의 픽셀을 구동하기 위한 방법을 제공한다. 이 방법은: (1) 멀티플렉싱 회로에서 신호를 수신하는 단계; (2) 멀티플렉싱 회로로부터의 신호를 제 1 및 제 2 열 라인으로 선택적으로 전송하는 단계; 및 (3)픽셀을 구동하기 위해 열 라인을 매트릭스의 행과 통신하게 하는 단계를 포함하며, 여기서 제 1 열 라인은 제 2 열 라인보다는 다른 행과 통신한다.
그러므로, 본 발명은 행렬 매트릭스의 픽셀을 구동하기 위한 열 구동 회로 및 방법을 제공한다. 본 발명은 높은 열 커패시턴스 및 램프 리트레이스와 연관된 문제를 줄인다.
추가 유익한 실시예는 종속 청구항에 한정된다.
본 발명의 이러한 특징 및 다른 특징은 다음의 첨부된 도면과 연계된 본 발명의 다양한 양상의 후속하는 상세한 설명으로부터 더욱 쉽게 이해될 것이다.
도 1은 제 1 종래 기술 열 구동 회로도.
도 2는 제 2 종래 기술 열 구동 회로도.
도 3은 본 발명에 따른 열 구동 회로도.
도 4는 본 발명에 따른 열 구동 회로의 제 1 대안적인 실시예를 도시하는 도면.
도 5는 본 발명에 따른 멀티플렉싱 회로도.
도 6은 본 발명에 따른 멀티플렉싱 회로의 대안적인 실시예를 도시하는 도면.
도 7은 본 발명에 따른 열 구동 회로의 제 2 대안적인 실시예를 도시하는 도면.
주의해야 할 것은, 본 발명의 도면은 반드시 축척에 맞게 도시되어 있지 않다는 것이다. 도면은 단지 개략적인 표현이며, 본 발명의 상세한 파라미터를 도시하려 의도되지 않았다. 도면은 본 발명의 전형적인 실시예만을 도시하려 의도되었으며, 그러므로 본 발명의 범주를 제한하는 것으로 간주되지 말아야 한다. 도면에서, 동일한 참조 번호는 동일한 요소를 나타낸다.
진술된 바와 같이, 본 발명은 행렬 매트릭스의 픽셀을 구동하기 위한 개선된 열 구동 회로 및 방법을 포함한다. 일반적으로, 본 발명은 매트릭스의 각 열을 복수의 (바람직하게는 두 개의) 열 라인으로 분할한다. 각 열 라인은 매트릭스에서 행의 유일한 서브셋 행과 통신하거나, 이 서브셋 행에 결합된다. 따라서, 단일 열의 서로다른 열 라인은 서로다른{예컨대 교번하는(alternating)} 행과 통신한다. 이후 아날로그 램프 신호는 각 열내의 열 라인에 교번적으로(alternatively) 인가된다. 이러한 구성은 결과적으로 각 열 라인 상에서의 커패시턴스를 줄인다. 더욱이, 아날로그 신호가 제 1 열 라인으로 인가되고 있는 중이므로, 제 2 열 라인은 초기 상태로 리트레이스될 수 있다. 그러므로, 열 라인이 초기 상태로 리트레이스 하는 사소한 지연이 있다.
먼저 도 1을 참조하면, 종래 기술의 열 구동 회로(10)가 도시되어 있다. 회로는 행렬 매트릭스(11)의 픽셀을 구동하기 위한 것이다. 도시된 바와 같이, 매트릭스는 열(24, 26 및 28) 및 행(30, 32, 34 및 36)을 포함한다. 디지털 입력 신호(12, 14 및 16)는 디지털 아날로그 컨버터{digital to analog converter(DAC)}(18, 20 및 22)를 통해서 각 열에 의해 수신된다. 각 DAC는 디지털 신호를 아날로그 신호로 변환하며, 이 아날로그 신호는 이후 매트릭스 내의 특정 열을 구동하기 위해 이용된다. 구체적으로, 아날로그 신호는 각 DAC(18, 20 및 22)를 나와서(exit) 열(24, 26 및 28)에 의해 각각 수신된다. 각 열(24, 26 및 28)은 각 행(30, 32, 34 및 36)으로의 접합부(junction)(40A 내지 L)를 포함한다. 따라서, 각 행은 각 열의 하나의 접합부를 제어한다. 각 접합부(40A 내지 L)는 일반적으로 픽셀 트랜지스터(42), 커패시터(44), 픽셀(46) 및 접지(ground)(48)를 포함한다. 이해되어야 하는 점은, 커패시터(44)는 픽셀(46)과 연관된 커패시턴스를 나타낸다는 것이다. 따라서, 픽셀(46)은 각 접합부(40A 내지 L)에 대해 명백하게 도시되지 않았다. 그러나, 각 접합부(40A 내지 L)는 픽셀(46)을 포함하고 있다는 점이 이해되어야 한다.
매트릭스(11)을 포함하는 비디오 디스플레이가 리프레시되면(refresh), 각 픽셀(46)은 구동되어야 한다. 이를 달성하기 위해서, 각 행은 시간의 짧은 기간동안 개별적으로 활성화될 것이다. 이는 각 열(24, 26 및 28)의 아날로그 신호로 하여금 활성화된 행에 해당하는 접합부(40A 내지 L)를 통과하여 픽셀을 구동하게 허 용한다. 예컨대, 행(30)이 리프레시되어야 하는 것이라면, 그 행(30)이 먼저 활성화될 것이다. 이후 아날로그 신호는 열(24, 26 및 28)로부터 접합부(40A 내지 C)를 통과하여 행(30)의 픽셀을 구동할 것이다. 이는 이후 행(32, 34 및 36)에 대해 반복될 것이다.
그러나, 앞서 지적한 바와 같이, 이 구조는 많은 문제를 나타낸다. 특히 각 열(24, 26 및 28)은 라인 및 임의의 비-활성화된 픽셀 트랜지스터 양쪽 모두로부터 상대적으로 높은 커패시턴스를 가지며, 이는 더 많은 전압을 요구하며 결국 매트릭스의 정확도 및 대역폭은 줄어든다. 더욱이, 임의의 열(24, 26 및 28)이 아날로그 신호를 수신할 수 있기 전에, 열은 먼저 초기 상태로 리트레이스되어야 한다. 리트레이스와 연관된 이 지연은 행에 의한 샘플링에 이용가능한 최대 시간을 줄이며, 이는 더 큰 매트릭스에서 특히 문제가 된다.
도 2는 제 2 종래 기술 열 구동 회로(50)를 도시한다. 이 회로(50)는 회로(10)와 유사한 소자를 포함하며 행렬 매트릭스(51)를 구동한다. 상세하게는, 회로(50)는 DAC(18, 20 및 22)에서 디지털 신호(12, 14 및 16)를 수신하며 이 신호를 디지털에서 아날로그로 변환한다. 아날로그 신호는 이후 선택적으로 활성화된 행(30, 32, 34 및 36)과 통신하는 열(24, 26 및 28)로 전송된다. 그러나, 도 2의 실시예에서, 각 열은 개별적인 행 대신에 행의 쌍과 통신한다. 예컨대, 행(30)이 리프레시되어야 하는 것이라면, 행은 먼저 활성화되어야 할 것이다. 아날로그 신호는 이후 접합부(40A 내지 C)를 통과하며 거기서 픽셀을 구동할 것이다.
도 2의 회로(50)는 회로(10)와 동일한 단점을 소유한다. 구체적으로, 각 열(24, 26 및 28)은 전기 용량(capacity)에 도달하기 위해 더 많은 시간을 요구하는 상대적으로 높은 커패시턴스를 가진다. 전기 용량에 도달하기 위한 시간에서의 이 증가는 결국 매트릭스의 정확도 및 대역폭을 줄인다. 상세하게는, 각 비-활성화된 트랜지스터(42)는 열을 구동하기 위한 시간을 늦추는 기생 커패시턴스를 가진다. 더욱이, 앞서 지적된 바와 같이, 각 열은 접합부(40A 내지 L)를 통해서 아날로그 신호를 통신하기 이전에 초기 상태로 리트레이스되어야 한다. 이 리트레이스는 사이클에서 지연을 유발해서, 행에 의한 샘플링에 이용가능한 최대 시간을 줄인다.
이제 도 3을 참조하면, 본 발명에 따른 행렬 매트릭스(61)의 픽셀을 구동하기 위한 열 구동 회로(60)가 도시되어 있다. 도시된 바와 같이, 회로(60)는, 바람직하게는 디지털 신호인, 입력 신호(62, 64 및 66)를 포함한다. 이 신호는 아날로그 신호로 변환되는 DAC(68, 70 및 72)에 수신된다. 일단 변환되면, 신호는 이후 멀티플렉싱 회로(74, 76 및 78)로 전달된다. 멀티플렉싱 회로(74, 76 및 78)는 각 열을 다수의 열 라인(80A 내지 B, 82A 내지 B 및 84A 내지 B)으로 분할한다. 이와 같이, (도 1 및 2에 도시된 바와 같이) 각 DAC가 아날로그 신호를 단일 라인으로 출력하는 대신에, 이 신호는 다수의 라인을 통해서 출력된다. 각 열이 두 개의 열 라인으로 분할된 것으로 도시되었지만, 열 라인의 분할되는 양은 임의로 형성될 수 있다(예컨대, 4, 6, 8 등등)는 점이 이해되어야 한다.
각 열을 두 개의 열 라인으로 분할하면, 각 열 라인의 커패시턴스는 대략 회로(10 및 50)의 각 열의 커패시턴스의 반이다. 이후 아래에 더 상세하게 설명되는 바와 같이, 멀티플렉싱 회로(74, 76 및 78)는 각 쌍의 두 개의 열 라인 사이에서 각 아날로그 신호를 교번한다. 그러므로, 예컨대, 하나의 열 라인(80A)이 아날로그 신호를 수신하면, 해당 열 라인(80B)은 수신하기 않는다. 그러므로, 본 발명하에서, 각 열 라인이 각 행(86, 88, 90 및 92)과 통신할 필요가 없어지므로, 각 열 라인에 대한 기생 커패시턴스를 줄이게 된다. 구체적으로, 도 3에 도시된 바와 같이, 각 열 라인은 바람직하게 행의 유일한 서브셋 행으로의 접합부(94A 내지 L)를 포함한다. 예컨대, 열 라인(80A, 82A 및 84A)은 행(86 및 90)과 통신하는 반면, 열 라인(80B, 82B 및 84B)은 행(88 및 92)과 통신한다. 각 열 라인이 각 행과 통신할 필요가 없으므로, 각 접합부의 기생 커패시턴스의 효과는 줄어든다.
도 3에 더 도시된 바와 같이, 접합부는 일반적으로 트랜지스터(96), 커패시터(98), 픽셀(100) 및 접지(102)를 포함한다. 그러나, 픽셀은 명료하게 하기 위해서 접합부(94A)에만 도시되었고, 모든 접합부는 픽셀을 포함한다는 점이 이해되어야 한다. 행렬 매트릭스(61)가 구현되는 디스플레이를 리프레시하기 위해서, 각 행은 일정시간 기간동안 선택적으로 활성화되며, 이는 아날로그 신호로 하여금 열 라인으로부터, 활성화된 행에 해당하는 접합부를 통과하여 거기서 픽셀을 구동하게 허용한다. 예컨대, 행(86)이 활성화되면, 아날로그 신호는 열 라인(80A, 82A 및 84A)으로부터 접합부(94A 내지 C)를 통과해서 (모든 접합부에 도시되지 않은) 픽셀(100)을 구동할 것이다.
회로(10 및 50)의 교시(teaching)와는 대조적으로, 열 라인(80A, 82A 및 84A)은 행(86)상에서 픽셀을 구동하고 있을 때, 열 라인(80B, 82B 및 84B)은 초기 상태로 리트레이스되고 있다. (아래에 설명되는) 멀티플렉싱 회로(74, 76 및 78)의 스위치는, 하나의 열 라인(80A)이 아날로그 신호를 수신하고 있는 동안에, 해당 열 라인(80B)은 초기 상태로 리트레이스되고 있는 중이도록 (즉, 아날로그 신호는 각 쌍의 열 라인 사이에서 교번되도록) 구성된다. 이와 같이, 행(88)이 활성화될 수 있도록 이후 행(86)이 비활성화되면, 리트레이스가 일어나기를 기다리는 어떠한 지연도 없다(즉. 이미 일어났다). 따라서, 행(88)을 리프레시하기 위해서, 이는 활성화될 것이며, 아날로그 신호는 열 라인(80B, 82B 및 84B)으로부터 접합부(94D 내지 F)를 통과해서 (모든 접합부에 도시되지 않은) 연관된 픽셀(100)을 구동할 것이다. 따라서, 각 열을 두 개의 (또는 그 이상의) 열 라인으로 분할하는 것은 라인 커패시턴스 및 램프 리트레이스 지연을 줄일뿐만 아니라, 단일 쌍의 각 열 라인으로 하여금 행렬 매트릭스(61)의 서로다른 행과 통신하게 해서 기생 커패시턴스를 줄인다.
도 4는 본 발명의 대안적인 실시예를 도시한다. 상세하게는, 열 구동 회로(104)는 행렬 매트릭스(105)의 픽셀(100)을 구동한다. 회로(104)의 성분이 회로(60)의 성분과 유사할지라도, 이의 구조는 서로 별개다. 특히, 디지털 신호(62, 64 및 66)는 DAC(68, 70 및 72)에 수신되며, 여기서 이 신호는 아날로그 신호로 변환된다. DAC(68, 70 및 72)로부터, 아날로그 신호는 멀티플렉싱 회로(74, 76 및 78)를 통해서 전달되며, 이 회로는 각 열을 다수의 (바람직하게는 두 개의) 열 라인(80A 내지 B, 82A 내지 B 및 84A 내지 B)으로 분할한다. 그러나, 도 3에 도시된 바와 같이 각 쌍의 열 라인이 교번하는 행과 통신하는 대신에, 각 쌍의 열 라인은 행의 쌍 또는 인접한 서브셋 행과 통신한다. 그러므로, 행(86 및 88)이 제 1 열 라 인(80A, 82A 및 84A)에 의해 리프레시되는 반면, 행(90 및 92)은 제 2 열 라인(80B, 82B 및 84B)에 의해 리프레시될 것이다. 예컨대, 행(86)이 리프레시되기 위해서, 그 행이 먼저 활성화될 것이다. 이후, 아날로그 신호는 열 라인(80A, 82A 및 84A)으로부터 접합부(94A 내지 C)를 통과해서 픽셀(100)을 구동할 것이다.
앞서 지적된 바와 같이, 아날로그 신호가 각 쌍의 열 라인 사이에서 교번되어서, 하나의 열 라인이 신호를 수신하고 있는 동안, 해당 열 라인은 다시 초기 상태로 리트레이스될 수 있다. 일단 행(86)이 리프레시된다면, 행은 비활성화될 것이고, 예컨대, 행(90)은 개별적으로 활성화될 것이다. 그러므로, 아날로그 신호는 열 라인(80B, 82B 및 84B)에 의해 수신될 것이며, 접합부(94G 내지 I)를 통과하여 거기의 픽셀을 구동할 것이다. 신호가 열 라인(80A, 82A 및 84A)을 통과하는 동안 리트레이스가 일어났기 때문에, 열 라인(80B, 82B 및 84B)이 픽셀을 구동하기 전에 리트레이스되도록 기다리는 어떤 지연도 존재하지 않는다.
이제 도 5를 참조하면, 멀티플렉싱 회로(74)의 제 1 실시예가 도시되어 있다. 도시된 바와 같이, 디지털 신호(62)는 DAC(68)에 의해 수신되어 아날로그로 변환된다. 멀티플렉싱 회로(74)는 이후 DAC(68)로부터 아날로그 신호를 수신한다. 앞서 지적된 바와 같이, 멀티 플렉싱 회로는 열 라인(80A 및 80B)사이에서 아날로그 신호를 교번한다. 더욱이, 하나의 열 라인이 아날로그 신호를 수신하고 있는 동안, 나머지 다른 라인은 초기 상태로 동시에 리트레이스하기 위한 기준 전압(112)을 수신할 것이다. 이 기능은 트랜지스터 신호 스위치(104 및 106) 및 트랜지스터 전압 스위치(108 및 110)에 의해 제공된다. 상세하게는, 신호 스위치(104)가 "온"이면, 신호 스위치(106)는 "오프"이며, 아날로그 신호는 열 라인(80A)을 통과할 것이다. 더욱이, 신호 스위치(104)가 "온"이면, 열 라인(80B)에 해당하는 전압 스위치(110)도 또한 "온"일 것이다. 이는 기준 전압(112)으로 하여금, 열 라인(80A)이 아날로그 신호를 수신하고 있는 동안, 열 라인(80B)을 통과하게 하여 초기 상태로 열 라인(80B)을 리트레이스하게 한다. 스위치(104, 106, 108 및 110)는 신호(114, 116, 118 및 120)에 의해 각각 제어된다. 이 신호는 열 라인을 아날로그 신호 또는 전압에 연결하기 위해 각 스위치의 트랜지스터를 활성화한다.
일단 열 라인(80A)에 해당하는 행이 리프레시되었고 비활성화되었으면, 열 라인(80B)에 해당하는 행은 리프레시하기 위해 활성화될 수 있다. 이것이 발생하면, 신호 스위치(104) 및 전압 스위치(110)가 턴 "오프"될 동안 신호 스위치(106) 및 전압 스위치(108)는 턴 "온"될 것이다. 이는 열 라인(80B)에 해당하는 행의 픽셀로 하여금, 열 라인(80A)이 기준 전압(112)에 의해 초기 상태로 리트레이스되는 동안, 아날로그 신호로 구동되게 한다. 앞서 지적된 바와 같이, 이 구조 및 방법은 램프 리트레이스와 연관된 지연 및 문제를 제거한다.
이제 도 6을 참조하면, 멀티플렉싱 회로(122)의 대안적인 실시예가 도시되어 있다. 도 5와 유사하게, 멀티플렉싱 회로(74)는 디지털 신호(62)를 수신하며 DAC(68), {신호(114 및 116)에 의해 제어되는} 트랜지스터 신호 스위치(104 및 106), {신호(118 및 120)에 의해 제어되는} 트랜지스터 전압 스위치(112), 및 열 라인(80A 및 80B)을 포함한다. 그러나, 멀티플렉싱 회로(122)는 또한 홀드 신호(hold signal)(128 및 130) 및 "AND" 게이트(124 및 126)를 포함한다. 홀드 신 호(118 및 120)는 DAC(68)로부터 오며, 이 DAC는 본 실시예에서 "트랙 및 홀드" DAC이다. 홀드 신호를 포함함으로써, 샘플링 스위치는 샘플링이 일어나는 순간 오픈된다. "트랙 및 홀드" 및 "샘플 및 홀드"사이의 차이는 샘플링 스위치가 닫히는 기간이다. 상세하게는, "샘플 및 홀드" 실시예에서, 샘플링 스위치는 가능한 한 가장 짧은 시간에 동안 닫혀진다. "트랙 및 홀드"에서, 스위치는, 각 사이클의 그 시작으로부터 스위치가 "홀드"에서 오픈할 때까지 닫혀진다. 도 5의 멀티플렉싱 회로(74)와 유사하게, 멀티플렉싱 회로(122)는 열 라인(80A 및 80) 사이에서 아날로그 신호를 교번할 것이다. 아날로그 신호를 수신하고 있지 않은 열 라인은 초기 상태로 리트레이스하기 위한 기준 전압(112)을 수신할 것이다.
이제 도 7을 참조하면, 본 발명에 따른 회로는 픽셀을 구동하기 위한 DAC를 필요로 하지 않는다는 것이 이해되어야 한다. 구체적으로, 아날로그 신호(152, 154 및 156)가 멀티플렉싱 회로(74, 76 및 78)에 직접적으로 제공되면, DAC를 이용할 필요가 없다. 그러므로, {행렬 매트릭스(151)의 픽셀을 구동하기 위해 이용되는} 열 구동 회로(150)는 입력 (아날로그) 신호(152, 154 및 156)를 멀티플렉싱 회로(74, 76 및 78)에서 직접적으로 수신할 것이다. 멀티플렉싱 회로(74, 76 및 78)는 이후 각 열의 두 개의 열 라인 사이에서 신호를 교번하여 열 라인(80A 내지 B, 82A 내지 B 및 84A 내지 B)에 신호를 선택적으로 인가할 것이다. 픽셀 구동은 이후 도 3 및/또는 4와 연계하여 앞서 설명된 바와 같이 일어날 것이다.
본 발명의 바람직한 실시예의 앞선 설명은 예시 및 설명을 위해서 제공되었다. 이러한 예시 및 설명은 완전무결(exhaustive)하거나 본 발명을 제한하고자 하 지 않으며, 분명히, 많은 변형 및 변경이 가능하다. 당업자에게 명료할 수 있는 이러한 변형 및 변경이 첨부된 도면에 한정된 바와 같이 본 발명의 범주 내에 포함되는 것으로 의도된다.
상술한 바와 같이, 본 발명은 일반적으로 행렬 매트릭스의 픽셀을 구동하기 위한 열 구동 회로 및 방법에 관한 것이다. 더 상세하게는, 본 발명은 개선된 픽셀 구동을 제공하기 위해 매트릭스의 열 상에서의 용량성 부하를 줄이기 위한 개선된 회로 및 방법에 이용가능하다.

Claims (11)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 행렬 매트릭스(61)의 픽셀(100)을 구동하기 위한 열 구동 회로(60)로서,
    신호(62 또는 152)를 수신하기 위한 멀티플렉싱 회로(74); 및
    제 1 및 제 2 열 라인(80A 및 80B)을 포함하며,
    상기 열 라인(80A 및 80B)은 상기 멀티플렉싱 회로(74)로부터 신호를 수신하고, 상기 제 1 열 라인(80A)과 제 2 열 라인(80B) 각각은 상기 매트릭스(61)의 다른 행(86, 88, 90 및 92)과 통신하며,
    상기 멀티플렉싱 회로(74)는 상기 제 1 및 제 2 열 라인(80A 및 80B) 사이에서 신호(62 또는 152)를 교번(alternating)하기 위한 복수의 신호 스위치(104 및 106)와,
    상기 제 1 및 제 2 열 라인(80A 및 80B) 사이에서 기준 전압(112)을 교번하기 위한 복수의 전압 스위치(118 및 120)를 더 포함하는, 열 구동 회로.
  5. 제 4 항에 있어서, 상기 멀티플렉싱 회로(74)는 상기 제 1 및 제 2 열 라인(80A 및 80B)에 전압을 유지하기 위한 홀드 신호(hold signal)(130)를 더 포함하는, 열 구동 회로.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 행렬 매트릭스(61)의 픽셀(100)을 구동하기 위한 방법으로서,
    멀티플렉싱 회로(74)에서 신호(62 또는 152)를 수신하는 단계;
    신호(62 또는 152)를 상기 멀티플렉싱 회로(74)로부터 제 1 및 제 2 열 라인(80A 또는 80B)으로 선택적으로 전송하는 전송 단계로서, 상기 멀티플렉싱 회로(74)는 DAC(68)로부터 신호(62 또는 152)를 수신하고, 또 상기 멀티플렉싱 회로(74)는 상기 제 1 및 제 2 열 라인(80A 및 80B) 사이에서 신호(62 또는 152)를 교번하기 위한 복수의 신호 스위치(104 및 106)와, 상기 제 1 및 제 2 열 라인(80A 및 80B)사이에서 기준 전압(112)을 교번하기 위한 복수의 전압 스위치(108 및 110)를 포함하는, 상기 전송 단계와;
    상기 픽셀(100)을 구동하기 위해 상기 열 라인(80A 및 80B)을 상기 매트릭스(61)의 행(86, 88, 90 및 92)과 통신하는 통신 단계로서, 상기 제 1 열 라인(80A)과 상기 제 2 열 라인(80B) 각각은 다른 행(86, 88, 90 및 92)과 통신하며, 상기 열 라인(80A 및 80B)은 접합부(junction)(94A, 94D, 94G, 94J)를 통해서 상기 행(86, 88, 90 및 92)과 통신하며, 상기 각 접합부(94A, 94D, 94G, 94J)는 상기 열 라인(80A 또는 80B) 중 하나의 열 라인을 상기 행(86, 88, 90 및 92) 중 하나의 행과 접합하며(join), 상기 각 접합부(94A, 94D, 94G, 94J)는 트랜지스터(96), 픽셀(100) 및 접지(ground)(102)를 포함하는, 상기 통신 단계
    를 포함하는, 행렬 매트릭스의 픽셀을 구동하기 위한 방법.
KR1020027015337A 2001-03-20 2002-03-19 행렬 매트릭스의 픽셀을 구동하기 위한 열 구동 회로 및 방법 KR100861709B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/812,489 2001-03-20
US09/812,489 US6630921B2 (en) 2001-03-20 2001-03-20 Column driving circuit and method for driving pixels in a column row matrix

Publications (2)

Publication Number Publication Date
KR20020097277A KR20020097277A (ko) 2002-12-31
KR100861709B1 true KR100861709B1 (ko) 2008-10-09

Family

ID=25209722

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027015337A KR100861709B1 (ko) 2001-03-20 2002-03-19 행렬 매트릭스의 픽셀을 구동하기 위한 열 구동 회로 및 방법

Country Status (7)

Country Link
US (1) US6630921B2 (ko)
EP (1) EP1374212A2 (ko)
JP (1) JP2004526998A (ko)
KR (1) KR100861709B1 (ko)
CN (1) CN100336088C (ko)
TW (1) TW591573B (ko)
WO (1) WO2002075708A2 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6809719B2 (en) * 2002-05-21 2004-10-26 Chi Mei Optoelectronics Corporation Simultaneous scan line driving method for a TFT LCD display
WO2004072936A2 (en) * 2003-02-11 2004-08-26 Kopin Corporation Liquid crystal display with integrated digital-analog-converters using the capacitance of data lines
CN100342418C (zh) * 2004-06-04 2007-10-10 友达光电股份有限公司 数据驱动电路及其有机发光二极管显示器
CN1322483C (zh) * 2004-06-15 2007-06-20 友达光电股份有限公司 数据驱动电路及其有机发光二极管显示器
US8416163B2 (en) 2005-04-06 2013-04-09 Lg Display Co., Ltd. Liquid crystal panel and liquid crystal display device having the same
TWI698847B (zh) * 2019-04-15 2020-07-11 友達光電股份有限公司 低阻抗顯示器
CN114746930A (zh) 2019-12-17 2022-07-12 索尼半导体解决方案公司 显示装置、用于显示装置的驱动方法及电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980025129A (ko) * 1996-09-25 1998-07-06 니시무로 다이조 액정표시장치
US6031513A (en) * 1997-02-06 2000-02-29 Nec Corporation Liquid crystal display

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE49075T1 (de) * 1987-01-08 1990-01-15 Hosiden Electronics Co Flaches anzeigegeraet.
JPS63186216A (ja) * 1987-01-28 1988-08-01 Nec Corp アクテイブマトリツクス液晶表示器
US5510807A (en) * 1993-01-05 1996-04-23 Yuen Foong Yu H.K. Co., Ltd. Data driver circuit and associated method for use with scanned LCD video display
JP2849034B2 (ja) * 1993-11-11 1999-01-20 シャープ株式会社 表示駆動装置
US5485293A (en) * 1993-09-29 1996-01-16 Honeywell Inc. Liquid crystal display including color triads with split pixels
JPH07181927A (ja) * 1993-12-24 1995-07-21 Sharp Corp 画像表示装置
JPH0869265A (ja) * 1994-08-26 1996-03-12 Casio Comput Co Ltd 液晶表示装置
JP3454971B2 (ja) * 1995-04-27 2003-10-06 株式会社半導体エネルギー研究所 画像表示装置
JP3110980B2 (ja) * 1995-07-18 2000-11-20 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 液晶表示装置の駆動装置及び方法
KR100229380B1 (ko) * 1997-05-17 1999-11-01 구자홍 디지탈방식의 액정표시판넬 구동회로
JP3517568B2 (ja) * 1997-10-24 2004-04-12 キヤノン株式会社 画像処理装置
JPH11327518A (ja) * 1998-03-19 1999-11-26 Sony Corp 液晶表示装置
JP4627823B2 (ja) * 1999-06-25 2011-02-09 三洋電機株式会社 表示装置の制御回路
JP2001272655A (ja) * 2000-03-27 2001-10-05 Nec Kansai Ltd 液晶表示装置の駆動方法および駆動装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980025129A (ko) * 1996-09-25 1998-07-06 니시무로 다이조 액정표시장치
US6031513A (en) * 1997-02-06 2000-02-29 Nec Corporation Liquid crystal display

Also Published As

Publication number Publication date
WO2002075708A3 (en) 2003-02-13
EP1374212A2 (en) 2004-01-02
CN100336088C (zh) 2007-09-05
JP2004526998A (ja) 2004-09-02
CN1459085A (zh) 2003-11-26
KR20020097277A (ko) 2002-12-31
WO2002075708A2 (en) 2002-09-26
US6630921B2 (en) 2003-10-07
US20020135557A1 (en) 2002-09-26
TW591573B (en) 2004-06-11

Similar Documents

Publication Publication Date Title
JP3176613B2 (ja) 液晶表示装置のための制御回路
KR100857479B1 (ko) 시프트 레지스터 회로 및 그것을 구비하는 화상표시장치
US6525710B1 (en) Driver of liquid crystal display
US6014122A (en) Liquid crystal driving circuit for driving a liquid crystal display panel
US7151520B2 (en) Liquid crystal driver circuits
US6781532B2 (en) Simplified multi-output digital to analog converter (DAC) for a flat panel display
US6876349B2 (en) Matrix display devices
US20060050036A1 (en) Grayscale voltage generating circuit and method
KR102448227B1 (ko) 게이트 구동 회로 및 이를 포함하는 표시 장치
GB2428510A (en) Source driver circuit amd driving method for liquid crystal display device
US10871690B2 (en) Display device
CN108806581B (zh) 扫描驱动电路和显示面板
JPH06274133A (ja) 表示装置の駆動回路及び表示装置
KR100861709B1 (ko) 행렬 매트릭스의 픽셀을 구동하기 위한 열 구동 회로 및 방법
KR100611508B1 (ko) 채널을 분리하여 출력하는 디스플레이 구동 회로,디스플레이 구동 방법 및 전류 샘플/홀드 회로
WO2022199167A9 (zh) 栅极驱动电路、驱动装置和显示装置
US6236256B1 (en) Voltage level converters
US20040070560A1 (en) Memory circuit, display circuit, and display device
US11094272B2 (en) Display driver and semiconductor apparatus
US5252956A (en) Sample and hold circuit for a liquid crystal display screen
US11356113B2 (en) Digital-to-analog conversion circuit and data driver
JP2004526998A5 (ko)
KR102112328B1 (ko) 디스플레이 장치의 출력 드라이버
US20220293063A1 (en) Display driver suppressing color unevenness of liquid crystal display
JP2005141212A (ja) 逆多重化装置及びこれを利用したディスプレイ装置

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120907

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130911

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140912

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150909

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160912

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee