JP3176613B2 - 液晶表示装置のための制御回路 - Google Patents

液晶表示装置のための制御回路

Info

Publication number
JP3176613B2
JP3176613B2 JP23914690A JP23914690A JP3176613B2 JP 3176613 B2 JP3176613 B2 JP 3176613B2 JP 23914690 A JP23914690 A JP 23914690A JP 23914690 A JP23914690 A JP 23914690A JP 3176613 B2 JP3176613 B2 JP 3176613B2
Authority
JP
Japan
Prior art keywords
transistor
control circuit
voltage
capacitor
charging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP23914690A
Other languages
English (en)
Other versions
JPH03105312A (ja
Inventor
アントアーヌ・デユポン
ベルナルト・ヘツプ
ミヒヤエル・マイアー
エリツク・ブノア
Original Assignee
ドイチエ・トムソン−ブランド・ゲゼルシヤフト・ミツト・ベシュレンクテル・ハフツング
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ドイチエ・トムソン−ブランド・ゲゼルシヤフト・ミツト・ベシュレンクテル・ハフツング filed Critical ドイチエ・トムソン−ブランド・ゲゼルシヤフト・ミツト・ベシュレンクテル・ハフツング
Publication of JPH03105312A publication Critical patent/JPH03105312A/ja
Application granted granted Critical
Publication of JP3176613B2 publication Critical patent/JP3176613B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K9/00—Demodulating pulses which have been modulated with a continuously-variable signal
    • H03K9/08—Demodulating pulses which have been modulated with a continuously-variable signal of duration- or width-mudulated pulses or of duty-cycle modulated pulses
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/12—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by switched stationary formation of lamps, photocells or light relays
    • H04N3/127—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by switched stationary formation of lamps, photocells or light relays using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0259—Details of the generation of driving signals with use of an analog or digital ramp generator in the column driver or in the pixel circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、信号を表示する目的で列と行とを有するマ
トリクス状に構成された可制御のピクセルコンデンサを
備えた液晶表示装置のための制御回路に関する。
公知の液晶表示装置は、互いに所定の間隔で配置され
た２つの基板を有する。これらの基板の間には液晶物質
が存在する。これらの基板は、用途に応じて一方が、あ
るいは両方とも、透視性ないし透過性であるように選定
されている。これらの基板の一方の上には、透明の全面
導体が設けられている。これに対向する基板には、ピク
セル電極と称される個々の電極素子から成るマトリクス
が設けられている。半導体スイッチ、有利には薄膜トラ
ンジスタがこれらのピクセル電極の各々に配属されてお
り、それらの電極を有する基板上に配置されている。前
記のトランジスタはアルモファス・シリコンあるいはポ
リクリスタルシリコンにより形成されている。アルモフ
ァス・シリコンによる技術は、その製造温度が低いため
に消費者の使用に有利である。マトリクスの個々のピク
セル電極は、誘導体としての液晶物質とともにコンデン
サのように作用する。ピクセル電極への電圧の印加によ
り液晶物質の光透過性が制御される。液晶の転移ないし
再配列により、テキストあるいはグラフィックデータの
表示が可能になり、これらは装置上で見ることができる
ようになる。各ピクセル電極には１つの固有の半導体ス
イッチが配属されており、これらを投入または遮断する
ことができるので、各ピクセル素子を、それに配属され
ている半導体スイッチに供給される信号により制御する
ことができる。
各トランジスタはマトリクスの列ｍと行ｎの交点に位
置する。列ｍはデータ線路であり、行ｎは選択線路であ
る。各トランジスタスイッチの制御電極は選択線路と接
続されており、このトランジスタスイッチのソース電極
あるいはドレイン電極はデータ線路と接続されている。
さらにドレイン電極またはソース電極はピクセル電極と
接続されている。
その動作中、行への書き込みのために、ある信号レベ
ルが各データ線路に加え続けられる。走査線路は連続的
に作動され、これによりデータ線路上に生じる電圧が、
その相応の半導体スイッチ素子によりピクセル電極へ印
加される。例えば画像情報を再生する場合には、例えば
グレー値を表わす電圧がデータ線路へ加えられ、書き込
まれるべき相応の行の書き込み中に、走査線路が作動す
る。液晶コンデンサの所要の短い充電時間の後、別の走
査線路が作動され、その列に対して割り当てられてたデ
ータ電圧が順次ピクセル列に加えられる。テレビジョン
として使用する場合には、この書き込みは、例えば1/25
あるいは1/50秒で上から下へ行なわれる。これによりこ
の時間周期内で１つの完全な画像が画面上に表示され
る。
液晶コンデンサの有する容量に対して寄生容量が存在
し、これはデータ線路から液晶コンデンサへの信号伝送
に望ましくない影響を及ぼす。一方ではデータ線路とピ
クセル電極との間に寄生容量が存在し、他方では切り換
え素子自体において寄生的なゲート／ソース間容量およ
びゲート／ドレイン間容量が存在する。この種の表示装
置を駆動する場合、ピクセルにおける電圧は正確にアド
レッシングされている間、セットされる。そして半導体
スイッチは遮断され、新たに画像が形成される際に行が
新たに書き込まれるまで、電圧は一定に保たれる。
液晶コンデンサをデータ線路の情報によって設定され
た電圧値まで充電するためには、ならびに寄生容量を充
電するためには、最小充電期間が要求される。この充電
時間は、用いられるアモルファス・シリコンの有するわ
ずかな移動度に制約されて、任意に小さくすることがで
きない。
ヨーロッパ特許A1−0298255号公報により、アクティ
ブマトリクス表示装置から成り、さらに列および行のた
めの信号駆動回路を有する液晶表示装置のための制御回
路が知られている。列制御回路は、シフトレジスタなら
びに各列のための２つのサンプル・アンド・ホールド回
路を有する。第１のサンプル・アンド・ホールド回路に
は、順次、行のデータが書き込まれる。行が書き込まれ
てから、その内容全てが、液晶表示素子を制御する第２
のサンプル・アンド・ホールド回路へ伝送される。この
方法の場合に必要とされることは、最後の列のサンプル
・アンド・ホールド回路が充電されるまで、最初の列の
電圧を長時間にわたって一定に保つように配慮すること
である。これに加えて、各列のために固有の接続線路を
用いなければならない。
発明の課題 したがって本発明の課題は、充電された電圧を簡単な
構成により所定の時間期間中一定に維持し、かつ接続線
路の数を少なくした液晶表示装置のための制御回路を提
供することにある。
この課題は、複数個の列がブロックにまとめられてお
り、 表示すべき信号が、入力線路を介して第１のブロック
の列へ並列に導かれるようにし、 さらに前記第１のブロックの列コンデンサが制御され
た後、入力線路が後続のブロックの列へ歩進的に切り換
え接続されていくようにしたことによって解決される。
本発明の有利な実施例が請求項２以下に記載されてい
る。
課題を解決するために、本発明によれば制御回路はマ
ルチプレクス駆動方式で駆動される。その際、データ電
圧を１つのピクセル素子に割り込み印加させる前あるい
は後に、個々の行の選択線路が投入接続され、さらにそ
の後であるいはその前にデータ電圧が個々の列に供給さ
れる。この目的で所定数の列がブロックにまとめられ、
その際、各ブロックのビデオ信号が表示素子の個々の列
に供給され、さらにビデオ信号はブロックごとに切り換
えられていく。これによりマルチプレクス駆動中、ピク
セル素子のための充電時間はブロックの数により分割さ
れた行の接続時間になる。ブロックの数は列の数よりも
著しく少ないので、充電時間は非常に大きくなる。
高いピーク電流を回避するために、ならびにディスプ
レイの幅全体にわたって均等な輝度分布を得るために、
映像信号は一時記憶され、さらにブロックの個々の列の
全てのコンデンサは平行して同時に充電される。
つぎに本発明による実施例を図面を用いて説明する。
実施例の説明 第１図は本発明による液晶表示装置のための制御装置
を示す。液晶表示装置は25のブロック１〜25に分けられ
ており、それぞれ30本の垂直の制御線路を有する。この
場合、映像信号はそれぞれ１つのブロックに対して30本
の入力線路１〜30へ並列に伝送され、その際入力クロッ
クパルスは、１つのブロックの列が書き込まれてから、
その都度次のブロックへ切り換えられる。このようなマ
ルチプレクス駆動の場合、各ブロックごとにないし１つ
のピクセル対して Ppixel＝64μs/25＝2.5μｓ の時間が生じる。液晶電極の制御の本発明による分割に
より、ピクセルの制御のために十分に長い時間間隔が得
られる。ピクセル電極のあらゆる制御は、ブロックの列
コンデンサを直接充電することにより行なうことができ
る。しかしながらこのためには非常に高いピーク電流が
必要であり、これは全体的に不利であると見なさなけれ
ばならない。さらに液晶表示装置の幅全体にわたる輝度
分布が均等ではない。何故ならばブロック１〜25の個々
の列が順次に映像情報を有しており、さらに最後のブロ
ックの列が映像信号を受け取る時には、最初のブロック
の列のピクセルコンデンサにおける電圧はすでに降下し
ているからである。
したがって本発明によれば映像信号が一時記憶され、
さらに個々の列における全部のコンデンサすべてが共通
に充電される。
第２図はその種の一時記憶回路を示す。マルチプレク
ス駆動によりブロックスイッチ26、27、28に映像信号が
導かれる。これらのスイッチはマルチプレクス駆動によ
りブロックごとに順次閉じられる。スイッチ26、27、28
が閉じられている状態で、充電コンデンサ32、33、34が
順次充電される。行が書き込まれた後、つまりコンデン
サ32、33、34すべてが充電されると同時に、スイッチ2
9、30、31が閉じられるので、記憶コンデンサ32、33、3
4が同時にコンデンサ35、36、37と接続される。選択線
路を作動させることにより、蓄積された電圧が行ごとに
表示装置へ供給される。
第３図は電流増幅器44を備えた一時記憶回路を示す。
ここでは１つの列のための記憶回路が示されている。ス
イッチ26を介して記憶コンデンサ32が充電される。１走
査期間中に記憶回路のすべての記憶コンデンサが充電さ
れてからスイッチ29が閉じられる。電流増幅器44は充電
コンデンサ32の放電電流を増幅し、これを列コンデンサ
35へ導く。
第４図は電流増幅器44として、映像信号の電圧−時間
変換回路51、時間−電圧変換回路52を示す。例えば映像
信号の電圧領域を０ボルト〜６ボルトとすると、記憶装
置50に記憶されている所定の電圧を表わす映像情報が、
電圧−時間変換回路51によりパルス幅変調された信号へ
変換される。このパルス幅変調された信号は、つづいて
時間−電圧変換回路52を介してピクセルコンデンサへ導
かれる。
第５図は時間−電圧変換回路を示す。パルス幅変調さ
れた信号60はトランジスタ63のゲート61へ導かれる。最
大値例えば６ボルトから一定の勾配で０ボルトまで降下
する電圧がトランジスタ63のソース電極62に加えられ
る。このためソース電極と接続されているコンデンサ65
は、このランプ電圧により充電される。コンデンサとし
て、同じ列のうち励起されていない行におけるトランジ
スタスイッチの寄生的なゲート／ドレイン−コンデンサ
を利用することができる。コンデンサ65の出力側は液晶
表示素子の列へ導かれる。映像入力電圧の高さに応じ
て、電圧−時間変換器51の異なる長さのパルスを受け取
るので、コンデンサ65においてその都度電圧を取り出す
ことができる。
第６図は映像信号を記憶しかつ電圧−時間変換するた
めの回路を示す。第12図はこれに属するタイムチャート
を表わしている。入力側77を介してトランジスタ70のソ
ース電極ないしドレイン電極に入力データが導かれる。
トランジスタ70のゲート電極にはブロックを切り換える
ための信号Dinが導かれる。入力側78を介してトランジ
スタ75のドレイン電極ないしソース電極に基準電圧Vref
rampが加えられ、さらにトランジスタ75のゲート電極
は、基準電圧Vreframpに対する制御電圧Vrefctrl79が加
えられる。トランジスタ70、75の両方の出力側電極は点
Ａにおいて互いに接続されており、それらはコンデンサ
72へ導かれる。コンデンサ72の第２の接続端子は点Ｂに
おいて、一方ではトランジスタ71のドレイン／ソース電
極へ導かれており、他方ではトランジスタ73のゲート電
極へも導かれている。トランジスタ71のゲート電極はブ
ロックを切り換えるための線路と接続されている。トラ
ンジスタ73の一方の電極はアースに接続されている。ま
た、トランジスタ73の他方の電極は、トランジスタ71の
第２の電極ならびにトランジスタ74のドレイン／ソース
電極と接続されている。この共通の接続点Ｃはこの回路
の出力側76へ導かれており、さらにこの回路は出力信号
を、例えば第４図による時間／電圧変換回路へ導く。ト
ランジスタ74は、その入力側電極に供給電圧Ｖが加えら
れている。この供給電圧Ｖは同時にトランジスタ74のゲ
ート電圧へも加えられる。コンデンサ72は第２図のコン
デンサ32、33、34に相応する。このコンデンサ72は映像
信号を一時記憶するために使われる。
充電時間t loadの始めでは、両方のトランジスタ70、
71は導通状態にある。このため点Ｂには平衡電圧が生じ
るが、この平衡電圧は２つのトランジスタ73、74の値の
設定にのみ依存しており、例えば用いられるFETトラン
ジスタ73、74のチャネルの幅に依存している。この回路
は、トランジスタ73を迅速に投入接続ないし遮断する形
式のインバータとして用いられる。この目的で本発明に
よれば、トランジスタ74のチャネルをできる限り小さく
選定し、トランジスタ73のチャネルをできるだけ大きく
選定する。点Ａにおいて、コンデンサ72はデータ電圧に
より充電される。コンデンサ72が充電されると、２つの
トランジスタ70、71が遮断され、トランジスタ75を介し
て基準電圧Vreframpが点Ａに印加される。
点Ｂにおける電圧は次のように変化する： ＵB＝ＵBO＋Uramp−Udata この場合、ＵBOはトランジスタ71が導通にあるときに
生じる電圧である、つまりトランジスタ73、74の値設定
にしたがって生じる電圧である。かくして平衡電圧が生
じる。基準電圧が6Vから0Vまで一定に降下し、かつデー
タ電圧Vdataが3Vであるとすれば、点Ｂにおいて以下の
ような電圧が生じる： ＵB＝4V＋6V−3V＝7V コンデンサ72はそれに続く時間、ほととんど放電しな
いので、電圧ＵBはほぼ平行な間隔で基準電圧Vreframp
に追従するが、この場合、この間隔は最初に印加された
データ電圧Vdataの大きさに左右される。
電圧ＵBがＵBOよりも小さい場合、トランジスタ73は
遮断され、点Ｃにおける電圧は非常に迅速に大きくな
る。点Ｃにおけるこの電圧は、図示されていないインバ
ータによって反転され、第５図による時間−電圧変換回
路のトランジスタ63を制御するために用いられる。
点Ｂにおける電圧はデータ電圧に依存しており、この
電圧がトランジスタ73を早期にあるいは遅延して遮断す
ることにより、パルス幅変調が行なわれる。第12図に示
された電圧特性Ａ、Ｂ、Ｃは、上記の実施例の点Ａ、
Ｂ、Ｃにおける電圧特性に相応する。
第８図には、第６図において実施されるような、１つ
の行における充電経過およびプロセス経過が示されてい
る。64μｓである１つの行の期間中、ブロック１〜ブロ
ック25は均等な時間間隔t load1,...load25にわたって
データ信号により充電される。全充電時間は64μｓであ
る行全体の期間よりも短い。プロセス時間t prozess＝2
0μｓとすれば、このことからコンデンサ72の充電時間
は1.7μｓとなる。
第７図には、第６図による回路のための前置段が示さ
れている。入力データがトランジスタ100に導かれ、そ
のゲート電極は一時記憶のための制御信号により制御さ
れ、その際、制御信号はブロックごとにゲート電極に印
加される。データを表わす電圧はコンデンサ101に蓄え
られる。電圧値として記憶されたこの情報は、第６図に
よる回路の入力側77に導かれる。これにより、まず25個
の前置段ブロックすべてが順次充電され、次にデータが
いっしょに第６図による次の回路へ伝送される。行ｎの
前置段の充電中、第11図にしたがって同時に行ｎ＋１の
データのプロセスが行なわれる。第11図による転送時間
t transferは、第６図による回路においてコンデンサ72
を充電するために供給される時間であって、この時間は
例えば第８図の時間t load1に相応する。この前置段の
場合、トランジスタ100をトランジスタ70、71よりも値
を大きく選定することができるので、前置段におけるコ
ンデンサ101の充電は、第６図による回路のコンデンサ7
2の充電よりも早く行なうことができる。より大きく値
を設定可能である理由は以下の点にある。即ちこの場
合、トランジスタの遮断の際に生じる電圧差は、寄生的
なゲート−ドレイン間容量およびゲート−ソース間容量
に制約されて、トランジスタ70および71の場合ほどには
他の回路に大きく作用を及ぼさない。例えば５μｓの転
送時間の場合、前置段ブロックのコンデンサ101の充電
時間は2.3μｓである。
第10図には、第６図による回路のための拡張された前
置段回路が示されている。映像データ信号80がトランジ
スタ81にもトランジスタ87にも導かれる。トランジスタ
81、87の別の電極はそれぞれ一方ではコンデンサ83、88
と接続されており、他方ではトランジスタ82、84の入力
側電極と接続されている。トランジスタ82、84の出力側
は共に充電コンデンサ72へ導かれており、このコンデン
サには、第６図にしたがってトランジスタ75を介して基
準電圧Vreframpが導かれる。
この前置回路により、第９図による１つの行全体を前
置段を充電するために使用することができるので、コン
デンサ83/88の充電時間t load83、t load88は2.5μｓに
なる。さらにこの時間は転送時間t transferには何ら依
存しない。トランジスタ81の制御は各々の2n番目の行の
ブロック切り換え信号Bu2nにより行なわれ、トランジス
タ87の制御は各々の第2n＋１番目の行のブロック切り換
え信号Bu2n＋１により行なわれ、トランジスタ82の制御
は各々の2n−１番目の行の行切り換え信号Z2n＋１によ
り行なわれ、さらにトランジスタ84の制御は各々の2n−
１番目の行切り換え信号Z2nにより行なわれる。
第６図による回路は、ブロック１〜25ごとに各ブロッ
クの列の数に応じて設けられている。トランジスタ70、
71のゲート電極の入力側は、ブロックごとに並列に接続
される。制御信号79は全てのブロック１〜25が書き込ま
れてからプロセス期間中加えられる。
次に本発明の有利な構成を要約する。
表示すべき信号が一時記憶されるようにし、さらに一
時記憶の目的で全部のコンデンサ32、33、34が充電され
ると、１つの行の列コンデンサ35、36、37が並行して同
時に充電される。
また、表示すべき信号はパルス幅変調された信号に変
換される。
さらに、充電時間Din中、表示すべき信号が第１のト
ランジスタ装置70を介して、基準電圧Vreframpの印加さ
れている第２のトランジスタに供給されるようにし、 第１のトランジスタと第２のトランジスタ70、72との
第１接続点Ａがコンデンサ72へ導かれ、 さらに該コンデンサ72の第２接続点Ｂが第３のトラン
ジスタ71の入力側および第４のトランジスタ73の制御電
極と接続されており、 さらに第３のトランジスタと第４のトランジスタ71、
73の出力側電極ないし入力側電極の第３接続点Ｃは回路
の出力側76、ならびに第５のトランジスタ74の出力側と
接続されており、この場合、前記第５のトランジスタ
は、その入力側および制御電極に供給電圧Ｖが加えられ
る。
さらに、第１のトランジスタ装置70が１つのトランジ
スタであるようにする。
また、トランジスタ70、71、73、74、75がFETトラン
ジスタまたはTFTトランジスタであるようにする。
第５のトランジスタ74のチャネルをできる限り小さく
選定し、第４のトランジスタ73のチャネルをできる限り
大きく選定する。
コンデンサ72の充電後に、第１および第３のトランジ
スタ70、71が遮断されるようにし、第２のトランジスタ
75を介して基準電圧（Vreframp）が第１の接続点Ａへ加
えられるようにする。
各入力線路のための表示すべき信号が、第６のトラン
ジスタ100を介して、充電期間中に第２のコンデンサ101
へブロックごと導かれるようにし、 さらに全ての第２ののコンデンサ101がブロックごと
に充電されてから、記憶されたデータが行ごとに第１の
トランジスタ70の入力側へ加えられるようにする。
さらに第１のトランジスタ装置70が第１の分岐路およ
び第２の分岐路を備えた並列回路から成り、この場合、
前記第１の分岐路は第７のトランジスタ81、第３のコン
デンサ83および第８のトランジスタ82を含み、さらに前
記第２の分岐路は第９のトランジスタ87、第４のコンデ
ンサ88および第10のトランジスタ84を含むようにする。
発明の効果 本発明により、充電された電圧を簡単な構成により所
定の時間期間一定に維持し、かつ接続線路の数を少なく
した液晶表示装置のための制御回路が提供される。
【図面の簡単な説明】
第１図はディスプレイの制御回路を示す図、第２図は一
時記憶回路図、第３図は電流増幅器を有する一時記憶回
路図、第４図は時間−電圧変換器のブロック図、第５図
は第４図による時間−電圧変換器の回路図、第６図はさ
らに別の時間−電圧変換器の回路図、第７図は記憶装置
の回路図、第８図は第１のタイムチャートの図、第９図
は第２のタイムチャートの図、第10図は拡張された前置
段を示す図、第11図は第３のタイムチャートの図、第12
図は第６図に対するタイムチャートの図である。 １、2....25……ブロック、44……電流増幅器、50……
記憶装置、51……電圧−時間変換器、52……時間…変圧
変換器
───────────────────────────────────────────────────── フロントページの続き (72)発明者 エリツク・ブノア ドイツ連邦共和国シユヴエニンゲン・ヴ アーゼンシユトラーセ ５ 合議体 審判長 松本 邦夫 審判官 東森 秀朋 審判官 田部 元史 (56)参考文献 特開 昭61−33090（ＪＰ，Ａ)

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項１】液晶表示装置のための制御回路であって、 表示のため、データ線路から成る列と選択線路から成る
    行により構成されたマトリックスによりピクセル素子を
    制御可能であり、 複数の列が個々のブロック（1,2,...,25）にまとめられ
    ており、 表示すべき該当信号部分が、それぞれ並列に複数のスイ
    ッチ（26,27,28,70）を介して１つのブロックの列へ供
    給され、ついでブロックの各々へ供給され、 表示すべき信号を記憶するための列コンデンサ（35,36,
    37,65）が各列ごとに相応に充電され、 行のブロックの制御処理に従い、表示のための対応する
    行が選択線路を介して選択される形式の、 液晶表示装置のための制御回路において、 表示すべき信号は、列の各々に対応して設けられている
    充電コンデンサ（32,33,34,72）に付加的に一時記憶さ
    れ、 １つの行の前記充電コンデンサの充電に続いてそのつど
    列コンデンサ（35,36,37,65）が、同時に並列に電流増
    幅器（44）を介して充電されることを特徴とする、 液晶表示装置のための制御回路。
  2. 【請求項２】表示すべき信号が電流増幅器（44）におい
    てパルス幅変調信号（60）に変換され、該パルス幅変調
    信号により、列のうちのそれぞれ１つが時間電圧変換回
    路（52;63,65）を介してコントロールされる、請求項１
    記載の制御回路。
  3. 【請求項３】前記パルス幅変調信号（60）は電圧時間変
    換器（73,74）を用いトランジスタ回路（70,71,73,74,7
    5）において変換され、該トランジスタ回路は、データ
    線路のための表示すべき入力信号を第１の入力側（77）
    で受け取り、ランプ状の基準電圧（Vreframp）を第２の
    入力側（78）で受け取り、該トランジスタ回路内に充電
    コンデンサ（32,33,34,72）のそれぞれ１つが配置され
    ており、該コンデンサは目下選択されているブロックに
    従い第３の入力側（Din）において活性化される、請求
    項２記載の制御回路。
  4. 【請求項４】表示すべき信号は充電時間（tload）中、
    第１のトランジスタ装置（70）を介して第２のトランジ
    スタ（75）へ送られ、該第２のトランジスタには基準電
    圧（Vreframp）が加えられ、前記の第１のトランジスタ
    （70）と第２のトランジスタ（75）の第１の接続点
    （Ａ）は充電コンデンサ（72）へ導かれ、第２の接続点
    （Ｂ）により、該充電コンデンサの他方の側が第３のト
    ランジスタ（71）の入力側および第４のトランジスタ
    （73）の制御電極と接続され、前記の第３のトランジス
    タと第４のトランジスタの出力電極または入力電極にお
    ける第３の接続点（Ｃ）は前記トランジスタ回路の出力
    側（76）および第５のトランジスタ（74）の出力側と結
    合されており、該第５のトランジスタはその入力側と制
    御電極において給電電圧（Ｖ）におかれている、請求項
    ３記載の制御回路。
  5. 【請求項５】前記第１のトランジスタ装置（70）は１つ
    のトランジスタである、請求項４記載の制御回路。
  6. 【請求項６】前記のトランジスタ（70,71,73,74,75）は
    FETまたはTFTトランジスタである、請求項４記載の制御
    回路。
  7. 【請求項７】前記第５のトランジスタ（74）のチャネル
    は最小限の大きさに選定されており、前記第４のトラン
    ジスタ（73）のチャネルは最大限の大きさに選定されて
    いる、請求項４〜６のいずれか１項記載の制御回路。
  8. 【請求項８】充電コンデンサ（72）が充電された後、前
    記の第１および第３のトランジスタ（70,71）が阻止さ
    れ、第２のトランジスタ（75）を介して基準ランプ電圧
    （Vreframp）が第１の接続点（Ａ）へ供給される、請求
    項４〜７のいずれか１項記載の制御回路。
  9. 【請求項９】各入力線路のために表示すべき信号が充電
    期間中、第６のトランジスタ（100）を介して第２のコ
    ンデンサ（101）へブロックごとに供給され、記憶され
    ているデータは、第２のコンデンサ（101）の各々がブ
    ロックごとに充電されてから、第１のトランジスタ（7
    0）の入力側へ線路ごとに供給される、請求項４〜８の
    いずれか１項記載の制御回路。
  10. 【請求項１０】前記第１のトランジスタ装置（70）は第
    １の分岐路と第２の分岐路をもつ並列回路から成り、前
    記第１の分岐は第７のトランジスタ（81）、第３のコン
    デンサ（83）および第８のトランジスタ（82）を有して
    おり、前記第２の分岐は第９のトランジスタ（87）、第
    ４のコンデンサ（88）および第10のトランジスタ（84）
    を有する、請求項４記載の制御回路。
JP23914690A 1989-09-11 1990-09-11 液晶表示装置のための制御回路 Expired - Fee Related JP3176613B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3930259A DE3930259A1 (de) 1989-09-11 1989-09-11 Ansteuerschaltung fuer eine fluessigkristallanzeige
DE3930259.8 1989-09-11

Publications (2)

Publication Number Publication Date
JPH03105312A JPH03105312A (ja) 1991-05-02
JP3176613B2 true JP3176613B2 (ja) 2001-06-18

Family

ID=6389149

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23914690A Expired - Fee Related JP3176613B2 (ja) 1989-09-11 1990-09-11 液晶表示装置のための制御回路

Country Status (7)

Country Link
US (1) US5206632A (ja)
EP (1) EP0417578B1 (ja)
JP (1) JP3176613B2 (ja)
AT (1) ATE131651T1 (ja)
DE (2) DE3930259A1 (ja)
ES (1) ES2082810T3 (ja)
HK (1) HK112996A (ja)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5170155A (en) * 1990-10-19 1992-12-08 Thomson S.A. System for applying brightness signals to a display device and comparator therefore
DE4103813A1 (de) * 1991-02-08 1992-08-27 Thomson Brandt Gmbh Verfahren und vorrichtung zur zeit/spannungs-wandlung
JPH05150737A (ja) * 1991-11-27 1993-06-18 Sharp Corp 表示装置用駆動回路
US5317401A (en) * 1992-06-19 1994-05-31 Thomson Consumer Electronics S.A. Apparatus for providing contrast and/or brightness control of a video signal
US5510807A (en) * 1993-01-05 1996-04-23 Yuen Foong Yu H.K. Co., Ltd. Data driver circuit and associated method for use with scanned LCD video display
US7830587B2 (en) * 1993-03-17 2010-11-09 Qualcomm Mems Technologies, Inc. Method and device for modulating light with semiconductor substrate
US6674562B1 (en) 1994-05-05 2004-01-06 Iridigm Display Corporation Interferometric modulation of radiation
US5619223A (en) * 1994-04-14 1997-04-08 Prime View Hk Limited Apparatus for increasing the effective yield of displays with integregated row select driver circuit
USRE38918E1 (en) 1994-04-22 2005-12-13 University Of Southern California System and method for power-efficient charging and discharging of a capacitive load from a single source
US5473526A (en) 1994-04-22 1995-12-05 University Of Southern California System and method for power-efficient charging and discharging of a capacitive load from a single source
US7826120B2 (en) * 1994-05-05 2010-11-02 Qualcomm Mems Technologies, Inc. Method and device for multi-color interferometric modulation
US8081369B2 (en) * 1994-05-05 2011-12-20 Qualcomm Mems Technologies, Inc. System and method for a MEMS device
US7839556B2 (en) * 1994-05-05 2010-11-23 Qualcomm Mems Technologies, Inc. Method and device for modulating light
US7852545B2 (en) * 1994-05-05 2010-12-14 Qualcomm Mems Technologies, Inc. Method and device for modulating light
US8014059B2 (en) * 1994-05-05 2011-09-06 Qualcomm Mems Technologies, Inc. System and method for charge control in a MEMS device
US5673063A (en) * 1995-03-06 1997-09-30 Thomson Consumer Electronics, S.A. Data line driver for applying brightness signals to a display
EP0731440B1 (en) * 1995-03-06 2002-08-28 THOMSON multimedia Data line drivers with common reference ramp for a display device
US7898722B2 (en) * 1995-05-01 2011-03-01 Qualcomm Mems Technologies, Inc. Microelectromechanical device with restoring electrode
JP3234131B2 (ja) * 1995-06-23 2001-12-04 株式会社東芝 液晶表示装置
US7929197B2 (en) * 1996-11-05 2011-04-19 Qualcomm Mems Technologies, Inc. System and method for a MEMS device
US7830588B2 (en) * 1996-12-19 2010-11-09 Qualcomm Mems Technologies, Inc. Method of making a light modulating display device and associated transistor circuitry and structures thereof
WO1999052006A2 (en) * 1998-04-08 1999-10-14 Etalon, Inc. Interferometric modulation of radiation
US8928967B2 (en) 1998-04-08 2015-01-06 Qualcomm Mems Technologies, Inc. Method and device for modulating light
DE19828399C1 (de) * 1998-06-25 1999-11-11 Siemens Ag Einrichtung zur schnellen D/A-Wandlung von PWM-Signalen
US6985142B1 (en) 1998-09-03 2006-01-10 University Of Southern California Power-efficient, pulsed driving of capacitive loads to controllable voltage levels
KR100803903B1 (ko) * 2000-12-29 2008-02-15 엘지.필립스 엘시디 주식회사 액정표시장치의 구동회로 및 구동방법
JP3725458B2 (ja) * 2001-09-25 2005-12-14 シャープ株式会社 アクティブマトリクス表示パネル、およびそれを備えた画像表示装置
US7126589B2 (en) * 2002-05-29 2006-10-24 Au Optronics Corporation Touch control panel
FR2861205B1 (fr) * 2003-10-17 2006-01-27 Atmel Grenoble Sa Micro-ecran de visualisation a cristaux liquides
US7289259B2 (en) 2004-09-27 2007-10-30 Idc, Llc Conductive bus structure for interferometric modulator array
US7420725B2 (en) 2004-09-27 2008-09-02 Idc, Llc Device having a conductive light absorbing mask and method for fabricating same
US7916980B2 (en) * 2006-01-13 2011-03-29 Qualcomm Mems Technologies, Inc. Interconnect structure for MEMS device
WO2009036215A2 (en) * 2007-09-14 2009-03-19 Qualcomm Mems Technologies, Inc. Etching processes used in mems production
US7944604B2 (en) 2008-03-07 2011-05-17 Qualcomm Mems Technologies, Inc. Interferometric modulator in transmission mode
US8023167B2 (en) 2008-06-25 2011-09-20 Qualcomm Mems Technologies, Inc. Backlight displays
JP2013524287A (ja) 2010-04-09 2013-06-17 クォルコム・メムズ・テクノロジーズ・インコーポレーテッド 電気機械デバイスの機械層及びその形成方法
US8963159B2 (en) 2011-04-04 2015-02-24 Qualcomm Mems Technologies, Inc. Pixel via and methods of forming the same
US9134527B2 (en) 2011-04-04 2015-09-15 Qualcomm Mems Technologies, Inc. Pixel via and methods of forming the same
CN104620169B (zh) * 2012-11-02 2017-05-24 奥特司科技株式会社 液晶显示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3824003A (en) * 1973-05-07 1974-07-16 Hughes Aircraft Co Liquid crystal display panel
JPS6132093A (ja) * 1984-07-23 1986-02-14 シャープ株式会社 液晶表示装置の駆動回路
JPH0680477B2 (ja) * 1985-02-06 1994-10-12 キヤノン株式会社 液晶表示パネル及び駆動方法
JPS61219023A (ja) * 1985-03-23 1986-09-29 Sharp Corp 液晶表示装置
FR2587527B1 (fr) * 1985-09-16 1990-10-19 Commissariat Energie Atomique Dispositif de commande d'un imageur matriciel a memoire integree et son procede de commande
US4830467A (en) * 1986-02-12 1989-05-16 Canon Kabushiki Kaisha A driving signal generating unit having first and second voltage generators for selectively outputting a first voltage signal and a second voltage signal
ES2064306T3 (es) * 1986-02-21 1995-02-01 Canon Kk Aparato visualizador.
US4750813A (en) * 1986-02-28 1988-06-14 Hitachi, Ltd. Display device comprising a delaying circuit to retard signal voltage application to part of signal electrodes
GB2204174B (en) * 1987-04-23 1991-03-13 Seiko Instr Inc Electro-optical modulator
JP2635967B2 (ja) * 1987-05-29 1997-07-30 シャープ株式会社 強誘電性液晶デバイスの駆動方法
JPH0750389B2 (ja) * 1987-06-04 1995-05-31 セイコーエプソン株式会社 液晶パネルの駆動回路
JP2612863B2 (ja) * 1987-08-31 1997-05-21 シャープ株式会社 表示装置の駆動方法

Also Published As

Publication number Publication date
DE59009963D1 (de) 1996-01-25
DE3930259A1 (de) 1991-03-21
US5206632A (en) 1993-04-27
ATE131651T1 (de) 1995-12-15
ES2082810T3 (es) 1996-04-01
EP0417578B1 (de) 1995-12-13
HK112996A (en) 1996-07-05
EP0417578A3 (en) 1992-03-25
EP0417578A2 (de) 1991-03-20
JPH03105312A (ja) 1991-05-02

Similar Documents

Publication Publication Date Title
JP3176613B2 (ja) 液晶表示装置のための制御回路
US6320565B1 (en) DAC driver circuit with pixel resetting means and color electro-optic display device and system incorporating same
US5686935A (en) Data line drivers with column initialization transistor
US7071932B2 (en) Data voltage current drive amoled pixel circuit
JP4564222B2 (ja) 液晶マトリックス表示装置用制御回路
US4795239A (en) Method of driving a display panel
US4652872A (en) Matrix display panel driving system
JP3916374B2 (ja) 液晶表示装置
KR100420229B1 (ko) 비디오신호인가장치,디스플레이장치의데이타라인구동기용비교기,및비디오장치
US5852425A (en) Active matrix display devices for digital video signals and method for driving such
GB2367413A (en) Organic electroluminescent display device
KR20200048784A (ko) 게이트 드라이버와 이를 포함한 유기발광 표시장치
JPH10133174A (ja) 液晶ディスプレイの駆動装置
US6137465A (en) Drive circuit for a LCD device
US5673063A (en) Data line driver for applying brightness signals to a display
US20060267896A1 (en) Active matrix displays and drive control methods
JP2641340B2 (ja) アクティブマトリクス液晶表示装置
JPH0362094A (ja) アクティブマトリクス型液晶表示装置の階調表示駆動回路
KR100483384B1 (ko) 액정표시장치
JP2718835B2 (ja) 液晶表示装置
JP3103161B2 (ja) 液晶表示装置
JPH0363077B2 (ja)
JP2598474Y2 (ja) アクティブマトリックス型液晶表示装置の階調駆動回路
JPH06186925A (ja) 表示装置の駆動回路
JP2639810B2 (ja) マトリクス表示パネルの駆動回路

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees